CN114357539A

CN114357539A - 一种基于环形振荡器的频率可控puf电路

Info

Publication number: CN114357539A
Application number: CN202210001050.6A
Authority: CN
Inventors: 陈晟; 谢小东
Original assignee: University of Electronic Science and Technology of China
Current assignee: University of Electronic Science and Technology of China
Priority date: 2022-01-04
Filing date: 2022-01-04
Publication date: 2022-04-15

Abstract

本发明提出了一种具有频率可控功能的环形振荡器PUF电路，包括多个环形振荡器组成的环形振荡器阵列、路径选择寄存器、迭代控制寄存器、两个多路选择器、两个计数器以及用于比较频率的比较器，所述的环形振荡器阵列所包含的环形振荡器包括多个串联的路径选择延时单元与一个二输入与非门、所述的路径选择延时单元主要有两部分内容构成：一个二选一选择器和一个反相器，所述两个多路选择器在选择对应的两个环形振荡器频率之后与所述两个计数器的输入端相连，所述的用于比较频率的比较器连接至所述两个计数器的输出端并将响应输出端连接至路径选择寄存器。本发明具有安全性高、抗压能力强以及灵活性高等优点。

Description

一种基于环形振荡器的频率可控PUF电路

技术领域

本发明涉及集成电路防伪PUF电路技术领域，尤其涉及一种具有频率可控功能的环形振荡器PUF电路。

背景技术

新兴的芯片认证技术——物理不可克隆函数(Physical Unclonable Function，PUF)是当前防伪技术发展出来的一种极具随机性的防伪技术。

这类技术能够有效利用芯片内各类电路由于制造工艺的偏差导致的随机性差异按照既定原则进行响应信号的生成。这个响应信号可以看做是人类的指纹一样，如果接收到相同的激励，对于不同的芯片来说产生的响应信号也会不一样。

因此，PUF技术的兴起暗示着电路伪造愈发困难，这是物理不可克隆技术的本质所在。除此之外，PUF电路一般具有规模小、轻量级、低功耗、小面积等优点，目前在大规模量产芯片生产中已经开始投入研发使用，对电子信息领域有着巨大的研究意义与应用价值。

目前PUF主要有非电子PUF、模拟电路PUF以及数字电路PUF。其中数字延迟PUF应用最为广泛，他主要是利用信号在电路中的传播延迟不同的特点来实现。

如图1所示，数字延迟PUF的典型代表是环形振荡器PUF。此方案主要是利用两条环形振荡器回路的制造工艺差异提取不同的频率值，若第一个环形振荡器回路的振荡频率小于第二个，那么输出随即响应0，反之为1。环形振荡器的回路延迟取决于器件的掺杂浓度、尺寸大小、连线线宽等因素，对于不同的PUF芯片，环形振荡器回路的延迟不会完全相同，数字延迟PUF正是提取了这种随机延迟的特性。

但此种方案实现的环形振荡器频率为固定值，那么很容易被外界所破解，例如通过大量的输入激励得到大量响应信号数据，并通过建模分析得出每个环形振荡器之间的频率大小的相对关系。由此可得，此类无法控制环形振荡器频率的PUF方案并不具有较高的安全性。

发明内容

为了解决现阶段国内外缺乏频率可控的环形振荡器PUF电路的问题，本发明提供一种可以控制环形振荡器频率的环形振荡器PUF电路。

为解决上述技术问题，本发明采用的技术方案为：一种基于环形振荡器的频率可控PUF电路，包括多个环形振荡器组成的环振阵列(数量须大于等于8)，一个路径选择寄存器，一个迭代控制寄存器，第一个多路选择器(每个环形振荡器输出端连接到第一个多路选择器)，第二个多路选择器(每个环形振荡器输出端连接到第二个多路选择器)，第一个计数器(第一个多路选择器输出端连接到第一个计数器)，第二个计数器(第二个多路选择器输出端连接到第二个计数器)，一个用于比较频率的比较器(第一个计数器与第二个计数器的输出端均与比较器相接，比较器的输出端连接至路径选择寄存器)。

作为本发明的进一步改进：所述的环形振荡器阵列所包含的环形振荡器包括多个串联的路径选择延时单元与一个二输入与非门。路径选择延时单元主要包含一个二选一选择器和一个反相器。整个串联起来的子电路的输入端与一个二输入与非门的输出端相连，而环形振荡器的输入端与二输入与非门的一个输入端相连，此处的二输入与非门起到控制电路使能的作用。

作为本发明的进一步改进：所述的路径选择延时单元主要有两部分内容构成：一个二选一选择器，一个反相器。二选一选择器的两个输入端相连，并且与反相器串联。每个路径选择延时单元的输出端与另一个路径选择延时单元的输入端首尾相连构成环路。其中每一级路径选择延时单元中的二选一选择器的选择使能端与路径选择寄存器的某一位相继连接。

作为本发明的进一步改进：所述的两个多路选择器的输入端均采用与所述的环形振荡器数量相等的输入端，两个多路选择器的选择信号端均由外部激励给出。

作为本发明的进一步改进：所述的用于比较频率的比较器采用将响应输出端连接至路径选择寄存器，用于增加相对应的环振阵列中的二选一选择器路径选择的随机性。

作为本发明的进一步改进：所述的迭代控制寄存器的输出端与环形振荡器阵列、多路选择器、计数器与比较器相连，并控制可控环形振荡器PUF电路的工作状态。

本发明的优点在于：本发明基于典型环形振荡器PUF下，在兼顾电路性能功耗的基础上，设计的频率可控环形振荡器PUF电路，一方面，本发明提出的新型路径选择延时单元的选择信号在比较器的输出的影响下可以最大化进行随机化，延时单元中的二选一选择器的路径选择会产生无数种可能，这也将经典环振PUF电路的频率变为随机性极强的无法预测的值，并且相对于经典的延时单元本发明仅采用一个选择器和一个反相器，大大降低了PUF电路的面积与功耗，为PUF电路的集成提供了有力的保障；另一方面，本发明额外添加了迭代控制寄存器，这样可以让设计者能够有最大限度的设计PUF电路的随机化程度，PUF运算的次数越多，响应输出信号愈发随机化，合理地设计迭代控制寄存器的值能够进一步保障PUF电路反破解的抗压能力。

附图说明

图1是经典环形振荡器PUF方案的结构原理示意图。

图2是本发明具有频率可控功能的环形振荡器PUF电路的结构原理示意图。

图3是本发明具体应用实例中采用的环形振荡器及对应的路径选择延时单元电路结构示意图。

图4是本发明具体应用实例中的实现过程示意图。

具体实施方式

以下结合说明书附图和具体的实施例对本发明作进一步阐述，但并不因此而限制本发明的保护范围。

环形振荡器本质上是由奇数个非逻辑串联构成的，级数需要大于等于1。在最初上电过程中，环形振荡器的某个非逻辑的输入端存在某个确定值，那么在经过环形振荡器的路径传播之后，该处的值将会变成相反的值，依照上述过程反复进行高低电平状态之间的转换，这样就形成了既有周期性特点的振荡现象。

如图2所示，本实施例具有频率可控功能的环形振荡器PUF电路包括多个环形振荡器组成的环振阵列(数量为16)，一个16-bit路径选择寄存器，一个4-bit迭代控制寄存器，第一个16选1多路选择器(每个环形振荡器输出端连接到第一个多路选择器)，第二个16选1多路选择器(每个环形振荡器输出端连接到第二个多路选择器)，第一个计数器(第一个多路选择器输出端连接到第一个计数器)，第二个计数器(第二个多路选择器输出端连接到第二个计数器)，一个用于比较频率的比较器(第一个计数器与第二个计数器的输出端均与比较器相接，比较器的输出端连接至路径选择寄存器)。

如图3所示，所述的环形振荡器阵列所包含的环形振荡器包括16个串联的路径选择延时单元与一个二输入与非门。路径选择延时单元主要包含一个二选一选择器和一个反相器。整个串联起来的子电路的输入端与一个二输入与非门的输出端相连，而环形振荡器的输入端与二输入与非门的一个输入端相连，此处的二输入与非门起到控制电路使能的作用；所述的路径选择延时单元主要有两部分内容构成：一个二选一选择器，一个反相器。二选一选择器的两个输入端相连，并且与反相器串联。每个路径选择延时单元的输出端与另一个路径选择延时单元的输入端首尾相连构成环路。其中每一级路径选择延时单元中的二选一选择器的选择使能端与路径选择寄存器的某一位相继连接。

所述的两个多路选择器的输入端均采用与所述的环形振荡器数量相等的输入端，两个多路选择器的选择信号端均由外部激励给出；所述的用于比较频率的比较器采用将响应输出端连接至路径选择寄存器，用于增加相对应的环振阵列中的二选一选择器路径选择的随机性；所述的迭代控制寄存器的输出端与环形振荡器阵列、多路选择器、计数器与比较器相连，并控制可控环形振荡器PUF电路的工作状态。

如图4所示，本实施例的实现过程可由如下几步阐述：

首先，对整体PUF电路进行初始化，将16-bit路径选择寄存器复位为0(表示每个环振中的二选一选择器将会导通0端)，并给予迭代控制寄存器一个合理的值；

其次，设计者输入两个16选1多路选择器的16位选择信号值用以选择16个环形振荡器阵列中的哪两个环形振荡器做频率比较，并重复此过程16次，设计者可输入16次各不相同的选择激励值。

然后，上个步骤已经明确了选取哪两个环形振荡器做频率比较，并以16-bit路径选择寄存器中每一位的值选通环形振荡器中每个二选一选择器的输入端。两个计数器将会在规定时间内为环形振荡器的高电平脉冲进行计数。在计算得出频率值之后，经过比较器得出对应的“0”或者“1”响应。所依次得到的16次响应输出可组成一个16位长度的具有随机化特性的PUF响应序列，将此16位PUF序列覆写到16-bit路径选择寄存器中，表示第一轮迭代完成，迭代控制寄存器减1。

此时，16-bit路径选择寄存器中的值已经更新为新的随机PUF序列，那么设计者可继续依次输入16个选择信号值给2个16选1多路选择器，并经过PUF电路得到新的16位随机PUF响应序列，迭代控制寄存器继续减1。

最后由迭代控制寄存器判断此时所存的值是否为0。如果此时的值为0，那么控制整体PUF电路停止工作；如果此时的值并不为0，那么继续上述步骤继续重复。

本发明的可控PUF电路所输出的响应即为16-bit路径选择寄存器中所存下的16位响应序列，它与16-bit路径选择寄存器中的初值以及设计者给出的16次激励高度相关。若外界采取枚举方法进行强制破解，所需要遍历的激励信息将会为{迭代次数*2¹⁶*(15*16)¹⁶}，假设迭代次数为1，那么对应的破解激励将会有8*10⁴²种；而如果采用16个固定频率的环形振荡器阵列的PUF方案，用枚举方法将很容易进行破解，最多只需要遍历0.5*(15*16)＝120次。因此，本发明相比较于经典环形振荡器PUF方案不仅降低了PUF电路的面积与功耗，更让PUF电路的随机响应信息具有更高的安全性与抗压性。

上述只是本发明的较佳实施例，并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明。因此，凡是未脱离本发明技术方案的内容，依据本发明技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均应落在本发明技术方案保护范围内。

Claims

1.一种基于环形振荡器的频率可控PUF电路，其特征在于：包括多个环形振荡器组成的环振阵列、路径选择寄存器、迭代控制寄存器、两个多路选择器、两个计数器以及用于比较频率的比较器，所述的环形振荡器阵列所包含的环形振荡器包括多个串联的路径选择延时单元与一个二输入与非门、所述的路径选择延时单元主要有两部分内容构成：一个二选一选择器和一个反相器，所述两个多路选择器在选择对应的两个环形振荡器频率之后与所述两个计数器的输入端相连，所述的用于比较频率的比较器连接至所述两个计数器的输出端并将响应输出端连接至路径选择寄存器。

2.根据权利要求1所述的基于环形振荡器的频率可控PUF电路，其特征在于：所述的环形振荡器阵列所包含的环形振荡器包括多个串联的路径选择延时单元与一个二输入与非门。路径选择延时单元主要包含一个二选一选择器和一个反相器。整个串联起来的子电路的输入端与一个二输入与非门的输出端相连，而环形振荡器的输入端与二输入与非门的一个输入端相连，此处的而输入与非门起到控制电路使能的作用。

3.根据权利要求1所述的基于环形振荡器的频率可控PUF电路，其特征在于：所述的两个多路选择器的输入端均采用与所述的环形振荡器数量相等的输入端，两个多路选择器的选择信号端均由外部激励给出。

4.根据权利要求1所述的基于环形振荡器的频率可控PUF电路，其特征在于：所述的用于比较频率的比较器采用将响应输出端连接至路径选择寄存器，用于增加相对应的环振阵列中的二选一选择器路径选择的随机性。

5.根据权利要求1所述的基于环形振荡器的频率可控PUF电路，其特征在于：所述的迭代控制寄存器的输出端与环形振荡器阵列、多路选择器、计数器与比较器相连，并控制可控环形振荡器PUF电路的工作状态。

6.根据权利要求2所述的基于环形振荡器的频率可控PUF电路，其特征在于：所述的路径选择延时单元主要有两部分内容构成：一个二选一选择器，一个反相器。二选一选择器的两个输入端相连，并且与反相器串联。每个路径选择延时单元的输出端与另一个路径选择延时单元的输入端首尾相连构成环路。其中每一级路径选择延时单元中的二选一选择器的选择使能端与路径选择寄存器的某一位相继连接。