CN114354665A - 一种失效芯片的剥层方法 - Google Patents

一种失效芯片的剥层方法 Download PDF

Info

Publication number
CN114354665A
CN114354665A CN202210274980.9A CN202210274980A CN114354665A CN 114354665 A CN114354665 A CN 114354665A CN 202210274980 A CN202210274980 A CN 202210274980A CN 114354665 A CN114354665 A CN 114354665A
Authority
CN
China
Prior art keywords
metal wiring
chip
sample
metal
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210274980.9A
Other languages
English (en)
Other versions
CN114354665B (zh
Inventor
俞佩佩
王丽雅
胡明辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jingxincheng Beijing Technology Co Ltd
Nexchip Semiconductor Corp
Original Assignee
Jingxincheng Beijing Technology Co Ltd
Nexchip Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jingxincheng Beijing Technology Co Ltd, Nexchip Semiconductor Corp filed Critical Jingxincheng Beijing Technology Co Ltd
Priority to CN202210274980.9A priority Critical patent/CN114354665B/zh
Publication of CN114354665A publication Critical patent/CN114354665A/zh
Application granted granted Critical
Publication of CN114354665B publication Critical patent/CN114354665B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Sampling And Sample Adjustment (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明公开了一种失效芯片的剥层方法,其至少包括以下步骤:获取待分析的失效芯片,确认失效芯片的目标区域;预处理失效芯片,以露出目标区域的金属布线;移除金属布线,并清洗失效芯片;以及研磨目标区域的介质层,以获得剥层样品;其中,移除金属布线的步骤包括:在金属布线上粘贴黏膜;以及待黏膜与金属布线粘合后,去除黏膜,以移除金属布线。本发明提供了一种失效芯片的剥层方法,可提升芯片物理剥层的均匀性。

Description

一种失效芯片的剥层方法
技术领域
本发明属于半导体芯片检验领域,特别涉及一种失效芯片的剥层方法。
背景技术
当芯片测试出现异常,需要对测试出现异常的芯片,进行相应的失效分析。芯片的失效分析,需要通过物理剥层,将芯片从上至下逐层剥开,以找出问题所在。目前,在剥层的过程中,容易有芯片样品的失效分析问题,也存在损伤芯片样品的风险。
发明内容
本发明的目的在于提供一种失效芯片的剥层方法,提升芯片物理剥层的均匀性,以提升芯片样品失效分析的准确性,并保护芯片样品不受损伤。
为解决上述技术问题,本发明是通过以下技术方案实现的:
本发明提供的一种失效芯片的剥层方法,其至少包括以下步骤:
获取待分析的失效芯片,确认所述失效芯片的目标区域;
预处理所述失效芯片,以露出所述目标区域的金属布线;
移除所述金属布线,并清洗所述失效芯片;以及
研磨所述目标区域的介质层,以获得剥层样品;
其中,移除所述金属布线的步骤包括:
在所述金属布线上粘贴黏膜;以及
待所述黏膜与所述金属布线粘合后,去除所述黏膜,以移除所述金属布线。
在本发明一实施例中,预处理所述失效芯片的过程包括:将所述失效芯片浸泡在酸溶液中,取出所述失效芯片洗净并进行超声震荡。
在本发明一实施例中,预处理所述失效芯片的过程还包括:对所述失效芯片进行研磨,以露出所述目标区域的金属布线。
在本发明一实施例中,在研磨所述失效芯片时,研磨的重心位于所述目标区域内。
在本发明一实施例中,在预处理所述失效芯片后,所述金属布线的露出面积大于等于金属布线原面积的1/8,且所述金属布线的露出面积小于等于金属布线原面积的1/6。
在本发明一实施例中,所述黏膜的宽度是所述金属布线宽度的1.3~1.5倍,且所述黏膜的侧边和所述金属布线的侧边距离为所述金属布线宽度的1/8~1/5。
在本发明一实施例中,撕除所述黏膜后,当所述金属布线的剩余面积小于所述金属布线原面积的1/12时,对所述目标区域的所述介质层进行研磨。
在本发明一实施例中,撕除所述黏膜后,当所述金属布线的剩余面积大于等于所述金属布线原面积的1/12时,重复所述移除金属布线的步骤。
在本发明一实施例中,在预处理所述失效芯片后,且移除所述金属布线前,使用酸溶液处理所述失效芯片。
如上所述,本发明提供的一种失效芯片的剥层方法,能将芯片样品整体进行剥层,不仅剥层观察的效率高,还能改善研磨剥层的均匀性,提升样品在扫描电子显微镜下观察的清晰度,有利于提升芯片失效分析的准确率,也确保了芯片剥层过程不会损伤器件层。
当然,实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例描述所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明所述芯片剥层工作方法的流程图。
图2为样品的结构示意图。
图3为目标区域的结构示意图。
图4为样品研磨顶部介质层的结构示意图。
图5为金属布线的截面图。
图6为步骤S1后目标区域的表面结构示意图。
图7为步骤S1后目标区域的表面结构示意图。
图8为步骤S1后目标区域的表面结构示意图。
图9为步骤S2的流程图。
图10为样品的研磨工作示意图。
图11为步骤S3后的目标区域表面示意图。
图12为步骤S4中黏膜的粘合结构示意图。
图13为步骤S4中用黏膜撕除金属布线后的目标区域表面结构示意图。
图14为步骤S4中用黏膜撕除金属布线后的目标区域表面结构示意图。
图15为介质层和下层金属布线的结构示意图。
图16为第一区布线和第二区布线上黏膜的粘合分布示意图。
图17为扫描电子显微镜下黏膜粘合在金属布线上的观察图。
图18为未经本实施例所述方法处理的研磨结果观察图。
图19为本发明所述方法处理下的金属布线去除结果观察图。
图20为本发明所述方法处理下第二阻挡层的去除结果观察图。
标号说明:1样品,2目标区域,3研磨垫,4供液装置,5研磨液,10基板,20器件层,30介质层,40金属布线,401第一区布线,402第二区布线,50第一阻挡层,501第二阻挡层,60黏膜。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
芯片的失效分析对产品的生产和使用具有重要的意义,芯片的失效可能发生在产品寿命周期的各个阶段,涉及产品的研发设计、来料检验、加工组装、测试筛选、客户端使用等各个环节。通过分析工艺废次品、早期失效、试验失效、中试失效以及现场失效的样品,确认失效模式、分析失效机理,明确失效原因,最终给出预防对策,减少或避免失效的再次发生。因此,芯片失效在提高产品质量、技术开发、改进、产品修复及仲裁失效事故等方面具有很强的实际意义。
在不同实施例中,芯片的失效分析的方法可包括光学显微镜观测下的外观分析、超声波扫描显微镜检测材料内部情况、X射线检测封装缺陷、扫描电子显微镜进行微区分析、微光显微镜检测漏电流路径等等。对芯片的剥层处理能去除芯片内部的钝化层,露出失效芯片的下层金属,或是去除金属层继续观测下层结构,以有利于直观快速地找到失效芯片器件存在的问题,也便于显微镜观察。
请参阅图1和图2所示,本发明公开一种失效芯片的剥层方法,所述失效芯片的剥层方法包括步骤S1~步骤S5。
S1、获取待分析的样品1,并确认样品1中的目标区域2。
S2、预处理样品1,以露出目标区域2的金属布线40。
S3、用酸溶液处理样品1。
S4、在金属布线40上粘贴黏膜,并去除黏膜,以去除金属布线40。
S5、洗去黏膜的余留黏胶,并研磨目标区域2的介质层30,以获得剥层样品。
请参阅图2和图3所示,在本发明的一个实施例中,在步骤S1中,待分析的样品1例如为去除封装后的失效芯片。所述芯片包括基板10、设置在基板10上的器件层20、设置在器件层20上的介质层30,介质层30内设置有金属布线40,器件层20中设置有多个半导体器件,金属布线层40将各个所述半导体器件电性连接,以形成集成器件。金属布线40的两侧设置有第一阻挡层50和第二阻挡层501。其中,第一阻挡层50覆盖在金属布线40上,金属布线40覆盖在第二阻挡层501上。并且,第一阻挡层50的截面长度、金属布线40的截面长度、第二阻挡层501的截面长度相等。其中,所述半导体器件例如为设置在基板10有源区的源极、漏极和栅极等等。
请参阅图1和图2所示,在本发明的一个实施例中,在样品1中,介质层30的材料为电介质,例如二氧化硅。金属布线40的材料可以是铜或铝。器件层20包括例如所述半导体器件和设置在所述半导体器件之间的浅槽隔离结构等等。位于介质层30中的金属布线40的结构可以是规整密集的走线,如第一区布线401。在介质层30中的金属布线40的结构也可以是较为零散的走线,如第二区布线402。在对样品1进行研磨的时候,介质层30的研磨速率高于金属布线40的研磨速率,因此在本发明中,将金属布线40单独处理后,再进行介质层30的研磨,以便于实现介质层30和金属布线40的均匀研磨,避免在研磨过程中伤害到器件层20中的栅极等,也有利于在样品1失效分析中,清楚地看清楚各层结构。
请参阅图2-图4所示,在本发明的一个实施例中,介质层30内设置有多层金属布线40,通过与芯片制程相反的过程逐步去除多层的金属布线40。即在本发明中,逐层地去除介质层30中的多层金属布线40。在本实施例中,介质层30中的例如第n层的金属布线40,可以仅包括第一区布线401,无第二区布线402。在其他实施例中,介质层30中的例如第n层的金属布线40,也可以是无第一区布线401,仅包括第二区布线402。在其他实施例中,介质层30中的例如第n层的金属布线40包括第一区布线401和第二区布线402。
请参阅图2-图5所示,在本发明的一个实施例中,在例如第n层的金属布线40去除过程中,首先在光学显微镜(Optical Microscope,简称OM)下确认目标区域2的位置,以便于后续研磨过程中将研磨重心聚焦在目标区域2。在步骤S1中,首先研磨覆盖第n层金属布线40的介质层30,再将剥层中的样品1放置在扫描电子显微镜下观察,并测量金属布线40上方的介质层30厚度H,如图5所示。当金属布线40上方残留的介质层30厚度H小于等于例如50埃时,执行步骤S2。若金属布线40上方残留的介质层的厚度H大于例如50埃,则继续研磨目标区域2中的介质层30,直到满足在光学显微镜观察下,金属布线40上方残留的介质层的厚度H≤50埃时,执行步骤S2。
请参阅图6-图8所示,在本发明的一个实施例中,在步骤S1中,当H≤50埃时,露出介质层30覆盖的第一阻挡层50。由于第一阻挡层50和第二阻挡层501是用于帮助固定金属布线40在介质层30中的位置,防止金属布线40在介质层30中迁移。因此介质层30和第一阻挡层50的研磨比不同,在直接对介质层30和第一阻挡层50进行研磨时,会出现如图6中的图形结构。此时,研磨重心附近出现凹坑,而研磨重心向外扩散,第一阻挡层50和介质层30表面不再齐平,介质层30被研磨更多。在这种研磨不平整的情况下,介质层30和第一阻挡层50、金属布线40存在高度差。由于介质层30和第一阻挡层50的研磨比不同,金属布线40可能露出,如图8所示。金属布线40也可能处于第一阻挡层50的覆盖范围下,如图6所示。金属布线40也可能完全露出,如图7所示。其中,第一阻挡层50和第二阻挡层501的材料为例如薄膜氮化钛。此时通过光学显微镜观察,能明显看到第一阻挡层50的颜色,而金属布线40的颜色难以明显观察到。
请参阅图6-图10所示,在本发明的一个实施例中,步骤S2包括:
S21、将样品1放置在酸溶液中浸泡后,取出样品1并超声震荡样品1。
S22、将样品1放置在光学显微镜下观察。
S23、观察样品1中,目标区域2的金属布线是否露出。当目标区域2的金属布线露出,执行步骤S3。当目标区域2的金属布线未露出,执行步骤S24。
S24、研磨样品1,以使目标区域2的金属布线露出。
请参阅图6-图10所示,在本发明的一个实施例中,在金属布线40上的介质层30完全去除后,对样品1进行预处理。例如可将样品1放置在酸溶液中,浸泡例如4~6min,再将样品1取出洗净,并超声震荡样品1例如45~75s。具体可以将样品1放置在稀盐酸溶液中浸泡例如5min,再将样品1去除洗净后,超声震荡例如1min。完成对样品1的预处理。再将处理过的样品1放置在光学显微镜下观察,确认金属布线40是否露出。若金属布线40露出,则执行步骤S3。若金属布线40未露出,则执行步骤S24。由于第一阻挡层50不溶于酸,若步骤S1研磨后,样品1表面已经露出金属布线40,酸溶液能通过金属布线40露出的位置,腐蚀金属布线40。而第一阻挡层50失去金属布线40附着,被酸溶液和清洗水带走,在光学显微镜下能观察到露出的金属布线40。若步骤S1后,在样品1表面未露出金属布线40,由于酸溶液不与介质层30和第一阻挡层50反应,因此在预处理后,在光学显微镜下观察不到金属布线40露出,因此执行步骤S24。
请参阅图6-图10所示,在本发明的一个实施例中,在步骤S24中,将样品1放置在研磨垫3上,且目标区域2与研磨垫3接触。通过供液装置4,在研磨垫3上加研磨液5,用例如手指按压在样品1上。使样品1受到按压力F,其中,按压力F的作用点位于样品1的表面,且在目标区域2的正上方。研磨垫3的旋转与对样品1的按压,使样品1的表面受到摩擦,金属布线40上覆盖的第一阻挡层50或是剩余介质层30被研磨去除,控制研磨时间为例如10~20s。将研磨后的样品1再次通过酸溶液进行预处理,重复步骤S21-步骤S23,直到在光学显微镜的观察下,金属布线40露出。因此,通过S1研磨将金属布线40上的介质层厚度控制在例如50埃以下,以便于在介质层30和金属布线40的高度差得以控制的基础上,使金属布线40快速露出,减少酸溶液处理的次数。在本发明的其他实施例中,在执行完步骤S24后,可将研磨后的样品1直接放置在光学显微镜下,观察金属布线40是否露出,以便于减少酸溶液处理的次数,避免酸溶液处理时间过长对样品1造成损伤。其中,在步骤S24的研磨过程中,控制金属布线40的露出面积大于等于金属布线40原面积的例如1/8,且小于等于金属布线40原面积的例如1/6。当金属布线40的露出面积大于等于金属布线40原面积的例如1/8,执行步骤S3,以便于后续金属布线40的脱落。控制金属布线40的露出面积小于等于金属布线40原面积的例如1/6,以确保金属布线40和介质层30的高度差不因为研磨进一步扩大。
请参阅图6-图10所示,在本发明的一个实施例中,当金属布线40为铜金属时,此时若金属布线40已露出,因为金属布线40与酸溶液反应,而第一阻挡层50、介质层30都不与酸反应。因此在第一阻挡层50去除后,能明显在光学显微镜下看到***金属。在其他实施例中,当金属布线40为铝金属时,此时金属布线40若露出,能明显在光学显微镜下看到银白色金属。而金属布线40未露出的情况下,当第一阻挡层50为氮化钛时,在光学显微镜观察下,能看到目标区域内金属布线40所在位置上有例如淡蓝色遮挡。其中,当金属布线40移除后,在光学显微镜下观察,能观察到露出的第二阻挡层501,第二阻挡层501在光学显微镜下呈现淡蓝色。
请参阅图2和图11所示,在本发明的一个实施例中,在步骤S3中,在步骤S2后,第一阻挡层50去除,且金属布线40露出,将样品1再次进行酸溶液处理。步骤S3的具体过程如下,将样品1放置在酸溶液中,浸泡1~5min,再将样品1取出洗净后,在超声环境中震荡例如45~75s。重复对样品1的酸溶液处理过程例如2~3遍。通过步骤S3,获得金属布线40完全露出的样品1。通过步骤S3的酸溶液处理,腐蚀金属布线40,能帮助去除残留的第一阻挡层50,并且进一步缩减金属布线40和介质层30的高度差。其中,步骤S3中,样品1的酸溶液处理过程具体可以是,将样品1放置在稀盐酸中,浸泡例如1min,再将样品1取出洗净后,在超声环境中遮挡例如1min。重复此过程例如2遍。得到减薄后的金属布线40,且减薄后的金属布线40的厚度小于例如100埃。
请参阅图2、图11-图14所示,在本发明的一个实施例中,在步骤S4中,将样品1放置在光学显微镜样品台上,借助光学显微镜在金属布线40上贴上黏膜60。其中,黏膜60覆盖在金属布线40上,且黏膜60的宽度大于金属布线40的宽度。贴上黏膜60后,用刮板从黏膜60的一边刮到另一边,去除多余的气泡,使黏膜60紧紧贴附在金属布线40上。黏膜60粘接在金属布线40上后,静置例如2~3min,快速撕除黏膜60。因步骤S3处理后,金属布线40被减薄且结构较为松散,因此通过黏膜60能快速将剩余的金属布线40撕除。撕去黏膜60后,将样品1放置在光学显微镜下观察金属布线40是否完全去除。若完全去除或是金属布线40的剩余面积小于金属布线40原面积的例如1/12,执行步骤S5。若还有剩余的金属布线40,可再次执行步骤S4,直到金属布线40完全去除或是金属布线40的剩余面积小于金属布线40原面积的例如1/12。且再执行S4时,黏膜60的贴附和撕除方向可与上一次的贴附撕除方向垂直,以便于剩余金属布线40被撕除。
请参阅图13~图15所示,在步骤S4中,在本实施例中,黏膜60可以是一种胶粘工具,例如胶带,且胶带可以是单面的和透明的,以便于确认黏膜60能较好地覆盖在金属布线40上,并便于操作撕除黏膜60。在其他实施例中,黏膜60也可以是一种可固化的黏性材料,例如是丙烯酸胶黏剂,将黏膜60涂覆到金属布线40上,待黏膜60自然固化或是利用例如紫外光帮助黏膜60固化,再撕除黏膜60,同时去除金属布线40。黏膜60的黏性材料可以是透明的,在其他实施例中,根据使用需求的不同,也允许黏性材料为多种颜色,以便于区别和撕除黏膜60。使用完黏膜60,目标区域2的介质层30和剩余金属布线40上会余留部分黏膜60上的黏胶。因此在步骤S5中,用有机溶剂冲洗样品1的表面,以去除黏膜60残留的余留黏胶,其中,有机溶剂例如为丙酮。冲洗掉样品1表面的余留黏胶。再利用研磨去除第二阻挡层501,具体可将样品1放置在研磨垫3上,且目标区域2与研磨垫3的表面接触,再将研磨垫3上表面滴加研磨液5,按压在目标区域2的正上方,使研磨的中心集中在第二阻挡层501的正上方。再利用研磨垫3的旋转和手指的按压,去除第二阻挡层501和剩余的部分金属布线40,并确保研磨过程中尽量少地打磨到边缘的介质层30,避免介质层30再被进一步研磨,拉大高度差。在本实施例中,撕除金属布线40后,当介质层30高于第二阻挡层501时,在步骤S5中,首先对介质层30进行研磨,直到介质层30和第二阻挡层501的边缘相接。将研磨重心放置在第二阻挡层501上,继续对第二阻挡层501进行研磨,直到完全去除第二阻挡层501,获得所述剥层样品。具体的,将样品1放置在光学显微镜下观察,目标区域2的表面没有黑色遮挡物,即完成例如第n层的金属布线40的去除。在去除金属布线40后,由于第二阻挡层501为薄膜状,和介质层30共同研磨,研磨比相差较小。因此通过调整手指按压的重心,能帮助减小介质层30和第二阻挡层501的高度差,并减小目标区域2以外区域的研磨量。去除第二阻挡层501后,再对介质层30进行研磨,能快速简单地平坦介质层30。
请参阅图1~图15所示,在本发明的一个实施例中,通过步骤S1~步骤S5,在金属布线40剥离的过程中,及时调整介质层30和金属布线40之间的高度差,有利于剥层的局部均匀度,避免金属布线40剥离时发生介质层30的过度研磨,造成器件损伤。当剥离到最后一层金属布线40时,在步骤S5去除第二阻挡层501后,继续对介质层30进行研磨,此时能轻易地控制目标区域2内的介质层30被均匀地研磨至器件层20。具体地,可以是栅极的表面,不仅能清楚有效地观察到器件层20,还能保证剥层不伤害到器件层20,例如伤害到栅极,影响样品1失效分析的准确性。在本实施例中,剥离第一层金属布线40时,可以先将目标区域2研磨至硅通孔表面,再开始步骤S1~S5。
请参阅图2~图16所示,在本发明的一个实施例中,当第n层的金属布线40包括第一区布线401,在步骤S4中,黏膜60可直接贴附在整个目标区域2上。黏膜60的面积大于目标区域2的面积,且黏膜60的侧边到目标区域2边缘的距离为目标区域2宽度的例如1/8~1/10。在本发明的其他实施例中,当第n层的金属布线40包括第二区布线402,在步骤S4中,将黏膜60贴附在每一条零散的金属布线40上,黏膜60的宽度大于金属布线40的宽度。具体地,黏膜60的宽度是金属布线40宽度的例如1.3~1.5倍,黏膜60的侧边和金属布线40的侧边距离为金属布线40宽度的1/8~1/5,以便于黏膜60能包覆在金属布线60上,且相邻的黏膜60之间不互相影响,尤其适用于第一区布线40去除。在步骤S5的掩膜过程中,要将重心放置在目标区域2内,且为远离其他区域的位置,以便于保护介质层30,降低介质层30被研磨的程度,以缩小介质层30和金属布线40之间的高度差。在本发明的其他实施例中,当第n层的金属布线40包括第一区布线401和第二区布线402。在步骤S5中,将重心放置在目标区域2的中心,以便于第一区布线401和第二区布线402能被同步研磨去除。
请参阅图2、图3和图17所示,在本发明的一个实施例中,第一区布线401可以是样品1的封装区域,第二区布线402可以是所述封装区域外的区域。将胶布60贴附在例如所述封装区域上,如图17所示,能覆盖同一层的多个金属布线40,且能明显看出黏膜60具备优秀的覆盖能力。
请参阅图2、图18和图19所示,图18为不采用本实施例提供的剥层的工作方法,直接对样品1进行剥层,得到所述剥层样品的扫描电子显微镜(scanning electronmicroscope,简称SEM)观察图。图19为本实施例提供的剥层的工作方法下,得到所述剥层样品的扫描电子显微镜观察图。可以很明显地看到,在图18中,在所述封装区域内介质层30还未完全去除的情况下,所述封装区域外,已经能看到器件层20的栅极结构。再以高度差未调整的情况研磨下去,在所述封装区域的金属布线40还未去除的情况下,就会损伤到器件层20。并且在样品1的同一层次,能明显看出介质层30的研磨是不均匀的,因为局部研磨的不均匀,样品1整体结构并不清楚,会给失效分析带来较大的难度。在图19中,可以看到在所述封装区域金属布线40已经去除,余留下第二阻挡层501。在所述封装区域内,金属布线40去除的干净且均匀,并且和所述封装区域外的层级一致,能够同步均匀研磨到器件层20,避免给器件层20造成损伤。在全局来看,介质层30的研磨较为均匀,能够清楚地在扫描电子显微镜下观察到样品1各个区域的结构,有利于芯片失效分析的进行。因此,本实施例中的样品1,能够快速均匀地去除金属布线40和介质层30,有利于提升失效分析的准确率,并且提升芯片剥层的效率。
请参阅图17-图20所述,在本实施例中,扫描电子显微镜在观察微米及亚微米范围内的各种现象上具备很大的优势,用于芯片的失效分析,能达到较好的效果。利用扫描电子显微镜,结合良好的芯片剥层效果,能在金相分析上达到很好的观察分析效果。例如对各种光学显微镜不能分辨的基本显微组织的分析,如隐针马氏体、屈氏体等,例如对显微组织精细结构的分析,如上贝氏体中铁索体和渗碳体两个相的形态,条状马氏体的细长板条状的立体形态等,例如各种金属间化合物相、碳化物相、硼化物相及氮化物相等。还能利用扫描电子显微镜做到断口的分析归类,明确断裂类型,利用扫描电子显微镜分析样品的磨损表面和磨损产物,利用扫描电子显微镜分析金属腐蚀情况等等。以上所述扫描电子显微镜能实现的失效分析,建立在对样品1的观察上,因此本实施例中,能获得到各区域均匀剥层且各区域器件完好无损的样品1,能稳定地为扫描电子显微镜分析观察提供优质的观察条件,有利于提高芯片失效分析的准确率。并且,通过本实施例获得的样品1器件完好,在明确失效原因后,具备再次使用的价值。
请参阅图2-图4和图20所示,图20为在本实施例中的步骤S5后,在所述封装区域中,去除第二阻挡层501后,样品1的扫描电子显微镜观察图。如图20所示,能明显看到第二阻挡层501被均地去除,而边缘的介质层30研磨较小,以便于通过后续的介质层30研磨,将介质层30平坦。因此,在研磨过程中,通过调整研磨重心落在目标区域2,在本实施例中为所述封装区域,能有效地避免边缘的介质层30被继续打薄,进而减小介质层30和金属布线40的高度差。在样品1的剥层中,研磨的方法采用手动研磨,能够更加准确地控制研磨的重心,使研磨重心分布在目标区域2内。
请参阅图1~图20所示,本发明提供了一种失效芯片的剥层方法,将金属布线40、介质层30、第一阻挡层50和第二阻挡层501的剥层分开。在剥层的过程中,能够控制并减小介质层30和金属布线40研磨的高度差,以保证在目标区域2内,以至在样品1表面,局部区域间研磨的均匀性好,高度差小。尤其是在剥层至器件层20时,各区域的研磨程度相同。因此,本发明提供的一种失效芯片的剥层方法,能将芯片样品1整体进行剥层,不仅剥层观察的效率高,还能改善研磨剥层的均匀性,提升样品1在扫描电子显微镜下观察的清晰度,有利于提升芯片失效分析的准确率,也确保了芯片剥层过程不会损伤器件层20。
在本说明书的描述中,参考术语“本实施例”、“示例”、“具体示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上公开的本发明实施例只是用于帮助阐述本发明。实施例并没有详尽叙述所有的细节,也不限制该发明仅为所述的具体实施方式。显然,根据本说明书的内容,可作很多的修改和变化。本说明书选取并具体描述这些实施例,是为了更好地解释本发明的原理和实际应用,从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (10)

1.一种失效芯片的剥层方法,其特征在于,其至少包括以下步骤:
获取待分析的失效芯片,确认所述失效芯片的目标区域;
预处理所述失效芯片,以露出所述目标区域的金属布线;
移除所述金属布线,并清洗所述失效芯片;以及
研磨所述目标区域的介质层,以获得剥层样品;
其中,移除所述金属布线的步骤包括:
在所述金属布线上贴附黏膜;以及
待所述黏膜与所述金属布线粘合后,去除所述黏膜,以移除所述金属布线。
2.根据权利要求1所述的一种失效芯片的剥层方法,其特征在于,预处理所述失效芯片的过程包括:将所述失效芯片浸泡在酸溶液中,取出所述失效芯片洗净并进行超声震荡。
3.根据权利要求1所述的一种失效芯片的剥层方法,其特征在于,预处理所述失效芯片的过程还包括:对所述失效芯片进行研磨,以露出所述目标区域的金属布线。
4.根据权利要求3所述的一种失效芯片的剥层方法,其特征在于,在研磨所述失效芯片时,研磨的重心位于所述目标区域内。
5.根据权利要求1所述的一种失效芯片的剥层方法,其特征在于,在预处理所述失效芯片后,所述金属布线的露出面积大于等于金属布线原面积的1/8,且所述金属布线的露出面积小于等于金属布线原面积的1/6。
6.根据权利要求1所述的一种失效芯片的剥层方法,其特征在于,所述黏膜的宽度是所述金属布线宽度的1.3~1.5倍,且所述黏膜的侧边和所述金属布线的侧边距离为所述金属布线宽度的1/8~1/5。
7.根据权利要求1所述的一种失效芯片的剥层方法,其特征在于,去除所述黏膜后,当所述金属布线的剩余面积小于所述金属布线原面积的1/12时,对所述目标区域的所述介质层进行研磨。
8.根据权利要求1所述的一种失效芯片的剥层方法,其特征在于,去除所述黏膜后,当所述金属布线的剩余面积大于等于所述金属布线原面积的1/12时,重复移除所述金属布线的步骤。
9.根据权利要求1所述的一种失效芯片的剥层方法,其特征在于,在预处理所述失效芯片后,且移除所述金属布线前,使用酸溶液处理所述失效芯片。
10.根据权利要求1所述的一种失效芯片的剥层方法,其特征在于,所述黏膜为胶带。
CN202210274980.9A 2022-03-21 2022-03-21 一种失效芯片的剥层方法 Active CN114354665B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210274980.9A CN114354665B (zh) 2022-03-21 2022-03-21 一种失效芯片的剥层方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210274980.9A CN114354665B (zh) 2022-03-21 2022-03-21 一种失效芯片的剥层方法

Publications (2)

Publication Number Publication Date
CN114354665A true CN114354665A (zh) 2022-04-15
CN114354665B CN114354665B (zh) 2022-05-17

Family

ID=81094773

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210274980.9A Active CN114354665B (zh) 2022-03-21 2022-03-21 一种失效芯片的剥层方法

Country Status (1)

Country Link
CN (1) CN114354665B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115078406A (zh) * 2022-07-25 2022-09-20 合肥晶合集成电路股份有限公司 一种失效芯片的分析方法
CN117476490A (zh) * 2023-10-31 2024-01-30 胜科纳米(苏州)股份有限公司 一种封装芯片的三维截面样品及其制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6162735A (en) * 1999-03-26 2000-12-19 Infineon Technologies North America Corp. In-situ method for preparing and highlighting of defects for failure analysis
US20080153185A1 (en) * 2006-12-21 2008-06-26 Spansion Llc Copper process methodology
CN101944562A (zh) * 2010-09-03 2011-01-12 湘能华磊光电股份有限公司 一种去除led芯片电极的方法
CN102253325A (zh) * 2010-05-21 2011-11-23 中芯国际集成电路制造(上海)有限公司 一种芯片失效分析方法
CN103969569A (zh) * 2013-01-25 2014-08-06 上海华虹宏力半导体制造有限公司 集成电路的背面光学失效定位样品制备方法及分析方法
CN104020408A (zh) * 2014-05-26 2014-09-03 武汉新芯集成电路制造有限公司 存储芯片位线失效分析方法
CN104849643A (zh) * 2015-05-15 2015-08-19 上海华力微电子有限公司 一种提高芯片去层次时均匀度的方法
CN109406555A (zh) * 2018-10-15 2019-03-01 上海华力微电子有限公司 一种样品去层次方法
CN112198416A (zh) * 2020-09-28 2021-01-08 上海华力集成电路制造有限公司 一种提高芯片平整度的去层方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6162735A (en) * 1999-03-26 2000-12-19 Infineon Technologies North America Corp. In-situ method for preparing and highlighting of defects for failure analysis
US20080153185A1 (en) * 2006-12-21 2008-06-26 Spansion Llc Copper process methodology
CN102253325A (zh) * 2010-05-21 2011-11-23 中芯国际集成电路制造(上海)有限公司 一种芯片失效分析方法
CN101944562A (zh) * 2010-09-03 2011-01-12 湘能华磊光电股份有限公司 一种去除led芯片电极的方法
CN103969569A (zh) * 2013-01-25 2014-08-06 上海华虹宏力半导体制造有限公司 集成电路的背面光学失效定位样品制备方法及分析方法
CN104020408A (zh) * 2014-05-26 2014-09-03 武汉新芯集成电路制造有限公司 存储芯片位线失效分析方法
CN104849643A (zh) * 2015-05-15 2015-08-19 上海华力微电子有限公司 一种提高芯片去层次时均匀度的方法
CN109406555A (zh) * 2018-10-15 2019-03-01 上海华力微电子有限公司 一种样品去层次方法
CN112198416A (zh) * 2020-09-28 2021-01-08 上海华力集成电路制造有限公司 一种提高芯片平整度的去层方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
袁琰红等: "基于ESD的芯片失效分析", 《半导体光电》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115078406A (zh) * 2022-07-25 2022-09-20 合肥晶合集成电路股份有限公司 一种失效芯片的分析方法
CN117476490A (zh) * 2023-10-31 2024-01-30 胜科纳米(苏州)股份有限公司 一种封装芯片的三维截面样品及其制备方法

Also Published As

Publication number Publication date
CN114354665B (zh) 2022-05-17

Similar Documents

Publication Publication Date Title
CN114354665B (zh) 一种失效芯片的剥层方法
KR101153637B1 (ko) 반도체 칩의 제조 방법
US8053337B2 (en) Method of manufacturing semiconductor device
US20060037700A1 (en) Method and apparatus for removing material from a substrate surface
CN106571315A (zh) 光刻胶质量检测方法
JP2009200281A (ja) 半導体装置とその製造方法
CN106229294A (zh) 一种tft基板的制作方法
US6125554A (en) Method and apparatus for drying flat objects
CN109979808B (zh) 一种减薄碳化硅片的方法、装置及其应用
CN104317173B (zh) 一种提高剥离工艺成品率的方法
CN100565337C (zh) 一种铂钛金属薄膜图形化方法
CN1079584C (zh) 用于半导体器件缺陷调查试验片的制造方法
JPH1167697A (ja) 半導体ウェハのダイシング方法
JPH1152405A (ja) 液晶表示素子
JP2004253678A (ja) 半導体装置の製造方法
JP3924551B2 (ja) Soiウェハ製造方法
JPH10308337A (ja) ホトマスクの洗浄方法及びその洗浄用治具
CN118426270A (zh) 一种集成电路负型光阻两步去除工艺
TWI738568B (zh) 一種故障分析用的半導體試片的製備方法
JP2020141001A (ja) 半導体装置および半導体装置の製造方法
US5925260A (en) Removal of polyimide from dies and wafers
US20030106567A1 (en) Semiconductor substrate cleaning apparatus, method of cleaning semiconductor substrate and method of manufacturing semiconductor device
JP2022085738A (ja) チップの製造方法
JP2003301294A (ja) カップ式めっき装置
Ramanathan et al. A study on the interaction between barrier and plating causing edge stringer defects in 28nm

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant