CN114325340B - 射频芯片的测试***及测试方法 - Google Patents

Abstract

本申请涉及芯片测试技术领域，公开了一种射频芯片的测试***及测试方法，该射频芯片的测试***，通过设置射频接口模块，由射频接口模块的至少两个第一功分器连接至少两颗射频芯片的射频输入端口，由射频接口模块的第二功分器和第三功分器将至少两颗射频芯片的射频输出端口连接至信号测量装置，以实现至少两颗射频芯片的测试，本申请实施例能够提高射频芯片的测试效率。

Description

射频芯片的测试***及测试方法

技术领域

本申请实施方式涉及芯片测试技术领域，特别是涉及一种射频芯片的测试***及测试方法。

背景技术

芯片量产测试是产品质量要求很高的环节，目的是筛查出不良品，并对良品的测试结果进行记录和监测，避免不良品流向客户的同时也保证良品达到产品设计的目标。

射频芯片可能有多路发射和接收链路，对每一路的性能都需要进行测量，同时某些射频芯片的工作频率比较高，可能高达数百GHz以上。射频测试往往需要高精度的仪表，非常考验测试成本，部分消费类产品为了降低成本只能对其射频功能做类似环回的基本功能测试，无法兼顾成本和测试质量，给大规模出货埋下质量隐患。如果使用实验室级别的高性能仪表，会使得测试成本将急剧上升。

受限于射频测试资源，无法满足不同链路同时测试的需求，目前，通常使用高性能的射频开关组成矩阵切换不同的链路，通过不同的开关连接使待测芯片的管脚连通到对应的测试资源上。同样的，满足要求的射频开关往往成本高，寿命有限，多颗串行测试导致切换频繁，生产过程中有失效的风险。一旦遇到问题会引起生产暂停造成更大的损失。机械开关使用过程中会逐渐损耗，无法保证测试过程中的一致性，需要经常校准，导致效率低下。

申请人在实现本申请实施例的过程中发现：现有技术存在芯片的测试效率低、测试成本高的技术问题。

申请内容

本申请实施例提供一种射频芯片的测试***及测试方法，以解决现有技术存在的存储设备的测试效率低，测试成本高的技术问题，以提高测试效率。

为了解决上述技术问题，本申请实施例提供以下技术方案：

第一方面，本申请实施例提供一种射频芯片的测试***，包括：

信号测量装置，用于测量至少两颗射频芯片的发射信号；

测试板，用于引出至少两颗射频芯片的射频输入端口和射频输出端口；

射频接口模块，包括：

至少两个第一功分器，每一第一功分器用于连接一颗射频芯片的射频输入端口；

第二功分器，连接至少两颗射频芯片的射频输出端口，用于将至少两颗射频芯片输出的至少两路发射信号合并为一路发射信号；

第三功分器，连接第二功分器和信号测量装置，用于将第二功分器的输出信号输出到信号测量装置，以使信号测量装置获取至少两颗射频芯片的测量数据；

测试机台，连接信号测量装置，用于获取信号测量装置的测量数据，以确定至少两颗射频芯片的性能是否达标。

在一些实施例中，信号测量装置包括：

频率计，用于测量射频芯片的发射信号的频率；

功率计，用于测量射频芯片的发射信号的功率。

在一些实施例中，

第二功分器包括合路端和分路端；

第三功分器包括合路端和分路端；

其中，第三功分器的合路端连接第二功分器的合路端，第三功分器的分路端分别连接功率计和频率计，第三功分器用于将第二功分器的输出信号分路至功率计和频率计，以对至少两颗射频芯片的输出信号进行测量。

在一些实施例中，射频接口模块，还包括：

至少两个耦合器，每一耦合器均包括输入端、输出端和耦合端；

至少两个衰减器，每一衰减器均包括输入端和输出端；

其中，每一射频芯片的射频输出端口连接一耦合器的输入端，耦合器的输出端连接一衰减器的输入端，衰减器的输出端连接第二功分器的分路端。

在一些实施例中，

每一第一功分器包括合路端和分路端；

每一耦合器包括输入端、输出端和耦合端，其中，一颗射频芯片的射频输出端口连接一个耦合器的输入端，该耦合器的输出端连接一个衰减器的输入端，该耦合器的耦合端连接一个第一功分器的合路端，该第一功分器的分路端连接另一颗射频芯片的射频输入端。

在一些实施例中，

每一射频芯片包括至少两个射频输入端口和至少两个射频输出端口；

每一第一功分器包括一个合路端和至少两个分路端，其中，每一分路端对应一个衰减器。

在一些实施例中，每一射频芯片的至少两个射频输入端口一一连接第一功分器的至少两个分路端，第一功分器的合路端连接一个耦合器的耦合端。

在一些实施例中，

每一射频芯片的一个射频输出端口连接一个耦合器的输入端，该耦合器的输出端连接一衰减器的输入端，该衰减器的输出端连接第二功分器的一个分路端；

每一射频芯片的另一个射频输出端口连接另一个衰减器的输入端，该衰减器的输出端连接第二功分器的另一个分路端。

第二方面，本申请实施例提供一种射频芯片的测试方法，应用于如第一方面的射频芯片的测试***，该方法包括：

获取信号测量装置发送的测量数据；

根据测量数据，确定至少两颗射频芯片的发射功能或接收功能是否达标。

在一些实施例中，信号测量装置包括频率计和功率计，根据测量数据，确定至少两颗射频芯片的发射性能或接收性能是否达标，包括：

根据频率计获取的测试频率，判断测试频率是否处于预设频率范围；

和/或，根据功率计获取的测试功率，判断测试功率是否处于预设功率范围，确定至少两颗射频芯片的发射性能或接收性能是否达标。

第三方面，本申请实施例提供一种测试机台，包括：

至少一个处理器；和

与至少一个处理器通信连接的存储器；其中，

存储器存储有可被至少一个处理器执行的指令，指令被至少一个处理器执行，以使至少一个处理器能够执行如第二方面的射频芯片的测试方法。

第四方面，本申请实施例提供一种非易失性计算机可读存储介质，非易失性计算机可读存储介质存储有计算机可执行指令，计算机可执行指令用于使机器人执行如第二方面的射频芯片的测试方法。

本申请实施方式的有益效果是：区别于现有技术的情况，本申请实施方式提供一种射频芯片的测试***及测试方法，该射频芯片的测试***，包括：信号测量装置，用于测量至少两颗射频芯片的发射信号；测试板，用于引出至少两颗射频芯片的射频输入端口和射频输出端口；射频接口模块，包括：至少两个第一功分器，每一第一功分器用于连接一颗射频芯片的射频输入端口；第二功分器，连接至少两颗射频芯片的射频输出端口，用于将至少两颗射频芯片输出的至少两路发射信号合并为一路发射信号；第三功分器，连接第二功分器和信号测量装置，用于将第二功分器的输出信号输出到信号测量装置，以使信号测量装置获取至少两颗射频芯片的测量数据；测试机台，连接信号测量装置，用于获取信号测量装置的测量数据，以确定至少两颗射频芯片的性能是否达标。

一方面，通过设置射频接口模块，由射频接口模块的至少两个第一功分器连接至少两颗射频芯片的射频输入端口，由射频接口模块的第二功分器和第三功分器将至少两颗射频芯片的射频输出端口连接至信号测量装置，以实现至少两颗射频芯片的测试；另一方面，通过测试机台获取信号测量装置的测量数据，以确定至少两颗射频芯片的性能是否达标，本申请能够提高测试效率。

附图说明

一个或多个实施例通过与之对应的附图进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。

图1是本申请实施例提供的一种射频芯片的测试***的结构示意图；

图2是本申请实施例提供的另一种射频芯片的测试***的结构示意图；

图3是本申请实施例提供的一种射频芯片的测试方法的流程示意图；

图4是本申请实施例提供的一种测试场景的示意图；

图5是本申请实施例提供的另一种测试场景的示意图；

图6是本申请实施例提供的一种测试机台的硬件结构示意图。

具体实施方式

为了便于理解本申请，下面结合附图和具体实施方式，对本申请进行更详细的说明。需要说明的是，当元件被表述“固定于”另一个元件，它可以直接在另一个元件上、或者其间可以存在一个或多个居中的元件。当一个元件被表述“连接”另一个元件，它可以是直接连接到另一个元件、或者其间可以存在一个或多个居中的元件。本说明书所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。

除非另有定义，本说明书所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本说明书中在本申请的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是用于限制本申请。本说明书所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请技术方案的一部分实施例，而不是全部的实施例。基于本申请文件中记载的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请技术方案保护的范围。

实施例一

请参阅图1，图1是本申请实施例提供的一种射频芯片的测试***的结构示意图；

如图1所示，该射频芯片的测试***100，包括：信号测量装置10、射频接口模块20、测试机台30以及测试板40。

其中，信号测量装置10，连接射频接口模块20、测试机台30，用于测量至少两颗射频芯片的发射信号，其中，至少两颗射频芯片放置于测试板40，测试板40放置于测试机台30。

其中，射频接口模块20，包括：至少两个第一功分器21、第二功分器22以及第三功分器23。

具体的，每一个第一功分器21用于连接一颗射频芯片的射频输入端口，如图1所示，第一射频芯片和第二射频芯片均包括两个射频输入端口，第一射频芯片对应一个第一功分器21，第一功分器21用于连接第一射频芯片的两个射频输入端口，或者，第二射频芯片对应一个第一功分器21，第一功分器21用于连接第二射频芯片的两个射频输入端口。

在本申请实施例中，与每一射频芯片对应的第一功分器21连接到另一颗射频芯片的射频输出端口，例如：与第一射频芯片对应的第一功分器21连接到第二射频芯片的一个射频输出端口，与第二射频芯片对应的第一功分器21连接到第一射频芯片的一个射频输出端口。

具体的，第二功分器22，用于连接每一射频芯片的射频输出端口，如图1所示，第一射频芯片和第二射频芯片均包括两个射频输出端口，第二功分器22用于连接第一射频芯片和第二射频芯片中的每一个射频输出端口。

具体的，第三功分器23，连接第二功分器22和信号测量装置10，用于将第二功分器22的输出信号输出到信号测量装置10，以使信号测量装置10获取至少两颗射频芯片的测量数据。

其中，测试机台30，连接信号测量装置10，用于获取信号测量装置10发送的测量数据，以确定至少两颗射频芯片的性能是否达标。

在本申请实施例中，测试机台30，用于芯片或模组测试，包括自动测试设备(Automatic Test Equipment，ATE)，即ATE测试机台，或者，该测试机台包括半导体芯片测试机台等测试机台，优选地，本申请实施例中的测试机台30为ATE测试机台。

其中，测试板40，放置于测试机台30，用于支持待测试的射频芯片，并将待测试的射频芯片的射频输出端口和射频输入端口引出。

请再参阅图2，图2是本申请实施例提供的另一种射频芯片的测试***的结构示意图；

如图2所示，该射频芯片的测试***100，包括：信号测量装置10、射频接口模块20、测试机台30以及测试板40。

其中，该信号测量装置10包括功率计11和频率计12，其中，功率计11、频率计12通过射频接口模块20与至少两个待测试的射频芯片的射频输出接口连接，用于测试至少两颗射频芯片的射频输出信号。可以理解的是，由于在实际使用中，射频芯片会发射射频信号，同时需要接收到物体返回的射频信号，因此需要对射频芯片的发射信号的频率、功率等进行测量。而在测量时，每颗射频芯片输出的射频信号通过耦合器耦合后又能输入到另一颗芯片的射频输入端，从而测试该射频芯片的接收性能。

在本申请实施例中，在射频芯片的测试过程中，由测试机台30控制每一射频芯片，即设置每一射频芯片的频率和幅度，并读取信号测量装置10中的功率计11和频率计12的测试数据，采样每一射频芯片的数字端输出，以实现射频芯片在不同配置和/或不同模式下的测试。

具体的，功率计11、频率计12通过射频接口模块20与每一射频芯片的射频输出端口连接，以测量每一射频芯片的发射信号。可以理解的是，由于射频芯片的发射链路从锁相环(Phase Locked Loop，PLL)到发射端的TX脚都内置于射频芯片内，从射频芯片的射频输出端口输出的信号即为该频段的射频信号，因此，需要通过功率计11、频率计12对射频芯片的发射信号进行测量。

其中，射频接口模块20，包括：至少两个第一功分器21、第二功分器22以及第三功分器23，其中，射频输出信号由射频芯片的射频输出端口通过射频线缆连接至第二功分器22的分路端，第二功分器22用于将射频芯片输出的多路发射信号合并为一路发射信号。

每一第一功分器21包括合路端和分路端；每一耦合器包括输入端、输出端和耦合端，其中，一颗射频芯片的射频输出端口连接一个耦合器的输入端，该耦合器的输出端连接一个衰减器的输入端，该耦合器的耦合端连接一个第一功分器的合路端，该第一功分器21的分路端连接另一颗射频芯片的射频输入端。

第二功分器22包括合路端和分路端，第三功分器23包括合路端和分路端，功率计11、频率计12通过射频线缆连接至第三功分器23的输出端，第三功分器23的输入端连接第二功分器22的合路端。其中，第三功分器23的合路端连接第二功分器22的合路端，第三功分器23的分路端分别连接功率计11和频率计12，第三功分器23用于将第二功分器22的输出信号分路至功率计11和频率计12，以对至少两颗射频芯片的输出信号进行测量。

在本申请实施例中，射频接口模块，还包括：

至少两个耦合器，每一耦合器均包括输入端、输出端和耦合端；

至少两个衰减器，每一衰减器均包括输入端和输出端；

其中，每一射频芯片的射频输出端口连接一耦合器的输入端，耦合器的输出端连接一衰减器的输入端，衰减器的输出端连接第二功分器22的分路端。

每一射频芯片包括至少两个射频输入端口和至少两个射频输出端口；每一第一功分器21包括一个合路端和至少两个分路端，其中，每一分路端对应一个衰减器。

在本申请实施例中，射频芯片的至少两个射频输入端口一一连接第一功分器的至少两个分路端，第一功分器的合路端连接一个耦合器的耦合端。

在本申请实施例中，每一射频芯片的一个射频输出端口连接一个耦合器的输入端，该耦合器的输出端连接一衰减器的输入端，该衰减器的输出端连接第二功分器的一个分路端；该射频芯片的另一个射频输出端口连接另一个衰减器的输入端，该衰减器的输出端连接第二功分器的另一个分路端。

具体的，每一射频芯片的射频输出端口通过射频线缆与一个耦合器的输入端连接，该耦合器的输出端与一个衰减器的输入端相连，该衰减器的输出端与第二功分器22的分路端相连，耦合器的耦合端分别通过射频线缆与第一功分器21、第二功分器22的合路端连接。

例如：该射频接口模块包括第一耦合器和第二耦合器，测试板40上放置有第一射频芯片和第二射频芯片，其中，第一射频芯片的射频输出端口连接第一耦合器第一耦合器的输入端，第一耦合器的输出端连接一个衰减器的输入端，第一耦合器的耦合端连接第二射频芯片对应的第一功分器21的合路端。

第一功分器21的分路端连接一个衰减器的输入端，该衰减器的输出端通过射频线缆连接第一射频芯片的射频输入端口，第二功分器22的分路端连接一个衰减器的输入端，该衰减器的输出端通过射频线缆连接第二射频芯片的射频输入端。

射频接口模块20，包括用于将测试板30上的射频芯片的射频输出端口连接至第二功分器、再通过第三功分器连接到功率计、频率计，以及同时通过耦合器1将第一射频芯片的射频发射信号通过第二功分器连接至第二射频芯片的射频输入端口。第二射频芯片的射频输出端口连接至第二功分器22，再通过第三功分器23连接到功率计11、频率计12，以及同时通过第二耦合器将第二射频芯片的射频发射信号通过与其对应的第一功分器21连接至第一射频芯片的射频输入端口。

第二功分器22用于将多个射频芯片输出的多路信号合并为一路信号，第三功分器23用于将多个射频芯片的输出信号分别送入功率计11、频率计12。

在本申请实施例中，射频接口模块20还包括多个衰减器，其中，衰减器与每一第一功分器21、第二功分器22连接。其中，每一第一功分器21对应至少一个衰减器，第二功分器22对应至少一个衰减器，如图2所示，每一第一功分器21对应两个衰减器，第二功分器22对应四个衰减器。在本申请实施例中，衰减器的目的是减少功分器的分路端的信号串扰，使测试结果更加可靠。

在本申请实施例中，由于第一射频芯片和第二射频芯片的射频输出端口均连接到第二功分器，再通过第三功分器连接到功率计、频率计，使得任意射频芯片的任意一路的输出信号均可以到达功率计、频率计进行测量，但是，只允许一路射频输出开启，以免多路信号同时输出引起功率叠加，导致测试值超出一定范围而影响测试结果。

可以理解的是，本申请实施例中包括多个衰减器，在实际测试过程中，可以根据具体需要增加或减少衰减器的数量，在此不进行限定。

在本申请实施例中，射频接口模块中的各个器件，包括功分器、衰减器、耦合器通过机构件固定设置，各个器件之间的连接通过射频电缆连接，因而，在一次性安装调试完成之后，后续在使用过程中无需拆装维护，从而减少出问题的概率，同时也提高了使用过程中的稳定性，减少需要校准的次数。

在本申请实施例中，射频线缆包括同轴射频线缆。

其中，测试机台30，用于支持待测射频芯片工作，并将待测射频芯片的射频输出端口和射频输入端口引出。测试机台30通过控制线分别与功率计11、频率计12连接；测试机台30通过测试线缆与测试板40连接，测试机台40还用于向每一射频芯片提供电源，数字接口以及逻辑控制功能。

在本申请实施例中，控制线包括以太网线或GPIB控制线。

可以理解的是，由于测试频段所需要的射频资源要求比较高，一般的测试机台不具备测试射频信号的能力，因此需要引入外置仪表资源，即信号测试装置10。在本申请实施例中的信号测试装置10包括功率计11以及频率计12。测试机台40同时也是一台工作站，具有扩展外设的能力，本申请实施例中使用的测试机台40开发了相应的软件功能，使其可以通过控制线去扩展不同的测试仪表，配合芯片状态控制仪表进行测量，并获得测试结果，以实现判断测试项是否达到设定目标的目的。

具体的，测试机台30通过获取功率计11、频率计12以及每一射频芯片的测量数据，以判断每一射频芯片的发射性能是否达到设定目标。具体的，功率计11、频率计12的测量数据包括信号功率和信号频率。测试机台30通过比较功率计11、频率计12的测量数据与第一门限值的大小，从而判断每一射频芯片的发射性能是否达到设定目标。在本申请实施例中，第一门限值根据实际使用中对于实现每一射频芯片各项性能所需的参数设定。如果功率计11、频率计12的测量数据与第一门限值的差值在误差允许的范围内，则说明射频芯片的发射性能达到设定目标。相应的，测试机台30通过比较某一射频芯片的测量数据与第二门限值的大小从而判断该射频芯片的接收性能是否达到设定目标。其中，射频芯片的测量数据包括接收信号功率、接收链路增益、接收灵敏度等。如果某一射频芯片的测量数据与第二门限值的差值在误差允许的范围内，则说明该射频芯片的接收性能达到设定目标。

本申请实施例提供的射频芯片测试***100通过采用射频接口模块20，将多路射频的发射端连接至功率计11和频率计12，而且并未使用价格高昂的频谱分析仪表，以达到减少成本的目的。同时利用了射频芯片的特性，将两颗射频芯片的发射和接收相互连接，避免使用价格高昂的信号源仪表，并实现发射、接收同时测试的目的，降低了测试成本的同时提高了测试效率。可以理解的是，在不使用成本高昂的频谱分析仪和信号源仪表的条件下，实现多颗射频芯片的发射信号的串行测试以及接收信号的并行测试，且不局限于待测芯片的发射和接收通路数，从而可以提高测试效率和降低测试成本。

可以理解的是，在本申请实施例中，需要将每条射频通路的损耗校准好，并根据链路损耗调节衰减器的值，以达到测试性能稳定、准确的目的。

在本申请实施例中，测试机台30与测试板40通过测试线缆连接，还用于向射频芯片提供电源，数字接口以及逻辑控制功能。

在本申请实施例中，测试线缆包括电源线缆，模拟、数字信号线缆等。

其中，测试板40，放置于测试机台30，用于支持待测试的射频芯片，并将待测试的射频芯片的射频输出端口和射频输入端口引出。其中，测试板40用于支持至少两颗射频芯片，每颗射频芯片均包含一路或多路的发射/接收通路。

可以理解的是，本申请实施例中的测试板40可以是一种专门为测试设计的印刷电路板，印刷电路板上可以安装多个测试插座，板上包含射频芯片工作所需的各种电路和器件，同时将射频芯片所有的引脚全部引出并连接到对应的资源上，例如：供电、数字、模拟类引脚通过接头和排线与测试机台30连接，接头和排线规格由测试机台30决定。除此之外的射频引脚通过PCB走线连接到测试板40上专用的射频连接器上，再由射频线缆连接至射频接口模块20的输入/输出端口上。

可以理解的是，本申请实施例提供的射频芯片的测试***可用于提供多颗芯片同时进行测试，其具体测试数量可根据实际需求确定，在此不作限定。通过变更相应的功分器，使射频芯片的数量和发射、接收通路的数据不受限制。

在本申请实施例中，通过提供一种射频芯片的测试***，包括：信号测量装置，用于测量至少两颗射频芯片的发射信号；测试板，用于引出至少两颗射频芯片的射频输入端口和射频输出端口；射频接口模块，包括：至少两个第一功分器，每一第一功分器用于连接一颗射频芯片的射频输入端口；第二功分器，连接至少两颗射频芯片的射频输出端口，用于将至少两颗射频芯片输出的至少两路发射信号合并为一路发射信号；第三功分器，连接第二功分器和信号测量装置，用于将第二功分器的输出信号输出到信号测量装置，以使信号测量装置获取至少两颗射频芯片的测量数据；测试机台，连接信号测量装置，用于获取信号测量装置的测量数据，以确定至少两颗射频芯片的性能是否达标。

一方面，通过设置射频接口模块，由射频接口模块的至少两个第一功分器连接至少两颗射频芯片的射频输入端口，由射频接口模块的第二功分器和第三功分器将至少两颗射频芯片的射频输出端口连接至信号测量装置，以实现至少两颗射频芯片的测试；另一方面，通过测试机台获取信号测量装置的测量数据，以确定至少两颗射频芯片的性能是否达标，本申请能够提高测试效率。

实施例二

请参阅图3，图3是本申请实施例提供的一种射频芯片的测试方法的流程示意图；

其中，该射频芯片的测试方法，应用于上述实施例一的射频芯片的测试***，该射频芯片的测试方法的执行主体为测试机台，具体的，该射频芯片的测试方法的执行主体为测试机台的一个或多个处理器，其中，该测试机台包括ATE测试机台。

如图3所示，该射频芯片的测试方法，包括：

步骤S301：获取信号测量装置发送的测量数据；

具体的，测试机台接收测试指令，该测试指令由终端向测试机台发送，终端与测试机台通信连接，该终端包括固定终端或移动终端，或者，用户通过操作测试机台，以生成测试指令，根据该测试指令，控制信号测量装置对至少两颗射频芯片进行信号测量，以获取信号测量装置发送的测量数据。

步骤S302：根据测量数据，确定至少两颗射频芯片的发射性能或接收性能是否达标。

具体的，测试机台通信连接一个信号测量装置，该信号测量装置包括频率计和功率计，根据测量数据，确定至少两颗射频芯片的发射功能或接收功能是否达标，包括：

根据频率计获取的测试频率，判断测试频率是否处于预设频率范围；

和/或，根据功率计获取的测试功率，判断测试功率是否处于预设功率范围，确定至少两颗射频芯片的发射性能或接收性能是否达标。

在本申请实施例中，预设频率范围包括第一频率范围和第二频率范围，预设功率范围包括第一功率范围和第二功率范围。

具体的，在测试发射性能时，比较功率计、频率计的测量数据与第一频率范围、第一功率范围，以判断至少两颗射频芯片中的每一射频芯片的发射性能是否达到设定目标，以确定至少两颗射频芯片的发射性能是否达标；

例如：某一测试项测试输出固定的功率/频率的信号：补偿损耗后的输出功率是12dBm/30GHz。

第一功率范围，即设定的功率门限值为：10-14dBm，第一频率范围，即频率的门限值为30GHz±10MHz，若某一射频芯片的实际测试值，即测试功率处于第一功率范围，并且，测试频率处于第一频率范围，则确定该射频芯片对于该测试项的测试结果为达标，否则不达标。

在测试接收性能时，比较功率计、频率计的测量数据与第二频率范围、第二功率范围，以判断至少两颗射频芯片中的每一射频芯片的接收性能是否达到设定目标，以确定至少两颗射频芯片的接收性能是否达标。

例如：某一测试项测试输入固定的功率/频率的信号，经芯片下变频并采样计算后，补偿损耗后的接收链路增益/中频频率值是25dB/10MHz。

第二功率范围，即设定的功率门限值为：22-28dB，第二频率范围，即频率的门限值为9.5MHz-10.5MHz，若某一射频芯片的实际测试值，即测试功率处于第二功率范围，并且，测试频率处于第二频率范围，则确定该射频芯片对于该测试项的测试结果为达标，否则不达标。

下面结合测试场景，对该射频芯片的测试***的应用进行说明：

第一种应用场景：同时测试第一射频芯片的发射功能和第二射频芯片的接收功能。

请参阅图4，图4是本申请实施例提供的一种测试场景的示意图；

如图4所示，同时测试第一射频芯片的发射性能和第二射频芯片的接收性能。其中，该测试场景的测试流程包括如下步骤：

(1)测试机台通过数字接口给第一射频芯片发送控制指令以配置第一射频芯片进入载波发射模式，其中，该数字接口包括供电和数字线缆，例如：IIC,SPI,UART等接口；

第一射频芯片接收测试机台的控制指令，并根据该控制指令进入载波发射模式，以发送第一固定频率、第一固定功率的射频输出信号。

可以理解的是，每一射频芯片的不同射频输出端口可以发出不同频率的载波信号，例如，第一射频芯片包括射频输出端口1与射频输出端口2，其中，射频输出端口1与射频输出端口2输出的信号频率不同。

(2)测试机台发送控制指令，根据第一射频芯片发送的载波信号的频率、功率，配置功率计、频率计。

其中，测试机台通过网络接口下发信号测量装置10的VISA指令，对信号测量装置10进行配置，具体的，对信号测量装置10的功率计11和频率计12进行配置。不同的射频芯片的多路不同频率的载波信号通过第二功分器22合并为一路信号，到达功率计、频率计。其中一路的射频输出信号通过第一耦合器的耦合端到达第一功分器21并连接至第二射频芯片的射频输入端口。

(3)测试机台通过网络接口发送控制指令，分别读取各路信号准确的频率值、功率值，根据第一频率阈值，判断第一射频芯片的发射性能是否达到设定目标，其中，第一频率阈值为程序中预设的第一门限值。

(4)测试机台通过数字接口向第二射频芯片发送控制指令以配置第二射频芯片进入接收模式。

第二射频芯片接收测试机台发送的控制指令，并根据该控制指令，产生第二固定频率的本振信号。配合第一射频芯片发送的第一固定频率的信号，实现信号的混频处理，在第二射频芯片中产生基带信号。

可以理解的是，第一射频芯片产生的射频输出信号和第二射频芯片设置的本振信号需要满足一定的关系，以实现混频功能。其中，本振信号的目的在于解调信号，因此，第一射频芯片产生的射频输出信号与第二射频芯片的本振信号的频率之间存在一定的差值，一般和中频带宽相关，比如10MHz。

(5)测试机台的测试程序控制读回第二射频芯片的混频后信号，并做数字处理，根据第二频率阈值，判断第二射频芯片的接收性能是否达到设定目标，其中，第二频率阈值为程序中预设的第二门限值。

第二种应用场景：同时测试第二射频芯片的发射性能和第一射频芯片的接收性能。

请参阅图5，图5是本申请实施例提供的另一种测试场景的示意图；

如图5所示，同时测试第二射频芯片的发射性能和第一射频芯片的接收性能。其中，该测试场景的测试流程包括如下步骤：

(1)测试机台通过数字接口给第二射频芯片发送控制指令以配置第一射频芯片进入载波发射模式，其中，该数字接口包括供电和数字线缆，例如：IIC,SPI,UART等接口；

第二射频芯片接收测试机台的控制指令，并根据该控制指令进入载波发射模式，以发送第一固定频率、第一固定功率的射频输出信号。

可以理解的是，每一射频芯片的不同射频输出端口可以发出不同频率的载波信号，例如，第二射频芯片包括射频输出端口1与射频输出端口2，其中，射频输出端口1与射频输出端口2输出的信号频率不同。

(2)测试机台发送控制指令，根据第二射频芯片发送的载波信号的频率、功率，配置功率计、频率计。

其中，测试机台通过网络接口下发信号测量装置10的VISA指令，对信号测量装置10进行配置，具体的，对信号测量装置10的功率计11和频率计12进行配置。不同的射频芯片的多路不同频率的载波信号通过第二功分器22合并为一路信号，到达功率计、频率计。其中一路的射频输出信号通过第一耦合器的耦合端到达第一功分器21并连接至第一射频芯片的射频输入端口。

(3)测试机台通过网络接口发送控制指令，分别读取各路信号准确的频率值、功率值，根据第一频率阈值，判断第二射频芯片的发射性能是否达到设定目标，其中，第一频率阈值为程序中预设的第一门限值。

(4)测试机台通过数字接口向第一射频芯片发送控制指令以配置第一射频芯片进入接收模式。

第一射频芯片接收测试机台发送的控制指令，并根据该控制指令，产生第二固定频率的本振信号。配合第二射频芯片发送的第一固定频率的信号，实现信号的混频处理，在第一射频芯片中产生基带信号。

可以理解的是，第二射频芯片产生的射频输出信号和第一射频芯片设置的本振信号需要满足一定的关系，以实现混频功能。其中，本振信号的目的在于解调信号，因此，第二射频芯片产生的射频输出信号与第一射频芯片的本振信号的频率之间存在一定的差值，一般和中频带宽相关，比如10MHz。

(5)测试机台的测试程序控制读回第一射频芯片的混频后信号，并做数字处理，根据第二频率阈值，判断第一射频芯片的接收性能是否达到设定目标，其中，第二频率阈值为程序中预设的第二门限值。

在本申请实施例中，通过获取信号测量装置发送的测量数据；根据测量数据，确定至少两颗射频芯片的发射性能或接收性能是否达标。通过对至少两颗射频芯片进行测试，以确定至少两颗射频芯片的测试结果，本申请能够提高射频芯片的测试效率。

实施例三

请再参阅图6，图6是本申请实施例提供的一种测试机台的硬件结构示意图；

如图6所示，该测试机台60包括一个或多个处理器601以及存储器602。其中，图6中以一个处理器601为例。

处理器601和存储器602可以通过总线或者其他方式连接，图6中以通过总线连接为例。

处理器601，用于提供计算和控制能力，以控制测试机台60执行相应任务，例如，控制测试机台60执行上述任一方法实施例中的射频芯片的测试方法，包括：获取信号测量装置发送的测量数据；根据测量数据，确定至少两颗射频芯片的发射功能或接收功能是否达标。通过对至少两颗射频芯片进行测试，以确定至少两颗射频芯片的测试结果，本申请能够提高射频芯片的测试效率。

处理器601可以是通用处理器，包括中央处理器(Central Processing Unit，CPU)、网络处理器(Network Processor，NP)、硬件芯片或者其任意组合；还可以是数字信号处理器(Digital Signal Processing，DSP)、专用集成电路(Application SpecificIntegrated Circuit，ASIC)、可编程逻辑器件(programmable logic device，PLD)或其组合。上述PLD可以是复杂可编程逻辑器件(complex programmable logic device，CPLD)，现场可编程逻辑门阵列(field-programmable gate array，FPGA)，通用阵列逻辑(genericarray logic，GAL)或其任意组合。

存储器602作为一种非暂态计算机可读存储介质，可用于存储非暂态软件程序、非暂态性计算机可执行程序以及模块，如本申请实施例中的射频芯片的测试方法对应的程序指令/模块。处理器601通过运行存储在存储器602中的非暂态软件程序、指令以及模块，可以实现下述任一方法实施例中的射频芯片的测试方法。具体地，存储器602可以包括易失性存储器(volatile memory，VM)，例如随机存取存储器(random access memory，RAM)，其中，随机存取存储器包括静态随机存储存储器(StaticRandom Access Memory，SRAM)、动态随机存取存储器(Dynamic Random Access Memory，DRAM)、相位随机存取存储器(PhaseChange Random Access Memory，PRAM)等存储器；存储器602也可以包括非易失性存储器(non-volatile memory，NVM)，例如：只读存储器(read-only memory，ROM)，快闪存储器(flash memory)，硬盘(hard disk drive，HDD)或固态硬盘(Solid State Drive，SSD)、嵌入式多媒体存储卡(embedded Multi Media Card，eMMC)、嵌入式多芯片封装(embeddedMulti Chip Package，eMCP)、通用闪存存储(Universal Flash Storage，UFS)或其他非暂态固态存储器件；存储器602还可以包括上述种类的存储器的组合。

存储器602可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实施例中，存储器602可选包括相对于处理器601远程设置的存储器，这些远程存储器可以通过网络连接至处理器601。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。

一个或者多个模块存储在存储器602中，当被一个或者多个处理器601执行时，执行上述任意方法实施例中的射频芯片的测试方法，例如，执行以上描述的图3所示的各个步骤。

在本申请实施例中，测试机台60还可以具有有线或无线网络接口、键盘以及输入输出接口等部件，以便进行输入输出，测试机台60还可以包括其他用于实现设备功能的部件，在此不做赘述。

本申请实施例的机器人以多种形式存在，在执行以上描述的图3所示的各个步骤时，包括但不限于：ATE测试机台、ICT测试机台、WAT测试机台等测试机台。

本申请实施例还提供了一种计算机可读存储介质，例如包括程序代码的存储器，上述程序代码可由处理器执行以完成上述实施例中的射频芯片的测试方法。例如，该计算机可读存储介质可以是只读存储器(Read-Only Memory,ROM)、随机存取存储器(RandomAccess Memory，RAM)、只读光盘(Compact Disc Read-Only Memory，CDROM)、磁带、软盘和光数据存储设备等。

本申请实施例还提供了一种计算机程序产品，该计算机程序产品包括一条或多条程序代码，该程序代码存储在计算机可读存储介质中。电子设备的处理器从计算机可读存储介质读取该程序代码，处理器执行该程序代码，以完成上述实施例中提供的射频芯片的测试方法的方法步骤。

本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来程序代码相关的硬件完成，该程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。

通过以上的实施方式的描述，本领域普通技术人员可以清楚地了解到各实施方式可借助软件加通用硬件平台的方式来实现，当然也可以通过硬件。本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程是可以通过计算机程序来指令相关的硬件来完成，程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory,ROM)或随机存储记忆体(Random Access Memory,RAM)等。

最后应说明的是：以上实施例仅用以说明本申请的技术方案，而非对其限制；在本申请的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，步骤可以以任意顺序实现，并存在如上述的本申请的不同方面的许多其它变化，为了简明，它们没有在细节中提供；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (9)

1.一种射频芯片的测试***，其特征在于，包括：

信号测量装置，用于测量至少两颗射频芯片的发射信号；

测试板，用于引出至少两颗所述射频芯片的射频输入端口和射频输出端口；

射频接口模块，包括：

至少两个第一功分器，每一所述第一功分器用于连接一颗射频芯片的射频输入端口，每一所述第一功分器包括合路端和分路端；

第二功分器，连接至少两颗所述射频芯片的射频输出端口，用于将至少两颗所述射频芯片输出的至少两路发射信号合并为一路发射信号；

第三功分器，连接所述第二功分器和所述信号测量装置，用于将所述第二功分器的输出信号输出到所述信号测量装置，以使所述信号测量装置获取至少两颗所述射频芯片的测量数据；

测试机台，连接所述信号测量装置，用于获取所述信号测量装置的测量数据，以确定至少两颗所述射频芯片的性能是否达标；

所述射频接口模块，还包括：

耦合器，每一所述耦合器包括输入端、输出端和耦合端；

其中，一颗射频芯片的射频输出端口连接一个耦合器的输入端，该耦合器的耦合端连接一个第一功分器的合路端，该第一功分器的分路端连接另一颗射频芯片的射频输入端口，该耦合器的输出端连接一衰减器的输入端，所述衰减器的输出端连接所述第二功分器的分路端。

2.根据权利要求1所述的测试***，其特征在于，所述信号测量装置包括：

频率计，用于测量射频芯片的发射信号的频率；

功率计，用于测量射频芯片的发射信号的功率。

3.根据权利要求2所述的测试***，其特征在于，

所述第二功分器包括合路端和分路端；

所述第三功分器包括合路端和分路端；

其中，所述第三功分器的合路端连接所述第二功分器的合路端，所述第三功分器的分路端分别连接所述功率计和所述频率计，所述第三功分器用于将所述第二功分器的输出信号分路至所述功率计和所述频率计，以对至少两颗所述射频芯片的输出信号进行测量。

4.根据权利要求1所述的测试***，其特征在于，所述射频接口模块，还包括：

至少两个耦合器，每一耦合器均包括输入端、输出端和耦合端；

至少两个衰减器，每一衰减器均包括输入端和输出端；

其中，每一所述射频芯片的射频输出端口连接一耦合器的输入端。

5.根据权利要求1所述的测试***，其特征在于，

每一所述射频芯片包括至少两个射频输入端口和至少两个射频输出端口；

每一所述第一功分器包括一个合路端和至少两个分路端，其中，每一分路端对应一个衰减器。

6.根据权利要求5所述的测试***，其特征在于，每一所述射频芯片的至少两个射频输入端口一一连接所述第一功分器的至少两个分路端，所述第一功分器的合路端连接一个耦合器的耦合端。

7.根据权利要求5所述的测试***，其特征在于，

每一所述射频芯片的一个射频输出端口连接一个耦合器的输入端，该耦合器的输出端连接一衰减器的输入端，该衰减器的输出端连接所述第二功分器的一个分路端；

每一所述射频芯片的另一个射频输出端口连接另一个衰减器的输入端，该衰减器的输出端连接所述第二功分器的另一个分路端。

8.一种射频芯片的测试方法，其特征在于，应用于如权利要求1-7任一项所述的射频芯片的测试***，所述方法包括：

获取所述信号测量装置发送的测量数据；

根据所述测量数据，确定至少两颗所述射频芯片的发射性能或接收性能是否达标。

9.根据权利要求8所述的测试方法，其特征在于，所述信号测量装置包括频率计和功率计，所述根据所述测量数据，确定至少两颗所述射频芯片的发射性能或接收性能是否达标，包括：

根据所述频率计获取的测试频率，判断所述测试频率是否处于预设频率范围；

和/或，根据所述功率计获取的测试功率，判断所述测试功率是否处于预设功率范围，确定至少两颗所述射频芯片的发射性能或接收性能是否达标。