CN114325333A - 一种高效率规范化的soc***级验证方法及装置 - Google Patents
一种高效率规范化的soc***级验证方法及装置 Download PDFInfo
- Publication number
- CN114325333A CN114325333A CN202111657303.7A CN202111657303A CN114325333A CN 114325333 A CN114325333 A CN 114325333A CN 202111657303 A CN202111657303 A CN 202111657303A CN 114325333 A CN114325333 A CN 114325333A
- Authority
- CN
- China
- Prior art keywords
- simulation
- soc chip
- soc
- verification
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012795 verification Methods 0.000 title claims abstract description 111
- 238000000034 method Methods 0.000 title claims abstract description 24
- 238000004088 simulation Methods 0.000 claims abstract description 82
- 238000012360 testing method Methods 0.000 claims abstract description 82
- 230000005284 excitation Effects 0.000 claims abstract description 35
- 238000012544 monitoring process Methods 0.000 claims description 14
- 238000013515 script Methods 0.000 claims description 8
- 230000006870 function Effects 0.000 claims description 4
- 230000000630 rising effect Effects 0.000 claims description 3
- 238000013461 design Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 238000001787 Wald–Wolfowitz test Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
Images
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
- Debugging And Monitoring (AREA)
Abstract
一种高效率规范化的SOC***级验证方法及装置，涉及集成电路验证测试领域。在对SOC芯片仿真时，通过用户操作平台发送测试指令给***验证平台；***验证平台根据收到的测试指令配置相应的硬件运行环境；***验证平台根据收到的测试指令将预先编译好并存储在测试激励存储模块中的软件激励加载到SOC芯片的存储器中；在对应的硬件环境下SOC芯片运行软件激励；仿真结束后，生成仿真报告、覆盖率报告以及仿真波形文件。本发明节约了硬件代码的编译时间和SOC芯片重复上电初始化的运行时间，大大提高了SOC芯片仿真验证的效率。
Description
技术领域
本发明涉及集成电路验证测试领域，尤其涉及一种高效率规范化的SOC***级验证方法。
背景技术
随着集成电路工艺水平与设计能力的不断提高，SOC芯片设计复杂度越来越大，对应的验证工作也变得更加复杂。IC验证成为影响芯片研发效率的关键环节。但是数字IC验证环境搭建耗时较长、复用性差等问题严重制约了IC验证的效率。目前业内通常采用软硬协同仿真的模式对SOC芯片进行***级验证，即发送给待测试及的测试激励由软件激励和硬件激励两种组成。其中软件激励由汇编、c等软件语言编写经过如keil的编译器编译处理后生成coe或hex等格式的文件存放在SOC芯片的ram中再通过SOC的cpu从ram中读取指令并执行。硬件激励由verilog、system verilog、systemc等硬件描述语言编写。同时SOC***验证平台也由硬件描述语言编写，以构建SOC芯片运行软件激励时对应的硬件环境。每次在进行仿真前需要对SOC芯片的rlt代码、软件激励及硬件激励代码以及验证平台进行编译。进行仿真之前需要编译的代码种类是如此之多。通过前文的描述，我们意识到在进行仿真之前需要编译的代码种类是如此之多，当切换到不同的验证项目时，需要切换至与验证项目相对应的软件激励和硬件激励，此时整个验证平台的环境发生了变化，在进行新的仿真之前，需要对软件激励代码、硬件激励代码、验证平台代码及待验设计代码全部重新编译。虽然编译软件激励代码所需的时间不多，但是随着SOC设计越来越复杂，对硬件代码进行一次编译的时间也随之呈指数级增长，目前已经上升到以小时为单位计算。这造成如下问题：首先在测试激励调试阶段，硬件激励和软件激励以及验证平台都需要不断地进行修改，而激励每修改一次或SOC芯片每修改一次都需要重新编译软件代码和硬件代码，才能继续进行验证工作。其次在回归测试阶段，每次切换到另一个仿真时需要重新编译代码。在遍历全部测试用例时会对SOC芯片及验证平台代码进行重复的编译。所以SOC芯片复杂度的增大使得上述编译时间呈指数级增长，极大的降低了验证效率，增加了验证工作成本。
发明内容
为了解决目前芯片验证存在效率低下耗时较长的问题，本发明采用以下技术方案：
一种高效率规范化的SOC***级验证装置，包括***验证平台、待验证的SOC芯片、还包括：
***验证平台包括测试激励存储模块、监视器、比较器、波形记录模块；
测试激励存储模块用于保存软件激励；
监视器用于监测并保存SOC芯片各个功能模块的关键信号值；
比较器用于与标准文件进行比对，并生成比对结果的仿真报告以及覆盖率报告；
波形记录模块用于保存仿真波形；
SOC芯片用于运行测试激励存储模块，以及SOC芯片包括用于存储软件激励程序的程序存储器。
具体的，在仿真过程中所述***验证平台将仿真波形数据保存为vcd文件，所述vcd文件为ASCII格式，所述波形记录模块将所述vcd文件的ASCII格式转换成fsdb格式文件并保存，通过所述波形记录模块控制输出仿真波形数据大小、输出固定时间段内的波形、输出指定信号波形。
具体的，SOC芯片的每一个功能模块配置有一个独立的监视器，每一个独立的监视器中内置有各个功能模块需要监测的关键信号，在仿真时，在每个***时钟的上升沿，所述监视器检测各个模块关键信号值并将其依次组成一个数组，将所述数组保存进行保存。
具体的，比较器内置有标准文件，所述标准文件包括SOC芯片各个功能模块的关键信号值的阈值，当仿真结束后，所述比较器从所述监视器中获取SOC芯片的监测数据，并将所述标准数据与所述监测数据进行对比，并生成仿真报告。
具体的，比较器将所述标准数据与所述监测数据进行对比的过程为：所述比较器将所述标准数据与所述监测数据逐行进行对比，将监测数据中各个时钟周期的关键信号的值与所述标准文件中的数据存在差异，以及整个仿真过程中存在差异的个数输出至所述仿真报告中，如果仿真结果与标准文件相同，则在报告中打印“测试通过”；同时，所述比较器验证SOC芯片中的每行代码、每个条件分支、每个事件、每个状态的遍历程度，并输出至覆盖率报告中。
具体的，测试激励存储模块包括由汇编、c语言编码的软件激励，所述软件激励通过编译器编译生成hex格式文件，再通过工具转换成所述SOC芯片的存储器能够直接读取的coe格式文件，并以文本的形式储存在测试激励存储模块中。
基于上述装置，本发明还提出了一种高效率规范化的SOC***级验证方法，包括***验证平台和待验证的SOC芯片，包括如下步骤：
步骤S1：将测试激励中每个软件激励对应的硬件激励的代码整合在***验证平台中；
步骤S2：在对SOC芯片仿真验证之前，对构成***验证平台和SOC芯片的硬件代码进行一次性编译；
步骤S3：***验证平台接收外部的测试命令，选择相应的已编译的SOC芯片的硬件运行环境，编译并运行相应的软件激励的代码，对SOC芯片进行仿真验证；
在步骤S3中，对SOC芯片仿真时，具体包括如下步骤：
步骤301：通过用户操作平台发送测试指令给***验证平台；
步骤302：***验证平台根据收到的测试指令配置相应的硬件运行环境；
步骤303：***验证平台根据收到的测试指令将预先编译好并存储在测试激励存储模块中的软件激励加载到SOC芯片的存储器中；
步骤304：在对应的硬件环境下SOC芯片运行软件激励，与此同时，***验证平台保存仿真波形数据且***验证平台中的监视器实时监测SOC芯片的功能模块；
步骤305：仿真结束后，***验证平台中的比较器生成仿真报告、覆盖率报告，通过***验证平台中的波形记录模块查看仿真波形文件。
该方法通过将同样由硬件代码编写的硬件激励与验证平台整合到一起，在进行仿真前对其编译一次，在实际进行仿真时只需要通过脚本发送测试指令给验证平台，验证平台将会根据接受到的指令选择相应的硬件运行环境并运行与之对应的软件激励与硬件激励。在切换到不同的测试时，硬件代码因为没有改变所以不需要重新编译，只需要根据测试指令选择新的软件激励即可，极大的减少了仿真时间，提高了验证效率。
附图说明
图1是一种高效率规范化的SOC***级验证设备的结构图；
图2是一种高效率规范化的SOC***级验证方法流程图。
附图说明：101SOC芯片；102用户操作平台；103测试激励存储模块；104监视器；105波形记录模块；106比较器；107***验证平台。
具体实施方式
下面结合图1至图2对本发明做进一步说明。
一种高效率规范化的SOC***级验证装置，包括***验证平台107、待验证的SOC芯片101。其中***验证平台107包括测试激励存储模块103、监视器104、比较器106、波形记录模块105。
(1)测试激励存储模块103用于保存软件激励。
(2)监视器104用于捕捉内部及管脚信号。SOC芯片101的每一个功能模块配置有一个独立的监视器104，每一个独立的监视器104中内置有各个功能模块需要监测的关键信号，如时钟信号、复位信号、控制寄存器及状态寄存器以及IO等。在仿真开始时各模块的监视器104会新建一个名为“模块名_comp.txt”的文本文件，在每个***时钟的上升沿，监视器104会检测各个关键信号的值并将其依次组成一个数组并将其保存在txt文件中，这个数组在txt文件中所处的行数表示监视器104是在第几个***时钟周期时抓取的关键信号的值。
(3)比较器106负责将从监视器104得到的结果与标准文件进行比较，并生成与标准文件的比对结果报告以及覆盖率报告。其中比较器106中内置有标准文件，标准文件中数据的保存格式与监视器104保存的文件格式相同，名为”模块名_stand.txt”。当仿真结束后开始，比较器106将标准文件与监视器104得到的仿真文件逐行进行比较，比较的结果会生成一个名为“测试名.rpt”的报告。报告中会声明第几个时钟周期的关键信号的值与标准值存在差异，并统计整个仿真过程中存在差异的个数。如果仿真结果与标准文件相同，则在报告中打印“测试通过”，仿真文件与标准文件具体的差异则保存在“测试名.diff”文件中，保存的格式为：行数、标准文件值、仿真文件值。
(4)波形记录模块105用于保存仿真波形。从监视器104中得到的关键信号值有0、1、x、z四种，且保存为文本格式，不方便debug时检查，为方便仿真结束后观察波形设置了波形记录模块105。在进行仿真时，验证平台会仿真波形保存为vcd文件，是ASCII格式。在每个模块的仿真结束后波形记录模块105中的脚本会将VCD格式文件自动转换成fsdb格式并保存，fsdb格式相较于vcd格式除去了信息冗余，数据量更小。此外还可以通过该波形记录模块105中的脚本限制fsdb文件的大小、只保存某个时间段内的波形、只保存某些指定信号波形。在debug时可以通过用户操作平台102发送指令来启动verdi图形界面并载入对应测试的fsdb文件来查看保存的波形。
(5)待验证的SOC芯片101包括用于运行测试激励存储模块103和用于存储软件激励程序的程序存储器；
(6)操作用户可通过用户操作平台102发出外部的测试命令给***验证平台107，实现***编译、***仿真、SOC芯片中模块测试、脚本生成、在仿真结束后通过用户操作平台102查看该测试是否通过比对、仿真波形、覆盖率的一系列流程，具体如下：
1.通过用户操作平台102发出编译指令给对应的硬件激励及验证环境代码。编译指令包括，通过配置参数实现对RTL级、netlist级、反标sdf的layout级的编译，并配置不同模块不同测试的硬件仿真环境。
2.通过用户操作平台102发出仿真指令对先前配置的仿真环境，也就是硬件激励，下启动仿真器。仿真指令包括，启动仿真器，例如questasim仿真器，手动添加软件激励进行RTL级、netlist级、反标sdf的layout级仿真。
3.通过用户操作平台102发出模块测试指令，对SOC芯片中的某个模块进行完整的仿真测试。为验证SOC芯片中的每个功能模块的各项功能，对各功能模块设置了多项测试，对应多个软件激励，通过发出模块测试指令自动调用各激励进行仿真并生成测试报告。
4.通过用户操作平台102发出***测试指令，对整个SOC芯片中全部功能模块进行仿真测试，并生成测试报告。
5.通过用户操作平台102发出脚本生成指令，例如SOC设计中添加了新的功能模块，可通过此指令自动生成仿真脚本。
6.通过用户操作平台102发出查看覆盖率指令，可打开questasim仿真器，查看覆盖率报告。
7.通过用户操作平台102发出查看波形指令，打开verdi图形界面载入对应测试的fsdb文件，来查看保存的仿真波形。
(7)测试激励存储模块103包括由汇编、c语言编码的软件激励，软件激励通过编译器编译生成hex格式文件，再通过工具转换成SOC芯片101的存储器能够直接读取的coe格式文件，并以文本的形式储存在测试激励存储模块103中。
通常测试激励包括软件激励和硬件激励。本发明的测试激励存储模块只包含由汇编、c语言等编码软件激励。软件代码通过编译器编译生成hex格式文件再通过工具转换成可被SOC芯片的rom能够直接读取的coe格式文件并以文本的形式储存在测试激励存储模块中。各个模块的测试激励通过不同的路径名加以区分。索引不同测试的路径包含在由用户操作平台发给验证平台的测试指令中。硬件激励代码被整合在验证平台之中，即将所有测试所需的运行环境都整合在验证平台之中。硬件激励只需要在编译阶段进行一次编译即可，这节省了大量的编译时间，极大的提高了验证工作效率。在进行仿真时，验证平台将不需要重新编译，而是根据收到的测试指令配置不同的硬件运行环境。
基于上述一种高效率规范化的SOC***级验证装置，本发明还提出了一种高效率规范化的SOC***级验证方法，包括***验证平台107和待验证的SOC芯片101，包括如下步骤：
步骤S1：将测试激励中每个软件激励对应的硬件激励的代码整合在***验证平台107中；
步骤S2：在对SOC芯片101仿真验证之前，对构成***验证平台107和SOC芯片101的硬件代码进行一次性编译；
步骤S3：***验证平台107接收外部的测试命令，选择相应的已编译的SOC芯片101的硬件运行环境，编译并运行相应的软件激励的代码，对SOC芯片101进行仿真验证；
在步骤S3中，对SOC芯片101仿真时，具体包括如下步骤：
步骤301：通过用户操作平台102发送测试指令给***验证平台107；
步骤302：***验证平台107根据收到的测试指令配置相应的硬件运行环境；
步骤303：***验证平台107根据收到的测试指令将预先编译好并存储在测试激励存储模块103中的软件激励加载到SOC芯片101的存储器中；
步骤304：在对应的硬件环境下SOC芯片101运行软件激励，与此同时，***验证平台107保存仿真波形数据且***验证平台107中的监视器104实时监测SOC芯片101的功能模块；
步骤305：仿真结束后，***验证平台107中的比较器106生成仿真报告、覆盖率报告，通过***验证平台107中的波形记录模块105查看仿真波形文件。
通过步骤，SOC芯片运行测试激励时，验证平台中的监视器将实时的监视SOC芯片的运行情况并记录仿真波形。若SOC芯片运行异常即捕捉到的关键信号值与标准文件有出入，检查器会将比对结果实时的记录在报告中。根据上述仿真验证流程，本发明在切换到其他的测试时，只需要通过用户操作平台向SOC芯片发送不同的软件激励，而构成SOC芯片以及验证平台的硬件代码不需要重复编译，这大幅缩减了传统的验证方法由于修改或切换测试激励带来的硬件代码编译时间，提高了验证效率。
从上面描述可得，本发明具有以下优点：根据上述仿真验证流程，本发明在切换到其他的测试时，只需要通过用户操作平台102向SOC芯片发送不同的软件激励，而构成SOC芯片以及验证平台的硬件代码不需要重复编译，这大幅缩减了传统的验证方法由于修改或切换测试激励带来的硬件代码编译时间，提高了验证效率。
可以理解的是，以上关于本发明的具体描述，仅用于说明本发明而并非受限于本发明实施例所描述的技术方案。本领域的普通技术人员应当理解，仍然可以对本发明进行修改或等同替换，以达到相同的技术效果；只要满足使用需要，都在本发明的保护范围之内。
Claims (8)
1.一种高效率规范化的SOC***级验证装置，包括***验证平台、待验证的SOC芯片、其特征在于，还包括
所述***验证平台包括测试激励存储模块、监视器104、比较器、波形记录模块；
所述测试激励存储模块用于保存软件激励；
所述监视器用于监测并保存SOC芯片各个功能模块的关键信号值；
所述比较器用于与标准文件进行比对，并生成比对结果的仿真报告以及覆盖率报告；
所述波形记录模块用于保存仿真波形；
所述SOC芯片中包括用于存储软件激励程序的程序存储器；
2.根据权利要求1所述一种高效率规范化的SOC***级验证装置，其特征在于，在仿真过程中所述***验证平台将仿真波形数据保存为vcd文件，所述vcd文件为ASCII格式，所述波形记录模块将所述vcd文件的ASCII格式转换成fsdb格式文件并保存，通过所述波形记录模块控制输出仿真波形数据大小、输出固定时间段内的波形、输出指定信号波形。
3.根据权利要求1所述一种高效率规范化的SOC***级验证装置，其特征在于，SOC芯片的每一个功能模块配置有一个独立的监视器，每一个独立的监视器中内置有各个功能模块需要监测的关键信号，在仿真时，在每个***时钟的上升沿，所述监视器检测各个模块关键信号值并将其依次组成一个数组，将所述数组保存进行保存。
4.根据权利要求1所述一种高效率规范化的SOC***级验证装置，其特征在于，所述比较器内置有标准文件，所述标准文件包括SOC芯片各个功能模块的关键信号值的阈值，当仿真结束后，所述比较器从所述监视器中获取SOC芯片的监测数据，并将所述标准数据与所述监测数据进行对比，并生成仿真报告。
5.根据权利要求4所述一种高效率规范化的SOC***级验证装置，其特征在于，所述比较器将所述标准数据与所述监测数据进行对比的过程为：所述比较器将所述标准数据与所述监测数据逐行进行对比，将监测数据中各个时钟周期的关键信号的值与所述标准文件中的数据存在差异，以及整个仿真过程中存在差异的个数输出至所述仿真报告中，如果仿真结果与标准文件相同，则在报告中打印“测试通过”；同时，所述比较器验证SOC芯片中的每行代码、每个条件分支、每个事件、每个状态的遍历程度，并输出至覆盖率报告中。
6.根据权利要求1所述一种高效率规范化的SOC***级验证装置，其特征在于，测试激励存储模块包括由汇编、c语言编码的软件激励，所述软件激励通过编译器编译生成hex格式文件，再通过工具转换成所述SOC芯片的存储器能够直接读取的coe格式文件，并以文本的形式储存在测试激励存储模块中。
7.根据权利要求1所述一种高效率规范化的SOC***级验证装置，其特征在于，所述用户操作平台通过采用图形用户界面和makefile脚本制成，用户操作平台可以通过脚本发送指令实现功能，所述功能包括：实现对SOC芯片、验证平台及硬件激励的编译；实现创建某个模块的***级测试；实现对SOC芯片中某个特定的模块进行***级测试；实现对整个***进行测试；实现查看仿真波形以及查看覆盖率功能。
8.一种高效率规范化的SOC***级验证方法，其特征在于，应用权利要求1至7任一所述一种高效率规范化的SOC***级验证装置
包括***验证平台和待验证的SOC芯片，包括如下步骤：
步骤S1：将测试激励中每个软件激励对应的硬件激励的代码整合在所述***验证平台中；
步骤S2：在对SOC芯片仿真验证之前，对构成***验证平台和SOC芯片的硬件代码进行一次性编译；
步骤S3：***验证平台接收外部的测试命令，选择相应的已编译的SOC芯片的硬件运行环境，编译并运行相应的软件激励的代码，对所述SOC芯片进行仿真验证；
在步骤S3中，对所述SOC芯片仿真时，具体包括如下步骤：
步骤301：通过用户操作平台发送测试指令给所述***验证平台；
步骤302：***验证平台根据收到的测试指令配置相应的硬件运行环境；
步骤303：***验证平台根据收到的测试指令将预先编译好并存储在测试激励存储模块中的软件激励加载到所述SOC芯片的存储器中；
步骤304：在对应的硬件环境下所述SOC芯片运行所述软件激励，与此同时，***验证平台保存仿真波形数据且***验证平台中的监视器实时监测所述SOC芯片的功能模块；
步骤305：仿真结束后，***验证平台中的比较器生成仿真报告、覆盖率报告，通过***验证平台中的波形记录模块查看仿真波形文件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111657303.7A CN114325333A (zh) | 2021-12-30 | 2021-12-30 | 一种高效率规范化的soc***级验证方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111657303.7A CN114325333A (zh) | 2021-12-30 | 2021-12-30 | 一种高效率规范化的soc***级验证方法及装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114325333A true CN114325333A (zh) | 2022-04-12 |
Family
ID=81018250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111657303.7A Pending CN114325333A (zh) | 2021-12-30 | 2021-12-30 | 一种高效率规范化的soc***级验证方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114325333A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115277028A (zh) * | 2022-09-27 | 2022-11-01 | 三未信安科技股份有限公司 | 一种国密算法芯片的验证***和方法 |
| CN115659885A (zh) * | 2022-12-29 | 2023-01-31 | 摩尔线程智能科技(北京)有限责任公司 | 仿真测试的***和方法 |
| CN115656792A (zh) * | 2022-12-29 | 2023-01-31 | 摩尔线程智能科技(北京)有限责任公司 | 芯片可测性设计的测试方法及测试平台 |
| CN116306410A (zh) * | 2023-05-22 | 2023-06-23 | 南京芯驰半导体科技有限公司 | 基于紧耦合内存的信息打印方法及装置、硬件验证方法 |
| CN117217163A (zh) * | 2023-09-19 | 2023-12-12 | 上海灵动微电子股份有限公司 | 一种基于脚本的soc芯片的测试方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101995546A (zh) * | 2010-11-16 | 2011-03-30 | 复旦大学 | 基于边界扫描的可编程逻辑器件自动测试***与方法 |
| CN103106378A (zh) * | 2012-12-26 | 2013-05-15 | 广州中大微电子有限公司 | 一种新型15693标签芯片验证平台 |
| CN104123212A (zh) * | 2014-07-21 | 2014-10-29 | 四川和芯微电子股份有限公司 | Usb芯片的***测试方法 |
| CN106599343A (zh) * | 2016-11-01 | 2017-04-26 | 深圳国微技术有限公司 | 一种提高仿真效率的soc***验证方法和装置 |
| CN109726507A (zh) * | 2019-01-17 | 2019-05-07 | 湖南进芯电子科技有限公司 | 一种高效的多功能验证平台及方法 |
| CN112329366A (zh) * | 2020-12-04 | 2021-02-05 | 国微集团(深圳)有限公司 | 一种提高仿真效率的soc***验证方法、装置及*** |
-
2021
- 2021-12-30 CN CN202111657303.7A patent/CN114325333A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101995546A (zh) * | 2010-11-16 | 2011-03-30 | 复旦大学 | 基于边界扫描的可编程逻辑器件自动测试***与方法 |
| CN103106378A (zh) * | 2012-12-26 | 2013-05-15 | 广州中大微电子有限公司 | 一种新型15693标签芯片验证平台 |
| CN104123212A (zh) * | 2014-07-21 | 2014-10-29 | 四川和芯微电子股份有限公司 | Usb芯片的***测试方法 |
| CN106599343A (zh) * | 2016-11-01 | 2017-04-26 | 深圳国微技术有限公司 | 一种提高仿真效率的soc***验证方法和装置 |
| CN109726507A (zh) * | 2019-01-17 | 2019-05-07 | 湖南进芯电子科技有限公司 | 一种高效的多功能验证平台及方法 |
| CN112329366A (zh) * | 2020-12-04 | 2021-02-05 | 国微集团(深圳)有限公司 | 一种提高仿真效率的soc***验证方法、装置及*** |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115277028A (zh) * | 2022-09-27 | 2022-11-01 | 三未信安科技股份有限公司 | 一种国密算法芯片的验证***和方法 |
| CN115659885A (zh) * | 2022-12-29 | 2023-01-31 | 摩尔线程智能科技(北京)有限责任公司 | 仿真测试的***和方法 |
| CN115656792A (zh) * | 2022-12-29 | 2023-01-31 | 摩尔线程智能科技(北京)有限责任公司 | 芯片可测性设计的测试方法及测试平台 |
| CN115659885B (zh) * | 2022-12-29 | 2023-03-21 | 摩尔线程智能科技(北京)有限责任公司 | 仿真测试的***和方法 |
| CN116306410A (zh) * | 2023-05-22 | 2023-06-23 | 南京芯驰半导体科技有限公司 | 基于紧耦合内存的信息打印方法及装置、硬件验证方法 |
| CN116306410B (zh) * | 2023-05-22 | 2023-12-15 | 南京芯驰半导体科技有限公司 | 基于紧耦合内存的信息打印方法及装置、硬件验证方法 |
| CN117217163A (zh) * | 2023-09-19 | 2023-12-12 | 上海灵动微电子股份有限公司 | 一种基于脚本的soc芯片的测试方法 |
| CN117217163B (zh) * | 2023-09-19 | 2024-05-28 | 上海灵动微电子股份有限公司 | 一种基于脚本的soc芯片的测试方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6487700B1 (en) | Semiconductor device simulating apparatus and semiconductor test program debugging apparatus using it | |
| CN114325333A (zh) | 一种高效率规范化的soc***级验证方法及装置 | |
| KR100495851B1 (ko) | 반도체테스트시스템 | |
| US6061283A (en) | Semiconductor integrated circuit evaluation system | |
| US8924937B1 (en) | Method and system for generating verification information and tests for software | |
| US7269773B2 (en) | Test program debugger device, semiconductor test apparatus, test program debugging method and test method | |
| US20080215942A1 (en) | Testing of integrated circuits using boundary scan | |
| JP3872954B2 (ja) | 有限状態機械を識別して回路設計を検査するシステムおよび方法 | |
| US20070174805A1 (en) | Debugging system for gate level IC designs | |
| US6197605B1 (en) | Method and device for test vector analysis | |
| US7228262B2 (en) | Semiconductor integrated circuit verification system | |
| CN103376340B (zh) | 一种转接板、多平台串行测试***及方法 | |
| CN115656792B (zh) | 芯片可测性设计的测试方法及测试平台 | |
| KR20000017333A (ko) | 반도체 집적 회로 설계 및 검증 시스템 | |
| CN112597006A (zh) | 一种嵌入式软件集成测试自动化执行***及方法 | |
| CN111339731A (zh) | 一种面向SoC的FPGA验证平台和验证方法 | |
| US20160306913A1 (en) | Method and apparatus for system design verification | |
| US6842883B2 (en) | Application of co-verification tools to the testing of IC designs | |
| CN117787155A (zh) | 一种芯片可测性代码动态仿真测试***及测试方法 | |
| US6968286B1 (en) | Functional-pattern management system for device verification | |
| JP4213306B2 (ja) | 半導体試験用プログラムデバッグ装置 | |
| US20070032999A1 (en) | System and method for emulating hardware failures and method of testing system software incorporating the same | |
| JP4132499B2 (ja) | 半導体試験用プログラムデバッグ装置 | |
| Rancea et al. | Functional verification of digital circuits using a software system | |
| Kirkland et al. | Chip Behavior Realities Detected by Using Actual Automatic Test Equipment for Simulations |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |