CN114300939A - 一种高光束质量vcsel结构及制备方法 - Google Patents

一种高光束质量vcsel结构及制备方法 Download PDF

Info

Publication number
CN114300939A
CN114300939A CN202111628631.4A CN202111628631A CN114300939A CN 114300939 A CN114300939 A CN 114300939A CN 202111628631 A CN202111628631 A CN 202111628631A CN 114300939 A CN114300939 A CN 114300939A
Authority
CN
China
Prior art keywords
layer
vcsel
optical
type dbr
oxidation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111628631.4A
Other languages
English (en)
Other versions
CN114300939B (zh
Inventor
代京京
王智勇
宗梦雅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing University of Technology
Original Assignee
Beijing University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing University of Technology filed Critical Beijing University of Technology
Priority to CN202111628631.4A priority Critical patent/CN114300939B/zh
Publication of CN114300939A publication Critical patent/CN114300939A/zh
Application granted granted Critical
Publication of CN114300939B publication Critical patent/CN114300939B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

本发明公开了一种高光束质量VCSEL结构及制备方法,VCSEL芯片外延结构包括上下依次设置的P型DBR层、氧化层、P型波导层、半导体多量子阱层、N型波导层、N型DBR层和衬底层;P型DBR层的上表面刻蚀形成有光子晶体结构、侧面通过离子注入形成有离子注入电流抑制区,氧化层的中部形成有氧化孔;VCSEL芯片外延结构的顶部或底部设有光学谐振外腔。本发明首先将VCSEL器件中的电流限制效应(氧化孔+离子注入电流抑制区)与光学限制效应(光子晶体结构)解耦,并通过增加光学谐振外腔可建立发光单元间确定的位相关系,提高激光光束质量,最后输出窄线宽高光束质量激光。

Description

一种高光束质量VCSEL结构及制备方法
技术领域
本发明涉及半导体激光技术领域,具体涉及一种高光束质量VCSEL结构及制备方法。
背景技术
垂直腔面发射激光器(VCSEL)以单色性好、单纵模激射、阈值电流低、功耗低、易于二维集成、圆形光斑、易与光纤耦合、“在片”检测和成本低等优势,广泛应用于激光打印、3D感测、光通信和光存储等领域。
在实际应用中,大多数领域要求VCSEL具有高光束质量,尤其是保持高输出功率的高光束质量工作状态;但是,传统VCSEL存在输出功率较低、发散角较大、光束质量差、横模普遍为高阶模等问题。
光子晶体结构是改善VCSEL工作模式的有效途径,与传统阶跃型光纤类似,光子晶体结构是在缺陷外层引入折射率小于中心缺陷的周期性空气孔结构,利用全内反射原理对横向光场进行约束。
通常的光子晶体VCSEL采用氧化限制结构控制注入电流,但其氧化孔径一般要比光子晶体出光孔径要大很多,阈值电流较大。而离子注入法也是一种很理想的约束电流的方法,其可以通过精确控制杂质含量(注入剂量)和杂质穿透深度(注入能量)来准确把控电流孔径的大小。
对于传统的阵列型VCSEL,各发光单元的运行状态相互独立,出射光互不相干或是部分相干,没有确定的位相关系,将导致VCSEL芯片的远场分布空间特性较差,能量分布很分散;因此,空间锁相十分重要。
发明内容
针对现有技术中存在的上述问题,本发明提供一种高光束质量VCSEL结构及制备方法,实现高光束质量的激光输出。
本发明公开了一种高光束质量VCSEL结构,包括:VCSEL芯片外延结构和光学谐振外腔;
所述VCSEL芯片外延结构包括上下依次设置的P型DBR层、氧化层、P型波导层、半导体多量子阱层、N型波导层、N型DBR层和衬底层;
所述P型DBR层的上表面刻蚀后在空气孔中填充金属形成有用于光学限制的光子晶体结构;
所述氧化层从侧面进行氧化,以形成中部的氧化孔;所述P型DBR层从侧面注入离子制得离子注入电流抑制区,以形成中部的电注入区;基于所述氧化孔和电注入区进行电流限制;
所述光学谐振外腔包括光模式损耗层和半反半透层,所述光模式损耗层形成在所述衬底层的下表面、所述半反半透层形成在所述光模式损耗层的下表面,或者,所述VCSEL芯片外延结构的顶部放置有外腔镜,所述光模式损耗层形成在所述外腔镜的上表面,所述半反半透层形成在所述光模式损耗层的上表面。
作为本发明的进一步改进,VCSEL芯片为单管型VCSEL芯片或阵列型VCSEL芯片,其结构为顶发射结构或底发射结构。
作为本发明的进一步改进,形成所述离子注入电流抑制区所注入的离子为氢离子。
作为本发明的进一步改进,所述离子注入电流约束区与所述半导体多量子阱层的距离为1.5~2.5μm。
作为本发明的进一步改进,所述氧化孔的孔径大于所述电注入区的径向直径。
作为本发明的进一步改进,所述光子晶体结构由空气孔直径和晶格周期定义的六边形结构,所述光子晶体结构由电子束曝光和ICP刻蚀制备。
作为本发明的进一步改进,在光子晶体结构中心去除一个或多个空气孔,形成中心缺陷,即形成出光窗口;所述空气孔内填充有导热金属,形成金属填充层。
作为本发明的进一步改进,所述光模式损耗层为透红外光学材料的凸凹结构,所述透红外光学材料与光子晶体结构中填充的金属形成折射率差,所述透红外光学材料包括SiO2和Si3N4中的一种。
作为本发明的进一步改进,所述半反半透层对激光的反射率为50%-90%。
本发明还公开了一种高光束质量VCSEL结构的制备方法,包括:
步骤1、生长VCSEL芯片外延结构;其中,所述VCSEL芯片外延结构包括上下依次设置的P型DBR层、氧化层、P型波导层、半导体多量子阱层、N型波导层、N型DBR层和衬底层;
步骤2、向所述P型DBR层进行离子注入,形成离子注入电流抑制区;
步骤3、自上至下制作台面至所述N型DBR层的上表面;
步骤4、对所述氧化层进行外侧氧化,制作氧化孔;
步骤5、在所述P型DBR层上制作P电极,在所述N型DBR层上制作N电极;
步骤6、在P型DBR层的上表面刻蚀并填充金属形成用于光学限制的光子晶体结构;
步骤7、在所述VCSEL芯片外延结构的顶部或底部制备光学谐振外腔;
步骤8、解理封装。
与现有技术相比,本发明的有益效果为:
本发明首先将VCSEL器件中的电流限制效应与光学限制效应解耦,电流限制效应由选择氧化和离子注入相结合的方式实现,其中氧化层引入的氧化孔可以起到减小横向光损耗和漏电流的作用,光学限制效应由光子晶体结构实现;基于此,解决了传统VCSEL发散角较大、横模普遍为高阶模等问题;其次,通过增加光学谐振外腔可建立发光单元间确定的位相关系,提高激光光束质量,解决了传统阵列半导体激光器远场分布空间特性较差,能量分布很分散、光束质量差等问题,最后输出窄线宽高光束质量激光。
附图说明
图1为本发明一种实施例公开的高光束质量VCSEL结构的示意图;
图2为本发明一种实施例公开的单缺陷光子晶体结构示意图;
图3为本发明一种实施例公开的高光束质量VCSEL结构的制备方法的流程图;
图4为本发明实施例1公开的高光束质量VCSEL结构的制备示意图;
图5为本发明实施例2公开的高光束质量VCSEL结构的制备示意图。
图中:
1、P型DBR层;2、光子晶体结构;3、离子注入电流抑制区;4、氧化层;5、P型波导层;6、半导体多量子阱层;7、N型波导层;8、N型DBR层;9、衬底层;10、光模式损耗层;11、半反半透层;12、金属填充层。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
下面结合附图对本发明做进一步的详细描述:
如图1所示,本发明提供一种高光束质量VCSEL结构,包括:VCSEL芯片外延结构和光学谐振外腔;其中,
本发明的VCSEL芯片外延结构包括上下依次设置的P型DBR层1、氧化层4、P型波导层5、半导体多量子阱层6、N型波导层7、N型DBR层8和衬底层9;其中,P型DBR层1的上表面刻蚀并填充导热金属形成有用于光学限制的光子晶体结构2,光子晶体结构2利用全内反射导光原理提供横向光学约束,填充导热金属实现高效散热;氧化层4从侧面进行氧化,以形成中部的氧化孔;P型DBR层1从侧面注入离子制得离子注入电流抑制区(电绝缘区)3,基于离子注入电流抑制区3的约束以形成中部的电注入区,基于氧化孔和电注入区进行电流限制,离子注入电流抑制区提供电流限制作用,氧化层4引入氧化孔径减小横向光损耗和漏电流。
进一步,VCSEL芯片为单管型VCSEL芯片或阵列型VCSEL芯片,其结构为顶发射结构或底发射结构;形成离子注入电流抑制区3所注入的离子为氢离子,离子注入电流约束区3或离子浓度分布中最大浓度处与半导体多量子阱层6的距离为1.5~2.5μm,优选为2μm;氧化孔的孔径大于电注入区的径向直径,即氧化层4的氧化深度小于离子注入电流抑制区(电绝缘区)3的径向直径。
进一步,如图2所示,光子晶体结构2由空气孔直径b和晶格周期Λ定义的六边形结构,在光子晶体结构中心去除一个或多个空气孔,形成中心缺陷,即形成出光窗口;空气孔内填充有导热金属,形成金属填充层12;光子晶体结构由电子束曝光和ICP刻蚀制备,中心缺陷可以是单缺陷、七缺陷或十九缺陷等多种结构。
本发明的光学谐振外腔包括光模式损耗层10和半反半透层11,即光模式损耗层10位于半反半透层11的内侧,光模式损耗层10为透红外光学材料的凸凹结构,透红外光学材料与光子晶体结构中填充的金属形成折射率差,透红外光学材料包括SiO2和Si3N4等中的一种,半反半透层11对激光的反射率为50%-90%。即,光模式损耗层10形成在衬底层9的下表面、半反半透层11形成在光模式损耗层10的下表面,以构成底发射VCSEL;或者,VCSEL芯片外延结构的顶部放置有外腔镜,光模式损耗层10形成在外腔镜的上表面,半反半透层11形成在光模式损耗层10的上表面,以构成顶发射VCSEL。
如图3所示,本发明提供一种高光束质量VCSEL结构的制备方法,包括:
步骤1、生长VCSEL芯片外延结构;其中,VCSEL芯片外延结构包括上下依次设置的P型DBR层1、氧化层4、P型波导层5、半导体多量子阱层6、N型波导层7、N型DBR层8和衬底层9;
步骤2、向P型DBR层1进行离子注入,形成离子注入电流抑制区3;
步骤3、自上至下制作台面至N型DBR层8的上表面;
步骤4、对氧化层4进行外侧氧化,制作氧化孔;
步骤5、在P型DBR层1上制作P电极,在N型DBR层8上制作N电极;
步骤6、在P型DBR层1的上表面刻蚀并填充金属形成用于光学限制的光子晶体结构2;
步骤7、在VCSEL芯片外延结构的顶部或底部制备光学谐振外腔;
步骤8、解理封装。
实施例1:
如图4所示,本发明提供一种高光束质量VCSEL结构及制备方法,包括:
步骤a、生长外延结构
在GaAs衬底表面依次外延生长N型DBR层、N型波导层、半导体多量子阱层、P型波导层、氧化层、P型DBR层;
步骤b、离子注入
将外延片清洗完毕后用高纯度氮气保护吹干并加热烘干,先采用PECVD沉积一定厚度的SiO2或Si3N4保护外延片注入区表面不受离子注入的损伤,通过光刻显影后,非注入区叠加厚光刻胶防止离子注入。选择合适的注入能量和剂量将外延片放进离子注入机中完成氢离子注入,在距离半导体多量子阱层上方约2μm处形成离子注入电流约束区;
步骤c、制作台面
首先,采用湿法腐蚀或者干法刻蚀等方法,在待加工外延片制作出台面结构。若采用刻蚀方法,刻蚀Cl2/BCl3气体流量比为1:3,刻蚀功率500W,刻蚀芯片露出氧化层。其次,湿法腐蚀掉芯片上多余的SiO2,清洗芯片;最后,清洗完毕后将待加工外延片用高纯度氮气吹干,确保干净以后,将片子加热烘干,待用;
步骤d、制作氧化孔
利用湿法选择性氧化技术,将在待加工外延片台面中的氧化层,从外侧氧化进去,形成一个氧化孔径。湿法选择性氧化过程:氧化炉升温至430℃,水温设定100℃,通微量N2,流量为1L/min,稳定20min,排除氧化炉内多余空气。20min以后,开始通N2,流量为9L/min,稳定30min。稳定30min以后,将外延片放入氧化炉进行氧化,氧化时间根据需要氧化的氧化孔径而定。氧化结束以后,等待炉温降到80℃后,取出外延片,待用;
步骤e、制作金属N电极和P电极
在待加工外延片涂上SU-8负性光刻胶,通过光刻显影,制作N电极图形,然后通过磁控溅射技术溅射等金属工艺,生长N电极金属材料;
将生长完N电极金属的外延片放在丙酮溶液中浸泡4~6小时,然后进行金属剥离工艺,剥离非N电极的金属,制作金属N电极;
在待加工外延片涂上L300负性光刻胶,通过光刻显影,制作P电极的图形,然后通过磁控溅射技术溅射等金属工艺,生长P电极金属材料;
将生长完P电极金属的外延片放在丙酮溶液中浸泡4~6小时,然后进行金属剥离工艺,剥离非P电极的金属,制作金属P电极;
步骤f、制备光子晶体结构
先制备一层SiO2层作为刻蚀光子晶体结构的掩膜,再通过电子束曝光制作出图形,并通过RIE刻蚀SiO2掩膜将图形转移到SiO2层上之后,通过ICP刻蚀外延片以得到光子晶体孔,并在光子晶体孔内填充金属;
步骤g、制备光学谐振外腔
在外延片的背面减薄衬底层,应用双面套刻工艺光刻显影,在与出光孔重叠的区域沉积带有凸凹结构的SiO2或Si3N4等透红外光学材料形成光模式损耗层。该光模式损耗层可以根据模式耦合理论或Talbot效应等外腔锁相理论计算;外腔锁相是在VCSEL芯片外部采用某种装置或器件,使VCSEL芯片各发光单元出射光的位相之间建立某种固定关系,实现锁相运行,改善器件的光束质量;
制作好的芯片用解理划片机解理,采用热压焊等方式完成与外界供电***电极的焊接,并完成芯片封装。
实施例2:
如图5所示,本发明提供一种高光束质量VCSEL结构及制备方法,包括:
步骤a、生长外延结构
在GaAs衬底表面依次外延生长N型DBR层、N型波导层、半导体多量子阱层、P型波导层、氧化层、P型DBR层;
步骤b、离子注入
将外延片清洗完毕后用高纯度氮气保护吹干并加热烘干,先采用PECVD沉积一定厚度的SiO2或Si3N4保护外延片注入区表面不受离子注入的损伤,通过光刻显影后,非注入区叠加厚光刻胶防止离子注入。选择合适的注入能量和剂量将外延片放进离子注入机中完成氢离子注入,在距离半导体多量子阱层上方约2μm处形成离子注入电流约束区;
步骤c、制作台面
首先,采用湿法腐蚀或者干法刻蚀等方法,在待加工外延片制作出台面结构。若采用刻蚀方法,刻蚀Cl2/BCl3气体流量比为1:3,刻蚀功率500W,刻蚀芯片露出氧化层。其次,湿法腐蚀掉芯片上多余的SiO2,清洗芯片;最后,清洗完毕后将待加工外延片用高纯度氮气吹干,确保干净以后,将片子加热烘干,待用;
步骤d、制作氧化孔
利用湿法选择性氧化技术,将在待加工外延片台面中的氧化层,从外侧氧化进去,形成一个氧化孔径。湿法选择性氧化过程:氧化炉升温至430℃,水温设定100℃,通微量N2,流量为1L/min,稳定20min,排除氧化炉内多余空气。20min以后,开始通N2,流量为9L/min,稳定30min。稳定30min以后,将外延片放入氧化炉进行氧化,氧化时间根据需要氧化的氧化孔径而定。氧化结束以后,等待炉温降到80℃后,取出外延片,待用;
步骤e、制作金属N电极和P电极
在待加工外延片涂上SU-8负性光刻胶,通过光刻显影,制作N电极图形,然后通过磁控溅射技术溅射等金属工艺,生长N电极金属材料;
将生长完N电极金属的外延片放在丙酮溶液中浸泡4~6小时,然后进行金属剥离工艺,剥离非N电极的金属,制作金属N电极;
在待加工外延片涂上L300负性光刻胶,通过光刻显影,制作P电极的图形,然后通过磁控溅射技术溅射等金属工艺,生长P电极金属材料;
将生长完P电极金属的外延片放在丙酮溶液中浸泡4~6小时,然后进行金属剥离工艺,剥离非P电极的金属,制作金属P电极;
步骤f、制备光子晶体结构
先制备一层SiO2层作为刻蚀光子晶体结构的掩膜,再通过电子束曝光制作出图形,并通过RIE刻蚀SiO2掩膜将图形转移到SiO2层上之后,通过ICP刻蚀外延片以得到光子晶体孔,并在光子晶体孔内填充金属;
步骤g、制备光学谐振外腔
在外延片出光窗口表面放置外腔镜并沉积带有凸凹结构的SiO2或Si3N4等透红外光学材料形成光模式损耗层,该光模式损耗层可以根据模式耦合理论或Talbot效应等外腔锁相理论计算;
制作好的芯片用解理划片机解理,采用热压焊等方式完成与外界供电***电极的焊接,并完成芯片封装。
本发明的优点为:
本发明首先将VCSEL器件中的电流限制效应与光学限制效应解耦,电流限制效应由选择氧化和离子注入相结合的方式实现,其中氧化层引入的氧化孔可以起到减小横向光损耗和漏电流的作用,光学限制效应由光子晶体结构实现;基于此,解决了传统VCSEL发散角较大、横模普遍为高阶模等问题;其次,通过增加光学谐振外腔可建立发光单元间确定的位相关系,提高激光光束质量,解决了传统阵列半导体激光器远场分布空间特性较差,能量分布很分散、光束质量差等问题,最后输出窄线宽高光束质量激光。
以上仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种高光束质量VCSEL结构,其特征在于,包括:VCSEL芯片外延结构和光学谐振外腔;
所述VCSEL芯片外延结构包括上下依次设置的P型DBR层、氧化层、P型波导层、半导体多量子阱层、N型波导层、N型DBR层和衬底层;
所述P型DBR层的上表面刻蚀后在空气孔中填充金属形成有用于光学限制的光子晶体结构;
所述氧化层从侧面进行氧化,以形成中部的氧化孔;所述P型DBR层从侧面注入离子制得离子注入电流抑制区,以形成中部的电注入区;基于所述氧化孔和电注入区进行电流限制;
所述光学谐振外腔包括光模式损耗层和半反半透层,所述光模式损耗层形成在所述衬底层的下表面、所述半反半透层形成在所述光模式损耗层的下表面,或者,所述VCSEL芯片外延结构的顶部放置有外腔镜,所述光模式损耗层形成在所述外腔镜的上表面,所述半反半透层形成在所述光模式损耗层的上表面。
2.如权利要求1所述的高光束质量VCSEL结构,其特征在于,VCSEL芯片为单管型VCSEL芯片或阵列型VCSEL芯片,其结构为顶发射结构或底发射结构。
3.如权利要求1所述的高光束质量VCSEL结构,其特征在于,形成所述离子注入电流抑制区所注入的离子为氢离子。
4.如权利要求3所述的高光束质量VCSEL结构,其特征在于,所述离子注入电流约束区与所述半导体多量子阱层的距离为1.5~2.5μm。
5.如权利要求1所述的高光束质量VCSEL结构,其特征在于,所述氧化孔的孔径大于所述电注入区的径向直径。
6.如权利要求1所述的高光束质量VCSEL结构,其特征在于,所述光子晶体结构由空气孔直径和晶格周期定义的六边形结构,所述光子晶体结构由电子束曝光和ICP刻蚀制备。
7.如权利要求6所述的高光束质量VCSEL结构,其特征在于,在光子晶体结构中心去除一个或多个空气孔,形成中心缺陷,即形成出光窗口;所述空气孔内填充有导热金属,形成金属填充层。
8.如权利要求1所述的高光束质量VCSEL结构,其特征在于,所述光模式损耗层为透红外光学材料的凸凹结构,所述透红外光学材料与光子晶体结构中填充的金属形成折射率差,所述透红外光学材料包括SiO2和Si3N4中的一种。
9.如权利要求8所述的高光束质量VCSEL结构,其特征在于,所述半反半透层对激光的反射率为50%-90%。
10.一种如权利要求1~9中任一项所述的高光束质量VCSEL结构的制备方法,其特征在于,包括:
步骤1、生长VCSEL芯片外延结构;其中,所述VCSEL芯片外延结构包括上下依次设置的P型DBR层、氧化层、P型波导层、半导体多量子阱层、N型波导层、N型DBR层和衬底层;
步骤2、向所述P型DBR层进行离子注入,形成离子注入电流抑制区;
步骤3、自上至下制作台面至所述N型DBR层的上表面;
步骤4、对所述氧化层进行外侧氧化,制作氧化孔;
步骤5、在所述P型DBR层上制作P电极,在所述N型DBR层上制作N电极;
步骤6、在P型DBR层的上表面刻蚀并填充金属形成用于光学限制的光子晶体结构;
步骤7、在所述VCSEL芯片外延结构的顶部或底部制备光学谐振外腔;
步骤8、解理封装。
CN202111628631.4A 2021-12-28 2021-12-28 一种高光束质量vcsel结构及制备方法 Active CN114300939B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111628631.4A CN114300939B (zh) 2021-12-28 2021-12-28 一种高光束质量vcsel结构及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111628631.4A CN114300939B (zh) 2021-12-28 2021-12-28 一种高光束质量vcsel结构及制备方法

Publications (2)

Publication Number Publication Date
CN114300939A true CN114300939A (zh) 2022-04-08
CN114300939B CN114300939B (zh) 2022-12-02

Family

ID=80971810

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111628631.4A Active CN114300939B (zh) 2021-12-28 2021-12-28 一种高光束质量vcsel结构及制备方法

Country Status (1)

Country Link
CN (1) CN114300939B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6347104B1 (en) * 1999-02-04 2002-02-12 Genoa Corporation Optical signal power monitor and regulator
CN101867153A (zh) * 2009-04-15 2010-10-20 中国科学院半导体研究所 环形腔光子晶体垂直腔面发射激光器
EP3352313A1 (en) * 2015-09-15 2018-07-25 Sony Corporation Surface light-emitting laser
CN109066292A (zh) * 2018-10-16 2018-12-21 厦门乾照半导体科技有限公司 一种多层限流的垂直腔面发射激光器芯片及其制备方法
US20200366067A1 (en) * 2019-04-30 2020-11-19 Aurelien David Optical Devices and Methods of Manufacture and Operation
CN112382665A (zh) * 2020-11-03 2021-02-19 广东省科学院半导体研究所 一种氧化镓基mosfet器件及其制作方法
CN113140961A (zh) * 2021-04-20 2021-07-20 中国科学院半导体研究所 光子晶体垂直腔面发射激光器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6347104B1 (en) * 1999-02-04 2002-02-12 Genoa Corporation Optical signal power monitor and regulator
CN101867153A (zh) * 2009-04-15 2010-10-20 中国科学院半导体研究所 环形腔光子晶体垂直腔面发射激光器
EP3352313A1 (en) * 2015-09-15 2018-07-25 Sony Corporation Surface light-emitting laser
CN109066292A (zh) * 2018-10-16 2018-12-21 厦门乾照半导体科技有限公司 一种多层限流的垂直腔面发射激光器芯片及其制备方法
US20200366067A1 (en) * 2019-04-30 2020-11-19 Aurelien David Optical Devices and Methods of Manufacture and Operation
CN112382665A (zh) * 2020-11-03 2021-02-19 广东省科学院半导体研究所 一种氧化镓基mosfet器件及其制作方法
CN113140961A (zh) * 2021-04-20 2021-07-20 中国科学院半导体研究所 光子晶体垂直腔面发射激光器

Also Published As

Publication number Publication date
CN114300939B (zh) 2022-12-02

Similar Documents

Publication Publication Date Title
US8270451B2 (en) Edge emitting semiconductor laser having a phase structure
JP2001237497A (ja) 受動半導体構造およびその製造方法
JP2009038062A (ja) 面発光レーザ
JPH09186400A (ja) サーフェスエミッション型半導体レーザの製造法
WO2007116659A1 (ja) 面発光レーザ
CN105552715B (zh) 适合高温工作的高增益垂直腔面发射半导体激光器
JP2008028424A (ja) 面発光型半導体レーザ
US20120069862A1 (en) Semiconductor laser
JPWO2007135772A1 (ja) 発光素子
JP4381017B2 (ja) 面発光型半導体レーザ素子
CN114300939B (zh) 一种高光束质量vcsel结构及制备方法
KR100404043B1 (ko) 수직으로 집적화된 고출력 면발광 반도체 레이저 장치 및그 제조 방법
JPH10284800A (ja) 半導体発光素子およびその製造方法
CN114300940A (zh) 稀土掺杂vcsel外腔反馈相干阵激光器及其制备方法
WO2021142962A1 (zh) 高对比度光栅垂直腔面发射激光器及制造方法
US6845116B2 (en) Narrow lateral waveguide laser
CN114300943B (zh) 一种电吸收主动调制自发脉冲式光子级联半导体激光器及制备方法
JP2009088333A (ja) 面発光型半導体レーザーアレイおよびその製造方法
JPH11112086A (ja) 埋め込み型面発光レーザ及びその作製方法
CN114300941B (zh) 一种自发脉冲式光子级联半导体激光器
CN108539577A (zh) 一种电流导引型vcsel及其制备方法
CN114336283B (zh) 一种光模式调制光子级联激光器及制备方法
WO2022196394A1 (ja) フォトニック結晶面発光レーザおよびその製造方法
JP2010212606A (ja) 面型発光レーザ及びその製造方法
KR100224883B1 (ko) 표면광 레이저 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant