CN114295963B - 一种芯片测试方法及*** - Google Patents
一种芯片测试方法及*** Download PDFInfo
- Publication number
- CN114295963B CN114295963B CN202111675911.0A CN202111675911A CN114295963B CN 114295963 B CN114295963 B CN 114295963B CN 202111675911 A CN202111675911 A CN 202111675911A CN 114295963 B CN114295963 B CN 114295963B
- Authority
- CN
- China
- Prior art keywords
- chip
- test data
- signal
- error code
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 184
- 238000000034 method Methods 0.000 claims description 23
- 238000006243 chemical reaction Methods 0.000 claims description 19
- 238000013101 initial test Methods 0.000 claims description 18
- 238000010998 test method Methods 0.000 abstract description 7
- 230000005540 biological transmission Effects 0.000 description 13
- 102100022298 Divergent paired-related homeobox Human genes 0.000 description 5
- 101000902412 Homo sapiens Divergent paired-related homeobox Proteins 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 2
- 230000011664 signaling Effects 0.000 description 2
- 101150071746 Pbsn gene Proteins 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000013100 final test Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
Abstract
本申请提供一种芯片测试方法及***，第一芯片至少包括标准视频接口DP信号接收端口，第一芯片利用DP信号接收端口接收第二芯片利用DP信号发送端口发送的测试数据，第一芯片对接收到的测试数据进行误码统计，得到误码数量，误码数量能够反映第一芯片是否能够正常接收DP信号，也就是说，采用能够发送高速DP信号的第二芯片对第一芯片接收高速DP信号的性能进行测试，利用第一芯片接收高速的DP信号的误码数量反映第一芯片是否能够正常接收DP信号，相较于利用昂贵并且数据发送速率较低的测试机对第一芯片进行测试，能够满足DP协议芯片的高速测试需求，并且成本低廉，测试难度较低，测试准确率较高。
Description
技术领域
本发明涉及半导体领域，特别涉及一种芯片测试方法及***。
背景技术
当前在芯片出厂应用前，都会对芯片进行测试，以降低向用户提供性能不佳的芯片的概率。基于标准视频接口(DisplayPort，DP)协议的芯片基于在视频处理方面的优异性能，该类芯片的需求在日益增大。
DP协议芯片的数据传输速率很高，目前常用的测试方法无法满足DP协议芯片的高速测试需求。
发明内容
有鉴于此，本申请的目的在于提供一种芯片测试方法及***，能够满足DP协议芯片的高速测试需求，并且成本低廉，测试难度较低，测试准确率较高。
本申请实施例提供了一种芯片测试方法，应用于第一芯片，所述第一芯片至少包括标准视频接口DP信号接收端口，所述方法包括：
所述第一芯片利用所述DP信号接收端口接收第二芯片利用DP信号发送端口发送的测试数据，所述第二芯片至少包括标准视频接口DP信号发送端口；
所述第一芯片对所述测试数据进行误码统计，得到误码数量，所述误码数量反映所述第一芯片是否能够正常接收所述测试数据。
可选地，所述第一芯片包括误码统计模块，则所述第一芯片对所述DP信号进行误码统计，得到误码数量包括：
所述误码统计模块对所述测试数据进行误码统计，得到误码数量。
可选地，所述第二芯片包括DP信号发生器；
所述第一芯片利用所述DP信号接收端口接收第二芯片利用DP信号发送端口发送的测试数据包括：
所述第一芯片利用所述DP信号接收端口接收所述DP信号发生器产生的利用DP信号发送端口发送的测试数据。
可选地，所述第一芯片包括串并转换模块和解码器；所述第二芯片包括编码器和并串转换模块；
所述第一芯片利用所述DP信号接收端口接收所述DP信号发生器产生的利用DP信号发送端口发送的测试数据之前，所述方法还包括：
所述编码器接收所述DP信号发生器产生的初始测试数据，并根据DP协议对所述初始测试数据进行编码，得到并行的测试数据；
所述并串转换模块接收所述并行的测试数据，转换为串行的测试数据；
所述第一芯片对所述测试数据进行误码统计，得到误码数量之前，所述方法还包括：
所述第一芯片接收所述第二芯片发送的串行的测试数据，利用所述串并转换模块转换为并行的测试数据；
所述解码器接收所述并行的测试数据，并根据DP协议对所述并行的测试数据进行解码，得到所述初始测试数据。
可选地，所述第一芯片包括均衡器；所述第二芯片包括驱动器；
所述第一芯片利用所述DP信号接收端口接收第二芯片利用DP信号发送端口发送的测试数据之前，所述方法还包括：
所述驱动器对所述测试数据进行调整，以提高所述测试数据的信号质量；
所述第一芯片对所述测试数据进行误码统计，得到误码数量之前，所述方法还包括：
所述均衡器对接收的所述测试数据进行调整，以提高所述测试数据的信号质量。
可选地，所述第一芯片包括寄存器；
所述方法还包括：
所述误码数量存储在所述寄存器中；
控制器读取所述寄存器内存储的误码数量，得到所述第一芯片是否能够正常接收所述DP信号的结果。
本申请实施例提供了一种芯片测试***，所述***包括：至少包括标准视频接口DP信号接收端口的第一芯片、至少包括标准视频接口DP信号发送端口的第二芯片；
所述第二芯片，用于利用所述DP信号发送端口向所述第一芯片发送测试数据；
所述第一芯片，用于利用所述DP信号接收端口接收所述测试数据以及对所述测试数据进行误码统计，得到误码数量，所述误码数量反映所述第一芯片是否能够正常接收所述DP信号。
可选地，所述第一芯片包括误码统计模块，用于对所述测试数据进行误码统计，得到误码数量。
可选地，所述第二芯片包括DP信号发生器，用于产生所述测试数据。
可选地，所述***还包括：控制器，用于读取所述误码数量，得到所述第一芯片是否能够正常接收所述DP信号的结果。
本申请实施例提供的芯片测试方法，应用于第一芯片，第一芯片至少包括标准视频接口DP信号接收端口，第一芯片利用DP信号接收端口接收第二芯片利用DP信号发送端口发送的测试数据，其中，第二芯片至少包括标准视频接口DP信号发送端口，第一芯片对接收到的测试数据进行误码统计，得到误码数量，误码数量能够反映第一芯片是否能够正常接收DP信号，也就是说，采用能够发送高速测试数据的第二芯片对第一芯片接收高速DP信号的性能进行测试，利用第一芯片接收高速的DP信号的误码数量反映第一芯片是否能够正常接收DP信号，相较于利用昂贵并且数据发送速率较低的测试机对第一芯片进行测试，利用能够发送高速DP信号的第二芯片对第一芯片进行测试，能够满足DP协议芯片的高速测试需求，并且成本低廉，测试难度较低，测试准确率较高。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1示出了本申请实施例提供的一种芯片测试方法的流程图；
图2示出了本申请实施例提供的DP信号传输示意图；
图3示出了本申请实施例提供的一种芯片测试***的结构框图。
具体实施方式
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本申请，但是本申请还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似推广，因此本申请不受下面公开的具体实施例的限制。
其次，本申请结合示意图进行详细描述，在详述本申请实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本申请保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
当前在芯片出厂应用前，都会对芯片进行测试(Final Test，FT)，以降低向用户提供性能不佳的芯片的概率。基于标准视频接口(DisplayPort，DP)芯片在视频处理方面的优异性能，因此该类芯片的需求在日益增大。DP接口类芯片包括DP信号接收(RX)芯片和DP信号发送(TX)芯片，DPRX芯片用于接收和处理DP信号。在对DPRX芯片进行测试时，通常使用测试机来发送伪随机二进制序列(Pseudo-Random Binary Sequence，PRBS)传输至DPRX芯片，通过检测DPRX芯片接收端的误码率来判断芯片接收端是否符合要求。由于DP信号的数据传输速率很高，例如DP1.4版本，每条传输线lane支持的速率范围为1.62G～8.1G，但是当前常用的测试机的测试速率达不到8.1G，并且测试机的设备使用和程序的开发成本较高，测试难度较大。因此，目前常用的测试方法无法满足DP协议芯片的高速测试需求。
基于此，本申请实施例提供了一种芯片测试方法，应用于第一芯片，第一芯片至少包括标准视频接口DP信号接收端口，第一芯片利用DP信号接收端口接收第二芯片利用DP信号发送端口发送的测试数据，其中，第二芯片至少包括标准视频接口DP信号发送端口，第一芯片对接收到的测试数据进行误码统计，得到误码数量，误码数量能够反映第一芯片是否能够正常接收DP信号，也就是说，采用能够发送高速测试数据的第二芯片对第一芯片接收高速DP信号的性能进行测试，利用第一芯片接收高速的DP信号的误码数量反映第一芯片是否能够正常接收DP信号，相较于利用昂贵并且数据发送速率较低的测试机对第一芯片进行测试，利用能够发送高速DP信号的第二芯片对第一芯片进行测试，能够满足DP协议芯片的高速测试需求，并且成本低廉，测试难度较低，测试准确率较高。
为了更好地理解本申请的技术方案和技术效果，以下将结合附图对具体的实施例进行详细的描述。
参见图1，该图为本申请实施例提供的一种芯片测试方法的流程图。
本实施例提供的芯片测试方法可以应用于第一芯片，第一芯片至少包括标准视频接口DP信号接收端口，即第一芯片可以利用该DP信号接收端口接收DP信号，第一芯片为标准视频接口信号接收(DPRX)芯片。
本实施例提供的芯片测试方法包括如下步骤：
S101，第一芯片利用DP信号接收端口接收第二芯片利用DP信号发送端口发送的测试数据。
在本申请的实施例中，第二芯片至少包括标准视频接口DP信号发送端口，即第二芯片可以利用该DP信号发送端口发送DP信号，第二芯片为标准视频接口信号发送(DPTX)芯片。
作为一种示例，DPTX芯片的型号可以是LT6711GX。
在本申请的实施例中，第二芯片可以利用DP信号发送端口发送的测试数据，第一芯片可以利用DP信号接收端口接收第二芯片发送的测试数据。
参考图2所示，为本申请实施例提供的DP信号传输示意图。第二芯片100中可以包括DP信号发生器110、编码器120、并串转换模块130和驱动器Driver140。其中，第二芯片100可以接收控制器200发送的DP信号发送指令，在接收到DP信号发送指令之后，DP信号发生器110就可以根据测试需求产生测试需要的数据，例如产生初始测试数据。
具体的，控制器可以利用集成电路总线(Inter-Integrated Circuit，IIC)协议向第二芯片发送指令。
在DP信号发生器110产生初始测试数据之后，传输给编码器120，编码器120接收DP信号发生器110产生的初始测试数据，并根据DP协议对初始测试数据进行编码，得到并行的测试数据，而后并行的测试数据被传输至并串转换模块130，并串转换模块130接收并行的测试数据，将该并行的测试数据转换为串行的测试数据。并行的测试数据传输速率较低，串行的测试数据传输速率较高。
在实际应用中，串行的测试数据传输速率可以进行调整，具体根据实际测试需求进行调整。第二芯片具有4条传输线lane能够传输DP信号，每条lane进行测试数据的传输最高速率可以为12.5G。
在利用并串转换模块130将并行的测试数据转换为串行的测试数据之后，还可以利用驱动器Driver140对最终输出的DP信号的摆幅进行调整，可以提高测试数据的信号质量，以便发送较高信号质量的测试数据，能够保持DP信号在高速传输过程的中完整性，减少数据在传输过程中因衰减、干扰导致的错误。调整完毕测试数据之后，Driver140将测试数据按照DP协议里的规范发送给第一芯片300。
S102，第一芯片对测试数据进行误码统计，得到误码数量。
在本申请的实施例中，第一芯片在利用DP信号接收端口接收到测试数据之后，对该测试数据进行误码统计，得到误码数量，其中，误码数量能够反映第一芯片是否能够正常接收测试数据，也就是说，利用第一芯片接收高速的测试数据的误码数量反映第一芯片是否能够正常接收测试数据。
由此可见，采用能够发送高速测试数据的第二芯片对第一芯片接收高速测试数据的性能进行测试，相较于利用昂贵并且数据发送速率较低的测试机对第一芯片进行测试，能够满足DP协议芯片的高速测试需求，并且成本低廉，测试难度较低，测试准确率较高。
参考图2所示，第一芯片300中可以包括均衡器EQ310、串并转换模块320、解码器330、误码统计模块340和寄存器350。其中，第一芯片300也可以接收控制器200发送的DP信号接收指令和误码数据读取指令，在接收到DP信号接收指令之后，均衡器EQ310就可以接收高速传输的测试数据。
具体的，控制器可以利用集成电路总线(Inter-Integrated Circuit，IIC)协议向第一芯片发送指令。
均衡器EQ310接收高速传输的串行的测试数据之后，对接收的测试数据进行调整，以提高测试数据的信号质量，以便接收较高信号质量的测试数据，能够保持DP信号在高速传输过程的中完整性，减少数据在传输过程中因衰减、干扰导致的错误。
而后均衡器ED310将调整完毕后高速传输的串行的测试数据传输至串并转换模块320，串并转换模块320将串行的测试数据传输转换至并行的测试数据，而后将并行的测试数据传输至解码器330。
解码器330接收到并行的测试数据之后，根据DP协议对并行的测试数据进行解码，得到初始测试数据，将该初始测试数据传输至误码统计模块340。
误码统计模块340在接收到初始测试数据之后，可以对该初始测试数据进行分析，统计得到误码数量，将该误码数量存储在寄存器350中。
控制器200可以利用IIC协议向第一芯片300发送误码数据读取指令，读取寄存器350内存储的误码数量，根据误码数量得到第一芯片是否能够正常接收DP信号的结果。可以根据实际测试需求定义误码数量，以便得到第一芯片的测试结果。
作为一种示例，误码数量不超过2个，则认为第一芯片能够正常工作，能够正常接收DP信号。
由此可见，本申请实施例提供的芯片测试方法，应用于第一芯片，第一芯片至少包括标准视频接口DP信号接收端口，第一芯片利用DP信号接收端口接收第二芯片利用DP信号发送端口发送的测试数据，其中，第二芯片至少包括标准视频接口DP信号发送端口，第一芯片对接收到的测试数据进行误码统计，得到误码数量，误码数量能够反映第一芯片是否能够正常接收DP信号，也就是说，采用能够发送高速测试数据的第二芯片对第一芯片接收高速DP信号的性能进行测试，利用第一芯片接收高速的DP信号的误码数量反映第一芯片是否能够正常接收DP信号，相较于利用昂贵并且数据发送速率较低的测试机对第一芯片进行测试，利用能够发送高速DP信号的第二芯片对第一芯片进行测试，能够满足DP协议芯片的高速测试需求，并且成本低廉，测试难度较低，测试准确率较高。
基于以上实施例提供的一种芯片测试方法，本申请实施例还提供了一种芯片测试***，下面结合附图来详细说明其工作原理。
参见图3，该图为本申请实施例提供的一种芯片测试***的结构框图。
本实施例提供的芯片测试***3000包括：
至少包括标准视频接口DP信号接收端口的第一芯片3100、至少包括标准视频接口DP信号发送端口的第二芯片3200；
所述第二芯片3200，用于利用所述DP信号发送端口向所述第一芯片发送测试数据；
所述第一芯片3100，用于利用所述DP信号接收端口接收所述测试数据以及对所述测试数据进行误码统计，得到误码数量，所述误码数量反映所述第一芯片是否能够正常接收所述DP信号。
可选地，所述第一芯片包括误码统计模块，用于对所述测试数据进行误码统计，得到误码数量。
可选地，所述第二芯片包括DP信号发生器，用于产生所述测试数据。
可选地，所述***还包括：控制器，用于读取所述误码数量，得到所述第一芯片是否能够正常接收所述DP信号的结果。
可选地，所述第一芯片包括串并转换模块和解码器；所述第二芯片包括编码器和并串转换模块；
所述编码器，用于接收所述DP信号发生器产生的初始测试数据，并根据DP协议对所述初始测试数据进行编码，得到并行的测试数据；
所述并串转换模块，用于接收所述并行的测试数据，转换为串行的测试数据；
所述串并转换模块，用于将所述串行的测试数据转换为并行的测试数据；
所述解码器，用于接收所述并行的测试数据，并根据DP协议对所述并行的测试数据进行解码，得到所述初始测试数据。
可选地，所述第一芯片包括均衡器；所述第二芯片包括驱动器；
所述驱动器，用于对所述测试数据进行调整，以提高所述测试数据的信号质量；
所述均衡器，用于对接收的所述测试数据进行调整，以提高所述测试数据的信号质量。
可选地，所述第一芯片包括寄存器；所述寄存器，用于存储所述误码数量。
当介绍本申请的各种实施例的元件时，冠词“一”、“一个”、“这个”和“所述”都意图表示有一个或多个元件。词语“包括”、“包含”和“具有”都是包括性的并意味着除了列出的元件之外，还可以有其它元件。
需要说明的是，本领域普通技术人员可以理解实现上述方法实施例中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法实施例的流程。其中，所述存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory,ROM)或随机存储记忆体(RandomAccess Memory,RAM)等。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于***实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。以上所描述的***实施例仅仅是示意性的，其中所述作为分离部件说明的单元及模块可以是或者也可以不是物理上分开的。另外，还可以根据实际的需要选择其中的部分或者全部单元和模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。
以上所述仅是本申请的优选实施方式，虽然本申请已以较佳实施例披露如上，然而并非用以限定本申请。任何熟悉本领域的技术人员，在不脱离本申请技术方案范围情况下，都可利用上述揭示的方法和技术内容对本申请技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本申请技术方案的内容，依据本申请的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本申请技术方案保护的范围内。
Claims (9)
1.一种芯片测试方法，其特征在于，应用于第一芯片，所述第一芯片至少包括标准视频接口DP信号接收端口，所述方法包括：
所述第一芯片利用所述DP信号接收端口接收第二芯片利用DP信号发送端口发送的测试数据，所述第二芯片至少包括标准视频接口DP信号发送端口；
所述第一芯片对所述测试数据进行误码统计，得到误码数量，所述误码数量反映所述第一芯片是否能够正常接收所述DP信号；
所述第一芯片包括均衡器；所述第二芯片包括驱动器；
所述第一芯片利用所述DP信号接收端口接收第二芯片利用DP信号发送端口发送的测试数据之前，所述方法还包括：
所述驱动器对所述测试数据进行调整，以提高所述测试数据的信号质量；
所述第一芯片对所述测试数据进行误码统计，得到误码数量之前，所述方法还包括：
所述均衡器对接收的所述测试数据进行调整，以提高所述测试数据的信号质量。
2.根据权利要求1所述的方法，其特征在于，所述第一芯片包括误码统计模块，则所述第一芯片对所述测试数据进行误码统计，得到误码数量包括：
所述误码统计模块对所述测试数据进行误码统计，得到误码数量。
3.根据权利要求1所述的方法，其特征在于，所述第二芯片包括DP信号发生器；
所述第一芯片利用所述DP信号接收端口接收第二芯片利用DP信号发送端口发送的测试数据包括：
所述第一芯片利用所述DP信号接收端口接收所述DP信号发生器产生的利用DP信号发送端口发送的测试数据。
4.根据权利要求3所述的方法，其特征在于，所述第一芯片包括串并转换模块和解码器；所述第二芯片包括编码器和并串转换模块；
所述第一芯片利用所述DP信号接收端口接收所述DP信号发生器产生的利用DP信号发送端口发送的测试数据之前，所述方法还包括：
所述编码器接收所述DP信号发生器产生的初始测试数据，并根据DP协议对所述初始测试数据进行编码，得到并行的测试数据；
所述并串转换模块接收所述并行的测试数据，转换为串行的测试数据；
所述第一芯片对所述测试数据进行误码统计，得到误码数量之前，所述方法还包括：
所述第一芯片接收所述第二芯片发送的串行的测试数据，利用所述串并转换模块转换为并行的测试数据；
所述解码器接收所述并行的测试数据，并根据DP协议对所述并行的测试数据进行解码，得到所述初始测试数据。
5.根据权利要求1-4任意一项所述的方法，其特征在于，所述第一芯片包括寄存器；
所述方法还包括：
所述误码数量存储在所述寄存器中；
控制器读取所述寄存器内存储的误码数量，得到所述第一芯片是否能够正常接收所述DP信号的结果。
6.一种芯片测试***，其特征在于，所述***包括：至少包括标准视频接口DP信号接收端口的第一芯片、至少包括标准视频接口DP信号发送端口的第二芯片；
所述第二芯片，用于利用所述DP信号发送端口向所述第一芯片发送测试数据；
所述第一芯片，用于利用所述DP信号接收端口接收所述测试数据以及对所述测试数据进行误码统计，得到误码数量，所述误码数量反映所述第一芯片是否能够正常接收所述DP信号；
所述第一芯片包括均衡器；所述第二芯片包括驱动器；
所述驱动器，用于对所述测试数据进行调整，以提高所述测试数据的信号质量；
所述均衡器，用于对接收的所述测试数据进行调整，以提高所述测试数据的信号质量。
7.根据权利要求6所述的***，其特征在于，所述第一芯片包括误码统计模块，用于对所述测试数据进行误码统计，得到误码数量。
8.根据权利要求6所述的***，其特征在于，所述第二芯片包括DP信号发生器，用于产生所述测试数据。
9.根据权利要求6-8任意一项所述的***，其特征在于，所述***还包括：控制器，用于读取所述误码数量，得到所述第一芯片是否能够正常接收所述DP信号的结果。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111675911.0A CN114295963B (zh) | 2021-12-31 | 2021-12-31 | 一种芯片测试方法及*** |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111675911.0A CN114295963B (zh) | 2021-12-31 | 2021-12-31 | 一种芯片测试方法及*** |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114295963A CN114295963A (zh) | 2022-04-08 |
| CN114295963B true CN114295963B (zh) | 2024-05-14 |
Family
ID=80974770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111675911.0A Active CN114295963B (zh) | 2021-12-31 | 2021-12-31 | 一种芯片测试方法及*** |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114295963B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN203014839U (zh) * | 2012-12-03 | 2013-06-19 | 深圳市国扬通信股份有限公司 | 基于高速收发芯片的10g误码测试仪 |
| CN104849652A (zh) * | 2015-04-22 | 2015-08-19 | 威盛电子股份有限公司 | 传输接口芯片以及内建式传输接口芯片测试方法 |
| CN205092934U (zh) * | 2015-09-25 | 2016-03-16 | 东莞理工学院 | 一种dp数据线性能测试仪 |
| CN105897350A (zh) * | 2016-04-22 | 2016-08-24 | 北京联盛德微电子有限责任公司 | 一种发射机芯片的测试方法和装置 |
| CN106027172A (zh) * | 2016-04-22 | 2016-10-12 | 北京联盛德微电子有限责任公司 | 一种接收机芯片的测试方法和装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI633777B (zh) * | 2016-12-13 | 2018-08-21 | 威盛電子股份有限公司 | 傳輸介面晶片以及其測試方法 |
-
2021
- 2021-12-31 CN CN202111675911.0A patent/CN114295963B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN203014839U (zh) * | 2012-12-03 | 2013-06-19 | 深圳市国扬通信股份有限公司 | 基于高速收发芯片的10g误码测试仪 |
| CN104849652A (zh) * | 2015-04-22 | 2015-08-19 | 威盛电子股份有限公司 | 传输接口芯片以及内建式传输接口芯片测试方法 |
| CN205092934U (zh) * | 2015-09-25 | 2016-03-16 | 东莞理工学院 | 一种dp数据线性能测试仪 |
| CN105897350A (zh) * | 2016-04-22 | 2016-08-24 | 北京联盛德微电子有限责任公司 | 一种发射机芯片的测试方法和装置 |
| CN106027172A (zh) * | 2016-04-22 | 2016-10-12 | 北京联盛德微电子有限责任公司 | 一种接收机芯片的测试方法和装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114295963A (zh) | 2022-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9607673B1 (en) | Methods and systems for pin-efficient memory controller interface using vector signaling codes for chip-to-chip communication | |
| CN106576087B (zh) | 带内嵌时钟的正交差分向量信令码 | |
| US7810013B2 (en) | Memory device that reflects back error detection signals | |
| US20140035765A1 (en) | Method and apparatus for parallel data interfacing using combined coding and recording medium therefor | |
| CN109426636B (zh) | 一种fpga片间高位宽数据传输的方法及装置 | |
| CN106598889A (zh) | 一种基于fpga夹层板的sata主控器 | |
| US7627793B2 (en) | Method and apparatus for generating and detecting initialization patterns for high speed DRAM systems | |
| CN112769457A (zh) | 线缆测试设备及线缆测试方法 | |
| CN107436851B (zh) | 串行外设接口四线隔离***及其控制方法 | |
| US20140161442A1 (en) | Data sending or receiving method, device, and apparatus used in optical fiber transmission | |
| CN114295963B (zh) | 一种芯片测试方法及*** | |
| US20080307283A1 (en) | Complex Pattern Generator for Analysis of High Speed Serial Streams | |
| KR102535563B1 (ko) | Can 버스를 이용한 다중 uart 통신 방법, 이를 수행하기 위한 기록 매체 및 장치 | |
| KR20100024255A (ko) | 입출력 인터페이스 및 입출력 데이터 전송 방법 | |
| CN214101377U (zh) | 线缆测试设备 | |
| CN104380273A (zh) | 基于环形缓冲器的数据的自适应偏移同步 | |
| CN113176966A (zh) | 一种检查spi接收数据有效性的***及方法 | |
| CN114325354A (zh) | 一种芯片测试方法及*** | |
| JP2003204369A (ja) | 信号送受信装置、回路、およびループバックテスト方法 | |
| CN104849652A (zh) | 传输接口芯片以及内建式传输接口芯片测试方法 | |
| CN103176119A (zh) | Usb芯片硅片级自动测试仪及测试方法 | |
| CN109995442B (zh) | 机车网络通信***突发误码测试方法及误码仪 | |
| CN116996590B (zh) | Fpga原型验证平台的以太网降速器及数据传输方法 | |
| CN115061968B (zh) | 一种接口处理器及接口处理*** | |
| CN101835186A (zh) | 鸳鸯线错接检测方法、装置及基站子*** |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |