CN114284298A - 显示面板及显示装置 - Google Patents
显示面板及显示装置 Download PDFInfo
- Publication number
- CN114284298A CN114284298A CN202111530542.6A CN202111530542A CN114284298A CN 114284298 A CN114284298 A CN 114284298A CN 202111530542 A CN202111530542 A CN 202111530542A CN 114284298 A CN114284298 A CN 114284298A
- Authority
- CN
- China
- Prior art keywords
- drain
- source
- transistor
- compensation transistor
- display panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本申请公开了一种显示面板及显示装置,该显示面板包括第一有源层、栅极层、第二有源层以及源漏极层,通过在第一有源层、第二有源层、栅极层、源漏极层中依次构造补偿晶体管的第一沟道、第二沟道、栅极、源极、漏极,且构造第一沟道为N型沟道或者P型沟道中的一种,第二沟道为N型沟道或者P型沟道中的另一种,该补偿晶体管的栅极在方波信号的上升沿和/或下降沿的控制下,补偿晶体管可以脉冲化接入的直流信号;同时,该补偿晶体管以较少的膜层构成了栅极、源极、漏极,简化了补偿晶体管的结构和制作工艺。
Description
技术领域
本申请涉及显示技术领域,具体涉及一种显示面板及显示装置。
背景技术
显示技术需要采用大量的薄膜晶体管,例如,像素电路或者栅极驱动电路等等,但是,已有的单个薄膜晶体管均为响应于高电位或者低电位中的一种状态而打开,且响应于高电位或者低电位中的另一种状态而关闭,无法对输入的直流信号进行脉冲化处理,进而无法满足显示技术的多样化需求。
因此,有必要提出一种可以对直流信号进行脉冲化处理的薄膜晶体管,以满足显示技术的不断更新发展。
需要注意的是,上述关于背景技术的介绍仅仅是为了便于清楚、完整地理解本申请的技术方案。因此,不能仅仅由于其出现在本申请的背景技术中,而认为上述所涉及到的技术方案为本领域所属技术人员所公知。
发明内容
本申请提供一种显示面板及显示装置,以解决传统技术方案中缺乏具有脉冲化处理能力的薄膜晶体管的技术问题。
第一方面,本申请提供一种显示面板,其包括第一有源层、栅极层、第二有源层以及源漏极层,第一有源层包括补偿晶体管的第一源极区、第一沟道区及第一漏极区;栅极层包括补偿晶体管的栅极,补偿晶体管的栅极在第一有源层上的投影与第一沟道区至少部分重叠;第二有源层包括补偿晶体管的第二源极区、第二沟道区及第二漏极区,第二沟道区在栅极层上的投影与补偿晶体管的栅极至少部分重叠;源漏极层包括补偿晶体管的源极和补偿晶体管的漏极,补偿晶体管的源极与第一源极区、第二源极区电性连接,补偿晶体管的漏极与第一漏极区、第二漏极区电性连接;其中,第一沟道区为N型沟道区或者P型沟道区中的一种,第二沟道区为N型沟道区或者P型沟道区中的另一种。
在其中一些实施方式中,N型沟道区的构成材料包括氧化物,P型沟道区的构成材料包括低温多晶硅。
在其中一些实施方式中,显示面板还包括电源正信号线、驱动信号线以及像素电路,电源正信号线与补偿晶体管的源极/漏极中的一个电性连接;驱动信号线与补偿晶体管的栅极电性连接,驱动信号线用于传输方波信号;像素电路与补偿晶体管的源极/漏极中的另一个电性连接。
在其中一些实施方式中,电源正信号线用于传输正电源信号,正电源信号具有第一高电位和/或第二高电位;方波信号的高电位用于打开N沟道型晶体管,方波信号的低电位用于打开P沟道型晶体管。
在其中一些实施方式中,第二高电位大于第一高电位;方波信号为低电位时,正电源信号为第一高电位或者第二高电位中的一种;方波信号为高电位时,正电源信号为第一高电位或者第二高电位中的另一种。
在其中一些实施方式中,像素电路的工作阶段包括发光阶段,在发光阶段中,方波信号在低电位与高电位之间至少切换一次。
在其中一些实施方式中,像素电路包括驱动晶体管,驱动晶体管的源极/漏极中的一个与补偿晶体管的源极/漏极中的另一个电性连接。
在其中一些实施方式中,像素电路还包括第一发光控制晶体管,第一发光控制晶体管的源极/漏极中的一个与补偿晶体管的源极/漏极中的另一个电性连接,第一发光控制晶体管的源极/漏极中的另一个与补偿晶体管的源极/漏极中的另一个电性连接。
在其中一些实施方式中,一电源正信号线与至少二个补偿晶体管电性连接。
第二方面,本申请提供一种显示装置,其包括上述至少一实施方式中的显示面板,显示面板包括显示区和与显示区邻接的扇出区,补偿晶体管位于显示区和/或扇出区。
本申请提供的显示面板及显示装置,通过在第一有源层、第二有源层、栅极层、源漏极层中依次构造补偿晶体管的第一沟道、第二沟道、栅极、源极、漏极,且构造第一沟道为N型沟道或者P型沟道中的一种,第二沟道为N型沟道或者P型沟道中的另一种,该补偿晶体管的栅极在方波信号的上升沿和/或下降沿的控制下,补偿晶体管可以脉冲化接入的直流信号;同时,该补偿晶体管以较少的膜层构成了栅极、源极、漏极,简化了补偿晶体管的结构和制作工艺。
附图说明
下面结合附图,通过对本申请的具体实施方式详细描述,将使本申请的技术方案及其它有益效果显而易见。
图1为传统技术方案中显示面板的结构示意图。
图2为本申请实施例提供的显示面板的一种结构示意图。
图3为图2中补偿晶体管的第一沟道区、栅极及第二沟道区的空间关系示意图。
图4为本申请实施例提供的像素电路的一种电路原理图。
图5为本申请实施例提供的像素电路的另一种电路原理图。
图6为图4或者图5中所示像素电路的时序示意图。
图7为本申请实施例提供的多个补偿晶体管连接的电路原理图。
图8为本申请实施例提供的显示面板的另一种结构示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
如图1所示的显示面板包括柔性基板PI、缓冲层BF1、复合膜层LY3、有源层PY1、栅极绝缘层GI1、第一栅极层、栅极绝缘层GI2、第二栅极层、层间绝缘层ILD1、有源层IG1、栅极绝缘层GI3、第三栅极层、层间绝缘层ILD2、第一金属层、绝缘层PV1、平坦层PLN1、第二金属层SD2、平坦层PLN2、阳极层AND、像素定义层PDL、有机发光层OL1以及立柱PS。
其中,阳极层AND包括一个或者多个阳极AND1。第二金属层SD2包括一个或者多个金属块SD21。金属块SD21与阳极AND1、漏极SD12电性连接。
有源层PY1的材料为低温多晶硅。第一栅极层包括栅极GE11。第二栅极层包括栅极GE21。有源层PY1、栅极GE11以及栅极GE21在显示面板的厚度方向上至少部分重叠,第一金属层包括源极SD11和漏极SD12,以此可以构成低温多晶硅薄膜晶体管。
第二栅极层还包括栅极GE22。有源层IG1的材料为铟镓锌氧化物。第三栅极层包括栅极GE31。栅极GE22、有源层IG1以及栅极GE31在显示面板的厚度方向上至少部分重叠,第一金属层还包括源极SD13和漏极SD14,以此可以构成金属氧化物薄膜晶体管。
低温多晶硅薄膜晶体管的漏极连接区与金属氧化物薄膜晶体管的源极电性连接,如此该低温多晶硅薄膜晶体管、该金属氧化物薄膜晶体管可以结合构成氧化物薄膜晶体管。
由此可以看出传统技术中构造一个氧化物薄膜晶体管需要的构图工艺次数较多或者膜层结构过于复杂,有鉴于此,有必要提出一种构图工艺次数较少或者膜层结构简单的多晶氧化物薄膜晶体管或者低温多晶氧化物薄膜晶体管,以脉冲化处理直流信号,满足显示技术的发展需要。
具体地,请参阅图2至图8,如图2所示,本实施例提供了一种显示面板,其包括基板100、复合膜层200、第一有源层210、复合栅极绝缘层300、栅极层310、第二有源层320、源漏极层330、平坦层400、像素定义层500、阳极层700以及立柱600。其中,阳极层700包括一个或者多个阳极710,阳极710可以与补偿晶体管T1的漏极331电性连接。复合膜层200可以包括至少一个缓冲层。复合栅极绝缘层300可以包括两个栅绝缘层,栅极层310位于该连个栅绝缘层之间。
第一有源层210包括补偿晶体管T1的第一源极区、第一沟道区211及第一漏极区;栅极层310包括补偿晶体管T1的栅极311,补偿晶体管T1的栅极311在第一有源层210上的投影与第一沟道区211至少部分重叠;第二有源层320包括补偿晶体管T1的第二源极区、第二沟道区321及第二漏极区,第二沟道区321在栅极层310上的投影与补偿晶体管T1的栅极311至少部分重叠;源漏极层330包括补偿晶体管T1的源极332和补偿晶体管T1的漏极331,补偿晶体管T1的源极332与第一源极区、第二源极区电性连接,补偿晶体管T1的漏极331与第一漏极区、第二漏极区电性连接;其中,第一沟道区211为N型沟道区或者P型沟道区中的一种,第二沟道区321为N型沟道区或者P型沟道区中的另一种。
可以理解的是,本实施例提供的显示面板,通过在第一有源层210、第二有源层320、栅极层310、源漏极层330中依次构造补偿晶体管T1的第一沟道、第二沟道、栅极、源极、漏极,且构造第一沟道为N型沟道或者P型沟道中的一种,第二沟道为N型沟道或者P型沟道中的另一种,该补偿晶体管T1的栅极311在方波信号XCK的上升沿和/或下降沿的控制下,补偿晶体管T1可以脉冲化接入的直流信号;同时,该补偿晶体管T1以较少的膜层构成了栅极、源极、漏极,简化了补偿晶体管T1的结构和制作工艺。
在其中一个实施例中,N型沟道区的构成材料包括氧化物,具体地,该氧化物可以为金属氧化物,优选地,还可以为铟镓锌氧化物。P型沟道区的构成材料包括低温多晶硅。
如图3所示,第一沟道区211位于X轴与Y轴构成的第一平面中,补偿晶体管T1的栅极311所在的第二平面与第一平面相互平行,第二沟道区321所在的第三平面与第一平面或者第二平面相互平行。沿Z轴方向,第一沟道区211、补偿晶体管T1的栅极311、第二沟道区321可以依次排列;或者,第一沟道区211与第二沟道区321可以互换位置。
如图4或者图5所示,在其中一个实施例中,显示面板还包括电源正信号线VDDL、驱动信号线XCKL以及像素电路90,电源正信号线VDDL与补偿晶体管T1的源极332/漏极中的一个电性连接;驱动信号线XCKL与补偿晶体管T1的栅极311电性连接,驱动信号线XCKL用于传输方波信号XCK;像素电路90与补偿晶体管T1的源极332/漏极中的另一个电性连接。
可以理解的是,补偿晶体管T1可以相当于一个N沟道型晶体管T11与P沟道型晶体管T12的并联,即晶体管T11的源极/漏极中的一个与晶体管T12的源极/漏极中的一个连接,晶体管T11的源极/漏极中的另一个与晶体管T12的源极/漏极中的另一个连接,晶体管T11的栅极与晶体管T12的栅极连接。上述方波信号XCK的高电位可以打开晶体管T11,上述方波信号XCK的高电位可以打开晶体管T12,因此,当方波信号XCK在高电位与低电位之间进行切换时,对于流经补偿晶体管T1的正电源信号VDD会形成闪断现象即极小宽度的脉冲,也就是说,可以脉冲化处理直流信号。
该正电源信号VDD由于负载(Loading)压降以及薄膜晶体管漏电等原因,正电源信号VDD从输出开始即呈现衰减趋势,导致面板上下部分之间关于正电源信号VDD的压差较大,具体表现在显示面板的上下部分亮度的差异较大。
因此,将正电源信号VDD经过补偿晶体管T1进行脉冲化处理后,每经过一次脉冲后,可以恢复正电源信号VDD的电位至未经过损耗的初始电位,然后再提供给对应的像素电路90,如此可以缩小供电至不同像素电路90的正电源信号VDD的电压,减小显示面板的亮度差异。
如图4所示,在其中一个实施例中,像素电路90包括驱动晶体管T2,驱动晶体管T2的源极/漏极中的一个与补偿晶体管T1的源极332/漏极中的另一个电性连接。
像素电路90还可以包括发光器件LED,发光器件LED的阳极与补偿晶体管T1的源极332/漏极中的另一个电性连接,发光器件LED的阴极与驱动晶体管T2的源极/漏极中的一个电性连接。或者,如图5所示,发光器件LED的阳极与驱动晶体管T2的源极/漏极中的另一个电性连接,发光器件LED的阴极接地。
如图5所示,在其中一个实施例中,像素电路90还包括第一发光控制晶体管T3,第一发光控制晶体管T3的源极/漏极中的一个与补偿晶体管T1的源极332/漏极中的另一个电性连接,第一发光控制晶体管T3的源极/漏极中的另一个与补偿晶体管T1的源极332/漏极中的另一个电性连接。
如图4所示,在其中一个实施例中,发光器件LED的阳极也可以与补偿晶体管T1的源极332/漏极中的另一个电性连接,发光器件LED的阴极与第一发光控制晶体管T3的源极/漏极中的一个电性连接。
如图5所示,在其中一个实施例中,像素电路90还包括第二发光控制晶体管T4,第二发光控制晶体管T4的源极/漏极中的一个与驱动晶体管T2的源极/漏极中的另一个电性连接,第二发光控制晶体管T4的源极/漏极中的另一个与发光器件LED的阳极电性连接,发光器件LED的阴极接地。
其中,第一发光控制晶体管T3的栅极或者第二发光控制晶体管T4的栅极中的至少一个可以接入发光控制信号EM。
在其中一个实施例中,电源正信号线VDDL用于传输正电源信号VDD,正电源信号VDD具有第一高电位和/或第二高电位;方波信号XCK的高电位用于打开N沟道型晶体管,方波信号XCK的低电位用于打开P沟道型晶体管。
可以理解的是,第一高电位、第二高电位均可以驱动发光器件LED进行发光。
在其中一个实施例中,第二高电位大于第一高电位;方波信号XCK为低电位时,正电源信号VDD为第一高电位或者第二高电位中的一种;方波信号XCK为高电位时,正电源信号VDD为第一高电位或者第二高电位中的另一种。
可以理解的是,配置正电源信号VDD具有两个不同的高电位,当切换至较高电位的第二高电位时,能够进一步提高发光器件LED的发光亮度。
在其中一个实施例中,像素电路90的工作阶段包括发光阶段,在发光阶段中,方波信号XCK在低电位与高电位之间至少切换一次。
上述像素电路90的工作时序如图6所示,当发光控制信号EM为低电位时,第一发光控制晶体管T3和/或第二发光控制晶体管T4打开,此时,像素电路90工作于一帧时间t1中的发光阶段,即发光器件LED处于发光状态;方波信号XCK在该发光阶段中至少具有一个上升沿或者下降沿,结合图4或者图5中像素电路90的A点电位VDDA的波形可以看出,方波信号XCK的每个上升沿或者下降沿均可以拉高或者恢复A点电位,由此可以看出,随着发光阶段中方波信号XCK的上升沿和/或下降沿的数量增多,则整个显示面板的发光亮度将更加均一,也就是说,供电至各像素电路90的正电源信号VDD在一帧中的平均电压更接近于相等或者相等。
如图7所示,在其中一个实施例中,一电源正信号线VDDL与至少二个补偿晶体管T1的源极332/漏极中的一个电性连接,每个补偿晶体管T1的源极332/漏极中的另一个分别连接至对应的像素电路90,例如,从左至右的第一个补偿晶体管T1的源极332/漏极中的另一个可以连接至第一个像素电路90,第二个补偿晶体管T1的源极332/漏极中的另一个可以连接至第二个像素电路90,第三个补偿晶体管T1的源极332/漏极中的另一个可以连接至第三个像素电路90,第四个补偿晶体管T1的源极332/漏极中的另一个可以连接至第四个像素电路90。可以理解的是,如此可以多个补偿晶体管T1共用同一电源正信号线VDDL,能够节省电源正信号线VDDL的使用数量。
其中,电源正信号线VDDL中正电源信号VDD输入至至少二个补偿晶体管T1的源极332/漏极中的一个。
如图8所示,在其中一个实施例中,本实施例提供一种显示装置,其包括上述至少一实施例中的显示面板,显示面板包括显示区AA和与显示区AA邻接的扇出区FA,补偿晶体管T1的构造区域TA可以包括显示区和/或扇出区。
可以理解的是,本实施例提供的显示装置,通过在第一有源层210、第二有源层320、栅极层310、源漏极层330中依次构造补偿晶体管T1的第一沟道、第二沟道、栅极、源极、漏极,且构造第一沟道为N型沟道或者P型沟道中的一种,第二沟道为N型沟道或者P型沟道中的另一种,该补偿晶体管T1的栅极311在方波信号XCK的上升沿和/或下降沿的控制下,补偿晶体管T1可以脉冲化接入的直流信号;同时,该补偿晶体管T1以较少的膜层构成了栅极、源极、漏极,简化了补偿晶体管T1的结构和制作工艺。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见其他实施例的相关描述。
以上对本申请实施例所提供的显示面板及显示装置进行了详细介绍,本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想;本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。
Claims (10)
1.一种显示面板,其特征在于,包括:
第一有源层,所述第一有源层包括补偿晶体管的第一源极区、第一沟道区及第一漏极区;
栅极层,所述栅极层包括所述补偿晶体管的栅极,所述补偿晶体管的栅极在所述第一有源层上的投影与所述第一沟道区至少部分重叠;
第二有源层,所述第二有源层包括所述补偿晶体管的第二源极区、第二沟道区及第二漏极区,所述第二沟道区在所述栅极层上的投影与所述补偿晶体管的栅极至少部分重叠;以及
源漏极层,所述源漏极层包括所述补偿晶体管的源极和所述补偿晶体管的漏极,所述补偿晶体管的源极与所述第一源极区、所述第二源极区电性连接,所述补偿晶体管的漏极与所述第一漏极区、所述第二漏极区电性连接;
其中,所述第一沟道区为N型沟道区或者P型沟道区中的一种,所述第二沟道区为N型沟道区或者P型沟道区中的另一种。
2.根据权利要求1所述的显示面板,其特征在于,所述N型沟道区的构成材料包括氧化物,所述P型沟道区的构成材料包括低温多晶硅。
3.根据权利要求2所述的显示面板,其特征在于,所述显示面板还包括:
电源正信号线,所述电源正信号线与所述补偿晶体管的源极/漏极中的一个电性连接;
驱动信号线,所述驱动信号线与所述补偿晶体管的栅极电性连接,所述驱动信号线用于传输方波信号;以及
像素电路,所述像素电路与所述补偿晶体管的源极/漏极中的另一个电性连接。
4.根据权利要求3所述的显示面板,其特征在于,所述电源正信号线用于传输正电源信号,所述正电源信号具有第一高电位和/或第二高电位;所述方波信号的高电位用于打开N沟道型晶体管,所述方波信号的低电位用于打开P沟道型晶体管。
5.根据权利要求4所述的显示面板,其特征在于,所述第二高电位大于所述第一高电位;所述方波信号为低电位时,所述正电源信号为第一高电位或者第二高电位中的一种;所述方波信号为高电位时,所述正电源信号为第一高电位或者第二高电位中的另一种。
6.根据权利要求3所述的显示面板,其特征在于,所述像素电路的工作阶段包括发光阶段,在所述发光阶段中,所述方波信号在低电位与高电位之间至少切换一次。
7.根据权利要求6所述的显示面板,其特征在于,所述像素电路包括驱动晶体管,所述驱动晶体管的源极/漏极中的一个与所述补偿晶体管的源极/漏极中的另一个电性连接。
8.根据权利要求7所述的显示面板,其特征在于,所述像素电路还包括第一发光控制晶体管,所述第一发光控制晶体管的源极/漏极中的一个与所述补偿晶体管的源极/漏极中的另一个电性连接,所述第一发光控制晶体管的源极/漏极中的另一个与所述补偿晶体管的源极/漏极中的另一个电性连接。
9.根据权利要求3所述的显示面板,其特征在于,一所述电源正信号线与至少二个所述补偿晶体管电性连接。
10.一种显示装置,其特征在于,包括如权利要求1至9任一项所述的显示面板,所述显示面板包括显示区和与所述显示区邻接的扇出区,所述补偿晶体管位于所述显示区和/或所述扇出区。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111530542.6A CN114284298A (zh) | 2021-12-14 | 2021-12-14 | 显示面板及显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111530542.6A CN114284298A (zh) | 2021-12-14 | 2021-12-14 | 显示面板及显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114284298A true CN114284298A (zh) | 2022-04-05 |
Family
ID=80872177
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111530542.6A Pending CN114284298A (zh) | 2021-12-14 | 2021-12-14 | 显示面板及显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114284298A (zh) |
-
2021
- 2021-12-14 CN CN202111530542.6A patent/CN114284298A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US12033571B2 (en) | Array substrate, display panel, spliced display panel and display driving method | |
US11436978B2 (en) | Pixel circuit and display device | |
US10366657B2 (en) | Display device that switches light emission states multiple times during one field period | |
WO2022011825A1 (zh) | 像素电路及其驱动方法、显示装置 | |
CN109742131B (zh) | 显示面板及显示装置 | |
US10332448B2 (en) | Pixel circuit, pixel driving method and display device | |
JP2012113812A (ja) | シフト・レジスタユニット、ゲート駆動回路及び表示装置 | |
US20180047344A1 (en) | Signal Generating Unit, Shift Register, Display Device And Signal Generating Method | |
CN114495825B (zh) | 一种像素驱动电路、驱动方法及显示面板、显示装置 | |
CN109637426B (zh) | 显示面板和显示装置 | |
CN102820005A (zh) | 显示装置、像素电路、电子设备和显示装置的驱动方法 | |
WO2022213579A1 (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置 | |
US10984692B2 (en) | Test display panel, driving method thereof and forming method thereof | |
JP2020516940A (ja) | 有機発光表示パネル補修方法及び有機発光表示パネル | |
CN103106869A (zh) | 电平移位电路、扫描电路、显示装置和电子设备 | |
JPH10111674A (ja) | タイミング信号発生回路およびこれを含む表示装置 | |
CN104464589B (zh) | 一种可改变初始化电位的像素架构及其实现方法 | |
CN112735350A (zh) | 一种gip电路及其驱动方法 | |
CN114284298A (zh) | 显示面板及显示装置 | |
US20230117698A1 (en) | Oled display panel and oled display device | |
CN112863448A (zh) | 显示面板和显示装置 | |
CN108172163B (zh) | 移位寄存器单元、移位寄存器电路及其显示面板 | |
KR20050001741A (ko) | 저소비 전력 유기 전계 발광 디바이스 디스플레이 구동 장치 | |
CN111785739B (zh) | 互补薄膜晶体管及其制作方法、显示面板 | |
CN214226479U (zh) | 一种优化显示效果的gip电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |