CN114283718A - 显示面板的Mura检测方法、装置及可读存储介质 - Google Patents
显示面板的Mura检测方法、装置及可读存储介质 Download PDFInfo
- Publication number
- CN114283718A CN114283718A CN202111590367.XA CN202111590367A CN114283718A CN 114283718 A CN114283718 A CN 114283718A CN 202111590367 A CN202111590367 A CN 202111590367A CN 114283718 A CN114283718 A CN 114283718A
- Authority
- CN
- China
- Prior art keywords
- pixel circuit
- electrically connected
- module
- display panel
- signal terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 97
- 238000000034 method Methods 0.000 claims abstract description 39
- 239000003990 capacitor Substances 0.000 claims description 31
- 230000004044 response Effects 0.000 claims description 28
- 239000011159 matrix material Substances 0.000 claims description 23
- 238000012360 testing method Methods 0.000 claims description 12
- 238000004590 computer program Methods 0.000 claims description 10
- 230000015654 memory Effects 0.000 description 20
- 238000010586 diagram Methods 0.000 description 19
- ORQBXQOJMQIAOY-UHFFFAOYSA-N nobelium Chemical compound [No] ORQBXQOJMQIAOY-UHFFFAOYSA-N 0.000 description 15
- 230000008569 process Effects 0.000 description 10
- 230000002159 abnormal effect Effects 0.000 description 8
- 238000004891 communication Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 238000007599 discharging Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012549 training Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本申请实施例提供了显示面板的Mura检测方法、装置及可读存储介质,显示面板中的像素电路包括:数据写入模块,其控制端与第一扫描信号端连接,其第一端与数据电压信号端连接;第一发光控制模块,其控制端与发光控制信号端连接,其第一端与数据写入模块的第二端连接;负电压输入模块,其控制端与第二扫描信号端连接,其第一端与负电压信号端连接,其第二端与第一发光控制模块的第二端连接;方法包括:对于任意第i个像素电路,控制数据写入模块、第一发光控制模块和负电压输入模块导通,获取第i个像素电路的电流参数;根据显示面板的多个像素电路的电流参数,确定显示面板的Mura检测结果。本申请实施例能够提高Mura现象检测的准确率。
Description
技术领域
本申请属于显示技术领域,尤其涉及一种显示面板的Mura检测方法、装置及可读存储介质。
背景技术
随着显示技术的发展,显示面板的应用越来越广泛,对显示面板的显示效果的要求也越来越高。在显示面板生产过程中,由于生产工艺等原因,显示面板会产生Mura现象。Mura现象是指显示面板显示的亮度不均匀,造成各种痕迹的现象。Mura现象会降低显示面板的显示效果。
经本申请的发明人发现,相关技术中对显示面板中的Mura现象的检测准确率较低,难以准确地检测出显示面板的Mura现象。
发明内容
本申请实施例提供一种显示面板的Mura检测方法、装置及可读存储介质,能够提高Mura现象检测的准确率。
第一方面,本申请实施例提供了一种显示面板的Mura检测方法,显示面板包括多个像素电路,像素电路包括:数据写入模块,数据写入模块的控制端与第一扫描信号端电连接,数据写入模块的第一端与数据电压信号端电连接;第一发光控制模块,第一发光控制模块的控制端与发光控制信号端电连接,第一发光控制模块的第一端与数据写入模块的第二端电连接;负电压输入模块,负电压输入模块的控制端与第二扫描信号端电连接,负电压输入模块的第一端与负电压信号端电连接,负电压输入模块的第二端与第一发光控制模块的第二端电连接;方法可以包括:对于多个像素电路中的任意第i个像素电路,向第一扫描信号端、发光控制信号端和第二扫描信号端提供导通电平,使数据写入模块、第一发光控制模块和负电压输入模块导通,并获取第i个像素电路的电流参数,i为正整数;根据显示面板的多个像素电路的电流参数,确定显示面板的Mura检测结果。
根据本申请第一方面的实施方式,像素电路还可以包括:驱动模块,驱动模块的控制端与第一节点电连接,驱动模块的第一端与数据写入模块的第二端电连接,驱动模块的第二端与第一发光控制模块的第一端电连接;在获取第i个像素电路的电流参数之前,方法还可以包括:向第i个像素电路的第一节点提供导通电平,使第i个像素电路的驱动模块导通。
根据本申请第一方面前述任一实施方式,像素电路还可以包括:存储电容,存储电容的第一极板与第一电源信号端电连接,存储电容的第二极板与第一节点电连接,用于维持第一节点的电位;第一复位模块,第一复位模块的控制端与第三扫描信号端电连接,第一复位模块的第一端与参考信号端电连接,第一复位模块的第二端与第一节点及存储电容的第二极板电连接;在向第一扫描信号端、发光控制信号端和第二扫描信号端提供导通电平之前,方法还可以包括:向第三扫描信号端和参考信号端提供导通电平,第一复位模块响应于第三扫描信号端的导通电平而导通,参考信号端的导通电平通过第一复位模块传输至第一节点并为存储电容充电;向第i个像素电路的第一节点提供导通电平,具体可以包括:通过第i个像素电路的存储电容的放电向第i个像素电路的第一节点提供导通电平。
根据本申请第一方面前述任一实施方式,负电压信号端可以与参考信号端复用。
根据本申请第一方面前述任一实施方式,第一扫描信号端可以与第二扫描信号端复用。
根据本申请第一方面前述任一实施方式,像素电路还可以包括:第二发光控制模块,第二发光控制模块的控制端与发光控制信号端电连接,第二发光控制模块的第一端与第一电源信号端电连接,第二发光控制模块的第二端与数据写入模块的第二端电连接;获取第i个像素电路的电流参数,具体可以包括:向第i个像素电路的数据电压信号端提供第一电压值的数据电压信号,向第i个像素电路的第一电源信号端提供第二电压值的第一电源信号,并获取第i个像素电路的电流参数;其中,第一电压值大于第二电压值,且第一电压值与第二电压值之间的差值小于或等于预设第一阈值。
根据本申请第一方面前述任一实施方式,预设第一阈值可以小于0.6V。
根据本申请第一方面前述任一实施方式,获取第i个像素电路的电流参数,具体可以包括:对第i个像素电路进行N次测试,得到第i个像素电路N次测试的电流值,N大于1且为整数;根据第i个像素电路N次测试的电流值,确定第i个像素电路的电流参数。
根据本申请第一方面前述任一实施方式,根据第i个像素电路N次测试的电流值,确定第i个像素电路的电流参数,具体可以包括:将第i个像素电路N次测试的电流值中的最大电流值与最小电流值的差值作为第i个像素电路的电流参数;或者,根据第i个像素电路N次测试的电流值,生成第i个像素电路的电流波形;将第i个像素电路的电流波形的面积作为第i个像素电路的电流参数。
根据本申请第一方面前述任一实施方式,根据显示面板的多个像素电路的电流参数,确定显示面板的Mura检测结果,具体可以包括:在显示面板中的至少一个像素电路的电流参数与预设的基准电流参数之间的差值大于预设第二阈值的情况下,确定显示面板存在Mura现象;或者,在显示面板中的任意两个像素电路的电流参数之间的差值大于预设第三阈值的情况下,确定显示面板存在Mura现象。
根据本申请第一方面前述任一实施方式,根据显示面板的多个像素电路的电流参数,确定显示面板的Mura检测结果,具体可以包括:根据显示面板的多个像素电路的电流参数,生成电流参数矩阵,电流参数矩阵包括与多个像素电路一一对应的电流参数;根据预先确定电流参数与灰阶值之间的对应关系,将电流参数矩阵转换为灰阶图,灰阶图包括与多个像素电路一一对应的灰阶块;在灰阶图中的至少一个灰阶块的灰阶值与预设的基准灰阶值之间的差值大于预设第四阈值的情况下,确定显示面板存在Mura现象;或者,在灰阶图中的任意两个灰阶块的灰阶值之间的差值大于预设第五阈值的情况下,确定显示面板存在Mura现象。
根据本申请第一方面前述任一实施方式,负电压输入模块的第二端还可以与发光元件的第一极电连接,负电压输入模块还可以用于对发光元件的第一极进行复位。
根据本申请第一方面前述任一实施方式,数据写入模块可以包括第一晶体管,第一晶体管的栅极与第一扫描信号端电连接,第一晶体管的第一极与数据电压信号端电连接;第一发光控制模块可以包括第二晶体管,第二晶体管的栅极与发光控制信号端电连接,第二晶体管的第一极与第一晶体管的第二极电连接;负电压输入模块可以包括第三晶体管,第三晶体管的栅极与第二扫描信号端电连接,第三晶体管的第一极与负电压信号端电连接,第三晶体管的第二极与第二晶体管的第二极电连接。
第二方面,本申请实施例提供了一种显示面板的Mura检测装置,显示面板包括多个像素电路,像素电路包括:数据写入模块,数据写入模块的控制端与第一扫描信号端电连接,数据写入模块的第一端与数据电压信号端电连接;第一发光控制模块,第一发光控制模块的控制端与发光控制信号端电连接,第一发光控制模块的第一端与数据写入模块的第二端电连接;负电压输入模块,负电压输入模块的控制端与第二扫描信号端电连接,负电压输入模块的第一端与负电压信号端电连接,负电压输入模块的第二端与第一发光控制模块的第二端电连接;显示面板的Mura检测装置包括:获取模块,用于对于多个像素电路中的任意第i个像素电路,向第一扫描信号端、发光控制信号端和第二扫描信号端提供导通电平,使数据写入模块、第一发光控制模块和负电压输入模块导通,并获取第i个像素电路的电流参数,i为正整数;确定模块,用于根据显示面板的多个像素电路的电流参数,确定显示面板的Mura检测结果。
第三方面,本申请实施例提供了一种计算机可读存储介质,计算机可读存储介质上存储计算机程序,计算机程序被处理器执行时实现如第一方面提供的显示面板的Mura检测方法的步骤。
本申请实施例的显示面板的Mura检测方法、装置及可读存储介质,在对显示面板进行Mura检测时,对于多个像素电路中的任意第i个像素电路,向第i个像素电路的第一扫描信号端、发光控制信号端和第二扫描信号端提供导通电平,使第i个像素电路的数据写入模块、第一发光控制模块和负电压输入模块导通,形成一条连通数据电压信号端与负电压信号端的检测回路,从而使得获取的第i个像素电路的电流参数在原有电流参数的基础上增加了负电压信号端输出的至少部分电流的电流参数,即增大了获取的第i个像素电路的电流值和电流参数,防止第i个像素电路的电流参数被干扰信号或电磁噪声掩盖,进而提高了Mura现象检测的辨识度和准确率。
附图说明
为了更清楚地说明本申请实施例的技术方案,下面将对本申请实施例中所需要使用的附图作简单的介绍,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为9T1C像素电路的电路示意图;
图2为本申请实施例提供的显示面板的一种结构示意图;
图3为本申请实施例提供的像素电路的一种结构示意图;
图4为本申请实施例提供的显示面板的Mura检测方法的一种流程示意图;
图5为本申请实施例提供的显示面板的另一种结构示意图;
图6为本申请实施例提供的像素电路的一种电路示意图;
图7为本申请实施例提供的像素电路的另一种结构示意图;
图8为本申请实施例提供的像素电路的另一种电路示意图;
图9为本申请实施例提供的像素电路的又一种结构示意图;
图10为本申请实施例提供的像素电路的驱动时序图;
图11为本申请实施例提供的像素电路的又一种结构示意图;
图12为图4所示的显示面板的Mura检测方法中步骤S401的一种流程示意图;
图13为本申请实施例提供的显示面板的Mura检测方法获得的电流波形示意图;
图14为图4所示的显示面板的Mura检测方法中步骤S402的一种流程示意图;
图15为图4所示的显示面板的Mura检测方法中步骤S402的另一种流程示意图;
图16为本申请实施例提供的显示面板的Mura检测装置的一种结构示意图;
图17为本申请实施例提供的电子设备的一种结构示意图。
具体实施方式
下面将详细描述本申请的各个方面的特征和示例性实施例,为了使本申请的目的、技术方案及优点更加清楚明白,以下结合附图及具体实施例,对本申请进行进一步详细描述。应理解,此处所描述的具体实施例仅意在解释本申请,而不是限定本申请。对于本领域技术人员来说,本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请更好的理解。
需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
应当理解,本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。另外,本文中字符“/”,一般表示前后关联对象是一种“或”的关系。
需要说明的是,本申请实施例中的晶体管以P型晶体管为例进行说明,但不限于P型晶体管,也可以替换为N型晶体管。对于P型晶体管来说,导通电平为低电平,截止电平为高电平。即,P型晶体管的栅极为低电平时,其第一极和第二极之间导通,P型晶体管的栅极为高电平时,其第一极和第二极之间关断。对于N型晶体管来说,导通电平为高电平,截止电平为低电平。即,N型晶体管的控制极为高电平时,其第一极和第二极之间导通,N型晶体管的控制端为低电平时,其第一极和第二极之间关断。在具体实施时,上述各晶体管的栅极作为其控制极,并且,根据各晶体管的栅极的信号以及其类型,可以将其第一极作为源极,第二极作为漏极,或者将其第一极作为漏极,第二极作为源极,在此不做区分,另外本发明实施例中的导通电平和截止电平均为泛指,导通电平是指任何能够使晶体管导通的电平,截止电平是指任何能够使晶体管截止/关断的电平。
在本申请实施例中,术语“电连接”可以是指两个组件直接电连接,也可以是指两个组件之间经由一个或多个其它组件电连接。
在本申请实施例中,第一节点、第二节点和第三节点只是为了便于描述电路结构而定义的,第一节点、第二节点和第三节点并不是一个实际的电路单元。
在不脱离本申请的精神或范围的情况下,在本申请中能进行各种修改和变化,这对于本领域技术人员来说是显而易见的。因而,本申请意在覆盖落入所对应权利要求(要求保护的技术方案)及其等同物范围内的本申请的修改和变化。需要说明的是,本申请实施例所提供的实施方式,在不矛盾的情况下可以相互组合。
在阐述本申请实施例所提供的技术方案之前,为了便于对本申请实施例理解,本申请首先对现有技术中存在的问题进行具体说明:
如前所述,经本申请的发明人发现,相关技术中存在显示面板的Mura现象的检测准确率较低,难以准确地检测出显示面板的Mura现象的问题。
为了解决显示面板的Mura现象的检测准确率低的问题,本申请的发明人首先对于导致上述技术问题的根因进行了研究和分析,下面对于本申请的发明人的具体的研究和分析过程进行说明。
为了便于理解,下面结合9T1C像素电路对导致上述技术问题的根因进行说明。容易理解的是,当显示面板采取其他类型的像素电路(如7T1C像素电路、7T2C像素电路)时,也会存在显示面板的Mura现象的检测准确率低的问题,不仅限于9T1C像素电路。9T1C像素电路即像素电路中包括9个晶体管和1个电容,其他7T1C像素电路和7T2C像素电路等依次类推。
如图1所示,在对显示面板中的Mura现象进行检测时,相关技术是通过检测第一回路H1中的电流来获取像素电路的电流值,进而再根据获取的显示面板中多个像素电路的电流值,确定显示面板中是否存在Mura现象。第一回路H1即存储电容Cst’与数据电压信号端Vdata’之间的回路(或称通路)。第一回路H1中的电流可以包括存储电容Cst’的放电电流和数据电压信号端Vdata’输出的电流。
经本申请的发明人发现,因存储电容Cst’的放电电流较小,导致第一回路H1中的电流较小以及最终获取的像素电路的电流值较小。而对显示面板中的Mura现象进行检测时,显示面板的周围存在电磁噪声或干扰信号。因获取的像素电路的电流值较小,所以这些电磁噪声或干扰信号带来的电流波动可能会掩盖获取的像素电路的电流值,或者说这些电磁噪声或干扰信号带来的电流波动可能会对获取的像素电路的电流值的准确度造成较大影响,进而导致无法准确地检测出显示面板中是否存在Mura现象。
鉴于发明人的上述研究发现,本申请实施例提供了一种显示面板的Mura检测方法、装置及可读存储介质,能够解决相关技术中存在的显示面板的Mura现象的检测准确率低的技术问题。
本申请实施例的技术构思在于:在对显示面板进行Mura检测时,对于多个像素电路中的第i个像素电路,向第i个像素电路的第一扫描信号端、发光控制信号端和第二扫描信号端提供导通电平,使第i个像素电路的数据写入模块、第一发光控制模块和负电压输入模块导通,形成一条连通数据电压信号端与负电压信号端的检测回路,从而使得获取的第i个像素电路的电流参数在原有电流参数的基础上增加了负电压信号端输出的至少部分电流的电流参数,即增大了获取的第i个像素电路的电流值和电流参数,防止第i个像素电路的电流参数被干扰信号或电磁噪声掩盖,进而提高了Mura现象检测的辨识度和准确率。
下面首先对本申请实施例所提供的显示面板的Mura检测方法进行介绍。
如图2所示,显示面板10可以包括呈阵列排布的多个子像素100。每个子像素100又可以包括像素电路101和与像素电路101电连接的发光元件102,像素电路101用于驱动发光元件102发光。如图3所示,像素电路101可以包括数据写入模块301、第一发光控制模块302和负电压输入模块。数据写入模块301的控制端与第一扫描信号端S1电连接,数据写入模块301的第一端与数据电压信号端Vdata电连接。第一发光控制模块302的控制端与发光控制信号端EM电连接,第一发光控制模块302的第一端与数据写入模块301的第二端电连接。负电压输入模块303的控制端与第二扫描信号端S2电连接,负电压输入模块303的第一端与负电压信号端V1电连接,负电压输入模块303的第二端与第一发光控制模块302的第二端电连接。容易理解的是,负电压信号端V1输出负电压信号。这样一来,当数据电压信号端Vdata与负电压信号端V1之间的检测回路导通时,由于负电压信号端V1输出的是负电压信号,所以可以拉大检测回路两端的电压差,增大检测回路中的电流。
需要说明的是,负电压信号的电压值的大小可以根据实际情况灵活调整,如-5V,本申请实施例对此不作限定。
此外,如图3所示,第一发光控制模块302的第二端可以与发光元件102的第一极电连接,第一发光控制模块302可以用于在显示面板显示时,控制发光元件102发光。其中,发光元件102的第一极可以为发光元件102的阳极。
如图4所示,本申请实施例提供的显示面板的Mura检测方法包括以下步骤S401和S402。
S401、对于多个像素电路中的第i个像素电路,向第一扫描信号端、发光控制信号端和第二扫描信号端提供导通电平,使数据写入模块、第一发光控制模块和负电压输入模块导通,并获取第i个像素电路的电流参数,i为正整数。
具体地,在一些实施例中,对于显示面板10中呈阵列排布的像素电路101,可以采取逐行检测的方式。如图5所示,显示面板10包括沿列方向Y延伸的多条数据电压信号线Data和与多条数据电压信号线Data一一对应连接的测试焊盘502。每条数据电压信号线Data可以与一列像素电路101电连接。容易理解的是,数据电压信号线Data具体可以连接像素电路101的数据电压信号端Vdata。在Mura检测时,阵列测试(Array Test,AT)设备的探针可以与测试焊盘502电连接。沿显示面板10的列方向Y,可以依次向显示面板10中各行像素电路101提供Mura检测所需的导通电平/截止电平,然后通过与每列像素电路101电连接的探针获取各行像素电路中每个像素电路101的电流参数。例如,在为第一行像素电路101提供Mura检测所需的导通电平/截止电平时,可以通过与第一列像素电路101电连接的探针读取出位于第一行且第一列的像素电路101的电流值,然后根据像素电路101的电流值得到像素电路101的电流参数。在本申请实施例中,电流参数可以理解为根据电流值得到的参数或者电流值本身,例如电流参数可以包括多个电流值中的最大电流值与最小电流值之间的差值,再例如电流参数可以包括电流波形的面积,再例如电流参数可以包括多个电流值中的电流值的中位数或平均数,电流参数的具体形式会在下文中详细描述,在此不再赘述。
在本申请实施例中,第i个像素电路可以理解为所有像素电路中的任意一个。结合图3所示,在S301中,对于多个像素电路101中的每个像素电路101,可以向每个像素电路101的第一扫描信号端S1、发光控制信号端EM和第二扫描信号端S2提供导通电平,使数据写入模块301、第一发光控制模块302和负电压输入模块303导通。这样一来,由于数据写入模块301、第一发光控制模块302和负电压输入模块303导通,所以像素电路101中会形成一条连通数据电压信号端Vdata与负电压信号端V1之间的检测回路H2。负电压信号端V1会通过该检测回路H2向数据电压信号端Vdata输出电流。
在获取每个像素电路的电流参数时,可以通过检测数据电压信号端Vdata上的电流来获取像素电路101(即检测回路H2)的电流值,然后根据获取的像素电路101的电流值,确定像素电路101的电流参数。
由此可以看出,在数据电压信号端Vdata上检测出的电流值的大小为数据电压信号端Vdata输出的电流的电流值与负电压信号端V1输出的电流的电流值之和,即在原有数据电压信号端Vdata输出的电流的电流值的基础上增加了负电压信号端V1输出的电流的电流值,从而增大了获取的像素电路101的电流值,防止像素电路的电流值和电流参数被干扰信号或电磁噪声带来的电流波动掩盖。
如图3所示,根据本申请的一些实施例,可选地,第一扫描信号端S1和第二扫描信号端S2可以复用,从而减少扫描信号端的使用数量,节省显示面板的布线空间。
S402、根据显示面板的多个像素电路的电流参数,确定显示面板的Mura检测结果。为了便于理解和说明,S402的具体实现方式会在下文中详细说明。
本申请实施例在对显示面板进行Mura检测时,对于多个像素电路中的任意第i个像素电路,向第i个像素电路的第一扫描信号端、发光控制信号端和第二扫描信号端提供导通电平,使第i个像素电路的数据写入模块、第一发光控制模块和负电压输入模块导通,形成一条连通数据电压信号端与负电压信号端的检测回路,从而使得获取的第i个像素电路的电流参数在原有电流参数的基础上增加了负电压信号端输出的至少部分电流的电流参数,即增大了获取的第i个像素电路的电流值和电流参数,防止第i个像素电路的电流参数被干扰信号或电磁噪声掩盖,进而提高了Mura现象检测的辨识度和准确率。
如图6所示,根据本申请的一些实施例,可选地,数据写入模块301可以包括第一晶体管M1,第一晶体管M1的栅极与第一扫描信号端S1电连接,第一晶体管M1的第一极与数据电压信号端Vdata电连接。第一发光控制模块302可以包括第二晶体管M2,第二晶体管M2的栅极与发光控制信号端EM电连接,第二晶体管M2的第一极与第一晶体管M1的第二极电连接。负电压输入模块303可以包括第三晶体管M3,第三晶体管M3的栅极与第二扫描信号端S2电连接,第三晶体管M3的第一极与负电压信号端V1电连接,第三晶体管M3的第二极与第二晶体管M2的第二极电连接。
相应地,S401具体可以包括以下步骤:对于多个像素电路中的任意第i个像素电路,向第一扫描信号端S1、发光控制信号端EM和第二扫描信号端S2提供导通电平,使第一晶体管M1、第二晶体管M2和第三晶体管M3导通。
这样一来,由于第一晶体管M1、第二晶体管M2和第三晶体管M3导通,所以像素电路101中会形成一条连通数据电压信号端Vdata与负电压信号端V1之间的检测回路H2。获取的像素电路的电流值为在原有数据电压信号端Vdata输出的电流的电流值的基础上增加了负电压信号端V1输出的电流的电流值,获取的像素电路的电流值为在原有数据电压信号端Vdata输出的电流的电流参数的基础上增加了负电压信号端V1输出的电流的电流参数,从而增大了获取的像素电路101的电流值和电流参数,防止像素电路的电流值和电流参数被干扰信号或电磁噪声带来的电流波动掩盖,进而提高了Mura现象检测的辨识度和准确率。
如图7所示,根据本申请的一些实施例,可选地,像素电路101还可以包括驱动模块304,驱动模块304的控制端与第一节点N1电连接,驱动模块304的第一端与数据写入模块301的第二端电连接,驱动模块304的第二端与第一发光控制模块302的第一端电连接。
相应地,在获取第i个像素电路的电流参数之前,显示面板的Mura检测方法还可以包括以下步骤:向第i个像素电路的第一节点提供导通电平,使第i个像素电路的驱动模块导通。
具体地,对于任意第i个像素电路而言,向第i个像素电路的第一节点N1提供导通电平,使得第i个像素电路的驱动模块304响应于第一节点N1的导通电平而导通。由于数据写入模块301响应于第一扫描信号端S1的导通电平而导通,第一发光控制模块302响应于发光控制信号端EM的导通电平而导通,负电压输入模块303响应于第二扫描信号端S2的导通电平而导通,所以处于导通状态的数据写入模块301、第一发光控制模块302、负电压输入模块303和驱动模块304会形成一条连通数据电压信号端Vdata与负电压信号端V1之间的检测回路H2,从而增大获取的像素电路101的电流值和电流参数,防止像素电路的电流值和电流参数被干扰信号或电磁噪声带来的电流波动掩盖,进而提高了Mura现象检测的辨识度和准确率。
如图8所示,根据本申请的一些实施例,可选地,驱动模块304可以包括驱动晶体管M0,驱动晶体管M0的栅极与第一节点N1电连接,驱动晶体管M0的第一极与第一晶体管M1的第二极电连接,驱动晶体管M0的第二极与第二晶体管M2的第一极电连接。
相应地,在获取第i个像素电路的电流参数之前,显示面板的Mura检测方法还可以包括以下步骤:向第i个像素电路的第一节点N1提供导通电平,使第i个像素电路的驱动晶体管M0导通。这样一来,处于导通状态的第一晶体管M1、第二晶体管M2、第三晶体管M3和驱动晶体管M0会形成一条连通数据电压信号端Vdata与负电压信号端V1之间的检测回路H2,从而增大获取的像素电路101的电流值和电流参数,防止像素电路的电流值和电流参数被干扰信号或电磁噪声带来的电流波动掩盖,进而提高了Mura现象检测的辨识度和准确率。
根据本申请的一些实施例,可选地,第一节点N1的导通电平可以先由参考信号端向存储电容充电,再由存储电容放电提供。具体地,如图9所示,像素电路101还可以包括存储电容Cst和第一复位模块305。存储电容Cst的第一极板与第一电源信号端VDD电连接,存储电容Cst的第二极板与第一节点N1电连接,用于维持第一节点N1的电位。其中,第一电源信号端VDD为正向电压电源信号端,即输出正向电压电源信号,如+5V电源信号。第一复位模块305的控制端与第三扫描信号端S3电连接,第一复位模块305的第一端与参考信号端Vref电连接,第一复位模块305的第二端与第一节点N1及存储电容Cst的第二极板电连接。
在向第一扫描信号端、发光控制信号端和第二扫描信号端提供导通电平之前,本申请实施例提供的显示面板的Mura检测方法还可以包括以下步骤:向第三扫描信号端S3和参考信号端Vref提供导通电平,第一复位模块305响应于第三扫描信号端S3的导通电平而导通,参考信号端Vref的导通电平通过第一复位模块305传输至第一节点N1并为存储电容Cst充电。
具体地,如图10所示,在t1阶段,向第一扫描信号端S1、发光控制信号端EM和第二扫描信号端S2提供截止电平,向第三扫描信号端S3和参考信号端Vref提供导通电平。数据写入模块301响应于第一扫描信号端S1的截止电平而截止。第一发光控制模块302响应于发光控制信号端EM的截止电平而截止。负电压输入模块303响应于第二扫描信号端S2的截止电平而截止。第一复位模块305响应于第三扫描信号端S3的导通电平而导通,将参考信号端Vref的导通电平传输至第一节点N1,从而为存储电容Cst充电。
相应地,向第i个像素电路的第一节点提供导通电平,具体可以包括:通过第i个像素电路的存储电容Cst的放电向第i个像素电路的第一节点N1提供导通电平。
具体地,如图10所示,在t2阶段,向第一扫描信号端S1、发光控制信号端EM和第二扫描信号端S2提供导通电平,向第三扫描信号端S3提供截止电平。第一复位模块305响应于第三扫描信号端S3的截止电平而截止。存储电容Cst通过自身的第二极板向第一节点N1放电,保持第一节点N1处于导通电平。驱动模块304响应于第一节点N1的导通电平而导通。数据写入模块301响应于第一扫描信号端S1的导通电平而导通。第一发光控制模块302响应于发光控制信号端EM的导通电平而导通。负电压输入模块303响应于第二扫描信号端S2的导通电平而导通。
根据本申请的一些实施例,可选地,如图11所示,像素电路101还可以包括第二发光控制模块306,第二发光控制模块306的控制端与发光控制信号端EM电连接,第二发光控制模块306的第一端与第一电源信号端VDD电连接,第二发光控制模块306的第二端与数据写入模块301的第二端电连接。
经本申请的发明人进一步发现,在保证数据电压信号端Vdata输出的电压的电压值大于第一电源信号端VDD输出的电压的电压值的情况下,虽然增大数据电压信号端Vdata与第一电源信号端VDD两端的电压差可以使得负电压信号端V1输出的电流更多的流向数据电压信号端Vdata,但是随着数据电压信号端Vdata与第一电源信号端VDD两端的电压差增大,数据电压信号端Vdata与第一电源信号端VDD之间的电流会对检测回路H2中的电流造成较大影响,反而不利于Mura检测。有鉴于此,本申请考虑要将数据电压信号端Vdata与第一电源信号端VDD两端的电压差控制在合理范围内,从而抑制数据电压信号端Vdata与第一电源信号端VDD之间的电流,更加凸显数据电压信号端Vdata与负电压信号端V1之间电流,进而保证Mura检测的准确性。
具体地,获取第i个像素电路的电流参数,具体可以包括以下步骤:向第i个像素电路的数据电压信号端Vdata提供第一电压值的数据电压信号,向第i个像素电路的第一电源信号端VDD提供第二电压值的第一电源信号,并获取第i个像素电路的电流参数。其中,第一电压值大于第二电压值,且第一电压值与第二电压值之间的差值小于或等于预设第一阈值。预设第一阈值的具体大小可以根据实际情况灵活调整,本申请实施例对此不作限定。在一些实施例中,预设第一阈值例如可以小于0.6V。例如,预设第一阈值可以为0.1V~0.3V。本申请的发明人发现在预设第一阈值为0.1V~0.3V时,Mura检测效果较佳。在一些示例中,例如向数据电压信号端Vdata提供5.2V的数据电压信号,例如向第一电源信号端VDD提供5V的第一电源信号。
如此一来,本申请实施例通过将数据电压信号端Vdata与第一电源信号端VDD两端的电压差控制在预设第一阈值之内,可以抑制数据电压信号端Vdata与第一电源信号端VDD之间的电流,更加凸显数据电压信号端Vdata与负电压信号端V1之间电流,进而保证Mura检测的准确性。
继续参见图11,根据本申请的一些实施例,可选地,负电压信号端V1可以与参考信号端Vref复用。即,负电压信号端V1可以为参考信号端Vref。如此一来,一方面可以减少信号端的使用数量,节省显示面板的布线空间;另一方面可以在不改变原有像素电路的基础上实现Mura检测。
继续参见图11,根据本申请的一些实施例,可选地,负电压输入模块303的第二端还可以与发光元件102的第一极电连接,负电压输入模块303还可以用于对发光元件102的第一极进行复位。具体地,为了避免显示拖影问题,像素电路中会设置用于对发光元件102的第一极复位的复位模块。在一些实施例中,可以复用对发光元件102的第一极复位的复位模块,作为负电压输入模块303。或者说,在显示面板10显示时,负电压输入模块303可以充当对发光元件102的第一极复位的复位模块,用于在每帧时对发光元件102的第一极复位。
继续参见图11,根据本申请的一些实施例,可选地,像素电路101还可以包括阈值补偿模块307,阈值补偿模块307的控制端可以与第一扫描信号端S1电连接,阈值补偿模块307的第一端可以与驱动模块304的控制端,阈值补偿模块307的第二端可以与驱动模块304的第二端电连接,用于补偿驱动模块304的阈值电压Vth。
为了便于理解,下面结合图8所示的9T1C像素电路对上述过程进行举例说明。
如图8所示,数据写入模块301可以包括第一晶体管M1,第一发光控制模块302可以包括第二晶体管M2,负电压输入模块303可以包括第三晶体管M3,驱动模块304可以包括驱动晶体管M0,第一复位模块305可以包括第四晶体管M4和第五晶体管M5,第二发光控制模块306可以包括第六晶体管M6,阈值补偿模块307可以包括第七晶体管M7和第八晶体管M8。需要说明的是,第一复位模块305和阈值补偿模块307也可以均只包括一个晶体管,从而构成7T1C像素电路。在9T1C像素电路中,第四晶体管M4和第五晶体管M5可以构成“双栅结构”或称“双栅晶体管”,用于减小漏电流,保证第一节点N1的电位的稳定性,进而保证发光元件102发光的稳定性。同理,第七晶体管M7和第八晶体管M8可以构成“双栅结构”或称“双栅晶体管”,用于减小漏电流,保证第一节点N1的电位的稳定性,进而保证发光元件102发光的稳定性。
第一晶体管M1的栅极与第一扫描信号端S1电连接,第一晶体管M1的第一极与数据电压信号端Vdata电连接。第二晶体管M2的栅极与发光控制信号端EM电连接,第二晶体管M2的第一极与第一晶体管M1的第二极电连接。第三晶体管M3的栅极与第二扫描信号端S2电连接,第三晶体管M3的第一极与负电压信号端V1电连接,第三晶体管M3的第二极与第二晶体管M2的第二极电连接。驱动晶体管M0的栅极与第一节点N1电连接,驱动晶体管M0的第一极与第一晶体管M1的第二极电连接,驱动晶体管M0的第二极与第二晶体管M2的第一极电连接。第四晶体管M4和第五晶体管M5串联设置,第四晶体管M4的栅极和第五晶体管M5的栅极均与第三扫描信号端S3电连接,第四晶体管M4的第一极与参考信号端Vref电连接,第四晶体管M4的第二极与第五晶体管M5的第一极电连接,第五晶体管M5的第二极与第一节点N1及存储电容Cst的第二极板电连接。第六晶体管M6的栅极与发光控制信号端EM电连接,第六晶体管M6的第一极与第一电源信号端VDD电连接,第六晶体管M6的第二极与数据写入模块301的第二端电连接。第七晶体管M7和第八晶体管M8串联设置,第七晶体管M7的栅极和第八晶体管M8的栅极均与第一扫描信号端S1电连接,第七晶体管M7的第一极与驱动晶体管M0的栅极电连接,第七晶体管M7的第二极与第八晶体管M8的第一极电连接,第八晶体管M8的第二极与驱动晶体管M0的第二极电连接。此外,第二晶体管M2的第二极还可以与发光元件102的第一极电连接,第三晶体管M3的第二极还可以与发光元件102的第一极电连接。
结合图10所示,在t1阶段,向第一扫描信号端S1、发光控制信号端EM和第二扫描信号端S2提供截止电平,向第三扫描信号端S3提供导通电平。第一晶体管M1响应于第一扫描信号端S1的截止电平而截止。第二晶体管M2响应于发光控制信号端EM的截止电平而截止。第三晶体管M3响应于第二扫描信号端S2的截止电平而截止。第四晶体管M4和第五晶体管M5响应于第三扫描信号端S3的导通电平而导通,将参考信号端Vref的导通电平传输至第一节点N1,从而为存储电容Cst充电。
在t2阶段,向第一扫描信号端S1、发光控制信号端EM和第二扫描信号端S2提供导通电平,向第三扫描信号端S3提供截止电平。第四晶体管M4和第五晶体管M5响应于第三扫描信号端S3的截止电平而截止。存储电容Cst通过自身的第二极板向第一节点N1放电,保持第一节点N1处于导通电平。驱动晶体管M0响应于第一节点N1的导通电平而导通。第一晶体管M1响应于第一扫描信号端S1的导通电平而导通。第二晶体管M2响应于发光控制信号端EM的导通电平而导通。第三晶体管M3响应于第二扫描信号端S2的导通电平而导通。这样一来,处于导通状态的第一晶体管M1、第二晶体管M2、第三晶体管M3和驱动晶体管M0会形成一条连通数据电压信号端Vdata与负电压信号端V1之间的检测回路H2。第六晶体管M6响应于发光控制信号端EM的导通电平而导通,将第一电源信号端VDD的第一电源信号传输至驱动晶体管M0的第一极。第七晶体管M7和第八晶体管M8响应于第一扫描信号端S1的导通电平而导通。随着第七晶体管M7和第八晶体管M8导通,负电压信号端V1的导通电平会从驱动晶体管M0的第二极沿导通的第七晶体管M7和第八晶体管M8传输至驱动晶体管M0的栅极。受晶体管自身特性的影响,在驱动晶体管M0的栅极电压Vg与源极电压Vs之间的电压差小于驱动晶体管M0的阈值电压Vth时,驱动晶体管M0便会截止。也就是说,在t2阶段,驱动晶体管M0会先导通后截止。但Mura检测时检测的是驱动晶体管M0处于导通状态时的像素电路的瞬时电流,因此驱动晶体管M0的截止不会对Mura检测造成影响。
需要说明的是,在实际应用中,第二扫描信号端S2可以复用第一扫描信号端S1。同时,栅极驱动电路中的每级移位寄存器的输出端可以与相邻两行像素电路中其中一行像素电路的第一扫描信号端S1和另一行像素电路的第三扫描信号端S3电连接。即,每级移位寄存器在为本行像素电路的第一扫描信号端S1提供导通电平的同时,可以为下一行像素电路的第三扫描信号端S3提供导通电平,从而可以减少栅极驱动电路中移位寄存器的数量,节约显示面板的生产成本。
下面介绍像素电路的电流参数的获取过程和Mura现象的判断过程。
如图12所示,根据本申请的一些实施例,可选地,获取第i个像素电路的电流参数,具体可以包括步骤S1201和S1202。
S1201、对第i个像素电路进行N次测试,得到第i个像素电路N次测试的电流值,N大于1且为整数;
S1202、根据第i个像素电路N次测试的电流值,确定第i个像素电路的电流参数。
如此一来,通过对每个像素电路进行多次测试,并根据每个像素电路多次测试得到的电流值确定每个像素电路的电流参数,能够减弱一次测试或其他少数次获取的电流值偏差较大对最终确定的电流参数的影响,保证每个像素电路的电流参数的准确性,进而保证Mura检测的准确性。
在一些具体的实施例中,可选地,S1202具体可以包括以下步骤:将第i个像素电路N次测试的电流值中的最大电流值与最小电流值的差值作为第i个像素电路的电流参数。
如此一来,通过将最大电流值与最小电流值的差值作为电流参数,可以保证得到的电流参数的数值较大,在后续利用电流参数确定Mura检测结果时更加容易辨识和判断。
在另一些具体的实施例中,可选地,S1202具体可以包括以下步骤一和步骤二。
步骤一、根据第i个像素电路N次测试的电流值,生成第i个像素电路的电流波形。
如图13所示,对于任意第i个像素电路101,可以将第i个像素电路101的N次测试的电流值连接起来形成第i个像素电路的电流波形S。
步骤二、将第i个像素电路的电流波形的面积作为第i个像素电路的电流参数。
具体地,可以将第i个像素电路的电流波形S的面积作为第i个像素电路的电流参数。
如此一来,通过将电流波形S的面积作为电流参数,一方面综合了多次测试得到的电流值的结果,可以保证Mura检测的准确性;另一方面,可以保证得到的电流参数的数值较大,在后续利用电流参数确定Mura检测结果时更加容易辨识和判断。
在又一些具体的实施例中,可选地,还可以将第i个像素电路N次测试的电流值的平均数、中位数或众数作为第i个像素电路的电流参数,本申请实施例对此不作限定。
下面对于结合一些实施例对于S402进行介绍。
根据本申请的一些实施例,可选地,S402具体可以包括以下步骤:在显示面板中的至少一个像素电路的电流参数与预设的基准电流参数之间的差值大于预设第二阈值的情况下,确定显示面板存在Mura现象。
具体地,可以预先设置基准电流参数,基准电流参数例如可以根据历史数据或试验数据确定。基准电流参数的具体大小可以根据实际情况灵活调整,本申请实施例对此不作限定。容易理解的是,当电流参数为像素电路N次测试的电流值中的最大电流值与最小电流值的差值时,基准电流参数也应为电流差值。当电流参数为电流波形S的面积时,基准电流参数也应为电流波形的面积。
当显示面板中的至少一个像素电路的电流参数与基准电流参数之间的差值大于预设第二阈值时,说明显示面板中至少一个像素电路存在异常,因而可以确定显示面板存在Mura现象。需要说明的是,预设第二阈值可以根据实际情况灵活调整,本申请实施例对此不作限定。
根据本申请的另一些实施例,可选地,S402具体可以包括以下步骤:在显示面板中的任意两个像素电路的电流参数之间的差值大于预设第三阈值的情况下,确定显示面板存在Mura现象。
容易理解的是,当显示面板中的任意两个像素电路的电流参数之间的差值大于预设第三阈值时,说明显示面板中至少一个像素电路存在异常,因而可以确定显示面板存在Mura现象。需要说明的是,预设第三阈值可以根据实际情况灵活调整,本申请实施例对此不作限定。
如图14所示,为了便于观测,根据本申请的又一些实施例,可选地,S402具体可以包括以下步骤S1401至S1403。
S1401、根据显示面板的多个像素电路的电流参数,生成电流参数矩阵,电流参数矩阵包括与多个像素电路一一对应的电流参数。
具体地,可以按照显示面板的每个像素电路的排布位置,生成电流参数矩阵。电流参数矩阵包括与多个像素电路一一对应的电流参数,每个电流参数在电流参数矩阵中的排布位置可以与每个电流参数各自对应的像素电路在显示面板中的排布位置相同。例如,显示面板中第一行且第一列的像素电路的电流参数位于电流参数矩阵中的第一行且第一列,显示面板中第二行且第二列的像素电路的电流参数位于电流参数矩阵中的第二行且第二列。
S1402、根据预先确定电流参数与灰阶值之间的对应关系,将电流参数矩阵转换为灰阶图,灰阶图包括与多个像素电路一一对应的灰阶块。
具体地,可以根据历史数据、试验或者模型训练预先确定电流参数与灰阶值之间的对应关系。然后,在S1402中,根据电流参数与灰阶值之间的对应关系,将电流参数矩阵转换为灰阶图。容易理解的是,在将电流参数矩阵转换为灰阶图的过程中,电流参数矩阵中的各个电流参数的排布位置可以保持不变。即,每个灰阶块在灰阶图中的排布位置可以与每个灰阶块各自对应的像素电路在显示面板中的排布位置相同。例如,显示面板中第一行且第一列的像素电路对应的灰阶块位于灰阶图中的第一行且第一列,显示面板中第二行且第二列的像素电路对应的灰阶块位于灰阶图中的第二行且第二列。如此一来,在某一个或某多个灰阶块的灰阶值出现异常时,可以根据出现异常的灰阶块的位置准确且快速的确定出与出现异常的灰阶块对应的像素电路的位置。
S1403、在灰阶图中的至少一个灰阶块的灰阶值与预设的基准灰阶值之间的差值大于预设第四阈值的情况下,确定显示面板存在Mura现象。
当灰阶图中的至少一个灰阶块的灰阶值与预设的基准灰阶值之间的差值大于预设第四阈值时,说明显示面板中至少一个像素电路存在异常,因而可以确定显示面板存在Mura现象。需要说明的是,预设第四阈值可以根据实际情况灵活调整,本申请实施例对此不作限定。
如此一来,通过将显示面板的多个像素电路的电流参数转换为灰阶图进行Mura现象检测,能够将Mura现象的检测结果更加直观的展示给检测人员和维修人员,便于检测人员和维修人员准确的获知出现异常的像素电路的位置。
如图15所示,根据本申请的又一些实施例,可选地,S402具体可以包括以下步骤S1501至S1503。
S1501、根据显示面板的多个像素电路的电流参数,生成电流参数矩阵,电流参数矩阵包括与多个像素电路一一对应的电流参数。
S1501、根据预先确定电流参数与灰阶值之间的对应关系,将电流参数矩阵转换为灰阶图,灰阶图包括与多个像素电路一一对应的灰阶块。
步骤S1501至S1502与上述的步骤S1401至S1402的过程相同,在此不再赘述。
S1503、在灰阶图中的任意两个灰阶块的灰阶值之间的差值大于预设第五阈值的情况下,确定显示面板存在Mura现象。
当灰阶图中的任意两个灰阶块的灰阶值之间的差值大于预设第五阈值时,说明显示面板中至少一个像素电路存在异常,因而可以确定显示面板存在Mura现象。需要说明的是,预设第四阈值可以根据实际情况灵活调整,本申请实施例对此不作限定。
需要说明的是,在得到灰阶图之后,对于如何根据灰阶图确定显示面板存在Mura现象本申请不作限定。例如,可以是采取上述步骤S1403或S1503的方式确定显示面板存在Mura现象,还可以采取其他本领域公知的的方式确定显示面板存在Mura现象。
基于上述实施例提供的显示面板的Mura检测方法,相应地,本申请还提供了一种显示面板的Mura检测装置。显示面板包括多个像素电路,像素电路包括:数据写入模块,数据写入模块的控制端与第一扫描信号端电连接,数据写入模块的第一端与数据电压信号端电连接;第一发光控制模块,第一发光控制模块的控制端与发光控制信号端电连接,第一发光控制模块的第一端与数据写入模块的第二端电连接;负电压输入模块,负电压输入模块的控制端与第二扫描信号端电连接,负电压输入模块的第一端与负电压信号端电连接,负电压输入模块的第二端与第一发光控制模块的第二端电连接。
如图16所示,本申请实施例提供的显示面板的Mura检测装置1600包括以下模块:
获取模块1601,用于对于多个像素电路中的任意第i个像素电路,向第一扫描信号端、发光控制信号端和第二扫描信号端提供导通电平,使数据写入模块、第一发光控制模块和负电压输入模块导通,并获取第i个像素电路的电流参数,i为正整数;
确定模块1602,用于根据显示面板的多个像素电路的电流参数,确定显示面板的Mura检测结果。
本申请实施例的显示面板的Mura检测装置,在对显示面板进行Mura检测时,对于多个像素电路中的任意第i个像素电路,向第i个像素电路的第一扫描信号端、发光控制信号端和第二扫描信号端提供导通电平,使第i个像素电路的数据写入模块、第一发光控制模块和负电压输入模块导通,形成一条连通数据电压信号端与负电压信号端的检测回路,从而使得获取的第i个像素电路的电流参数在原有电流参数的基础上增加了负电压信号端输出的至少部分电流的电流参数,即增大了获取的第i个像素电路的电流值和电流参数,防止第i个像素电路的电流参数被干扰信号或电磁噪声掩盖,进而提高了Mura现象检测的辨识度和准确率。
在一些实施例中,像素电路还包括:驱动模块,驱动模块的控制端与第一节点电连接,驱动模块的第一端与数据写入模块的第二端电连接,驱动模块的第二端与第一发光控制模块的第一端电连接;获取模块1601还用于:向第i个像素电路的第一节点提供导通电平,使第i个像素电路的驱动模块导通。
在一些实施例中,像素电路还包括:存储电容,存储电容的第一极板与第一电源信号端电连接,存储电容的第二极板与第一节点电连接,用于维持第一节点的电位;第一复位模块,第一复位模块的控制端与第三扫描信号端电连接,第一复位模块的第一端与参考信号端电连接,第一复位模块的第二端与第一节点及存储电容的第二极板电连接;获取模块1601还用于:向第三扫描信号端和参考信号端提供导通电平,第一复位模块响应于第三扫描信号端的导通电平而导通,参考信号端的导通电平通过第一复位模块传输至第一节点并为存储电容充电;通过第i个像素电路的存储电容的放电向第i个像素电路的第一节点提供导通电平。
在一些实施例中,负电压信号端与参考信号端复用;
在一些实施例中,第一扫描信号端与第二扫描信号端复用。
在一些实施例中,像素电路还包括:第二发光控制模块,第二发光控制模块的控制端与发光控制信号端电连接,第二发光控制模块的第一端与第一电源信号端电连接,第二发光控制模块的第二端与数据写入模块的第二端电连接;获取模块1601具体用于:向第i个像素电路的数据电压信号端提供第一电压值的数据电压信号,向第i个像素电路的第一电源信号端提供第二电压值的第一电源信号,并获取第i个像素电路的电流参数;其中,第一电压值大于第二电压值,且第一电压值与第二电压值之间的差值小于或等于预设第一阈值;
在一些实施例中,预设第一阈值小于0.6V。
在一些实施例中,获取模块1601具体用于:对第i个像素电路进行N次测试,得到第i个像素电路N次测试的电流值,N大于1且为整数;根据第i个像素电路N次测试的电流值,确定第i个像素电路的电流参数。
在一些实施例中,获取模块1601具体用于:将第i个像素电路N次测试的电流值中的最大电流值与最小电流值的差值作为第i个像素电路的电流参数;或者,根据第i个像素电路N次测试的电流值,生成第i个像素电路的电流波形;将第i个像素电路的电流波形的面积作为第i个像素电路的电流参数。
在一些实施例中,确定模块1602具体用于:在显示面板中的至少一个像素电路的电流参数与预设的基准电流参数之间的差值大于预设第二阈值的情况下,确定显示面板存在Mura现象;或者,在显示面板中的任意两个像素电路的电流参数之间的差值大于预设第三阈值的情况下,确定显示面板存在Mura现象。
在一些实施例中,确定模块1602具体用于:根据显示面板的多个像素电路的电流参数,生成电流参数矩阵,电流参数矩阵包括与多个像素电路一一对应的电流参数;根据预先确定电流参数与灰阶值之间的对应关系,将电流参数矩阵转换为灰阶图,灰阶图包括与多个像素电路一一对应的灰阶块;在灰阶图中的至少一个灰阶块的灰阶值与预设的基准灰阶值之间的差值大于预设第四阈值的情况下,确定显示面板存在Mura现象;或者,在灰阶图中的任意两个灰阶块的灰阶值之间的差值大于预设第五阈值的情况下,确定显示面板存在Mura现象。
在一些实施例中,负电压输入模块的第二端还与发光元件的第一极电连接,负电压输入模块还用于对发光元件的第一极进行复位。
在一些实施例中,数据写入模块包括第一晶体管,第一晶体管的栅极与第一扫描信号端电连接,第一晶体管的第一极与数据电压信号端电连接;第一发光控制模块包括第二晶体管,第二晶体管的栅极与发光控制信号端电连接,第二晶体管的第一极与第一晶体管的第二极电连接;负电压输入模块包括第三晶体管,第三晶体管的栅极与第二扫描信号端电连接,第三晶体管的第一极与负电压信号端电连接,第三晶体管的第二极与第一晶体管的第二极电连接。
图16所示装置中的各个模块/单元具有实现上述方法实施例中各个步骤的功能,并能达到其相应的技术效果,为简洁描述,在此不再赘述。
基于上述实施例提供的显示面板的Mura检测方法,相应地,本申请还提供了电子设备的具体实现方式。请参见以下实施例。
图17示出了本申请实施例提供的电子设备的硬件结构示意图。
电子设备可以包括处理器1701以及存储有计算机程序指令的存储器1702。
具体地,上述处理器1701可以包括中央处理器(Central Processing Unit,CPU),或者特定集成电路(Application Specific Integrated Circuit,ASIC),或者可以被配置成实施本申请实施例的一个或多个集成电路。
存储器1702可以包括用于数据或指令的大容量存储器。举例来说而非限制,存储器1702可包括硬盘驱动器(Hard Disk Drive,HDD)、软盘驱动器、闪存、光盘、磁光盘、磁带或通用串行总线(Universal Serial Bus,USB)驱动器或者两个或更多个以上这些的组合。在一个示例中,存储器1702可以包括可移除或不可移除(或固定)的介质,或者存储器1702是非易失性固态存储器。存储器1702可在综合网关容灾设备的内部或外部。
在一个示例中,存储器1702可以是只读存储器(Read Only Memory,ROM)。在一个示例中,该ROM可以是掩模编程的ROM、可编程ROM(PROM)、可擦除PROM(EPROM)、电可擦除PROM(EEPROM)、电可改写ROM(EAROM)或闪存或者两个或更多个以上这些的组合。
存储器1702可以包括只读存储器(ROM),随机存取存储器(RAM),磁盘存储介质设备,光存储介质设备,闪存设备,电气、光学或其他物理/有形的存储器存储设备。因此,通常,存储器包括一个或多个编码有包括计算机可执行指令的软件的有形(非暂态)计算机可读存储介质(例如,存储器设备),并且当该软件被执行(例如,由一个或多个处理器)时,其可操作来执行参考根据本申请的一方面的方法所描述的操作。
处理器1701通过读取并执行存储器1702中存储的计算机程序指令,以实现上述方法实施例中的各个步骤,并达到上述方法实施例执行其方法/步骤达到的相应技术效果,为简洁描述在此不再赘述。
在一个示例中,电子设备还可包括通信接口1703和总线1710。其中,如图17所示,处理器1701、存储器1702、通信接口1703通过总线1710连接并完成相互间的通信。
通信接口1703,主要用于实现本申请实施例中各模块、装置、单元和/或设备之间的通信。
总线1710包括硬件、软件或两者,将电子设备的部件彼此耦接在一起。举例来说而非限制,总线可包括加速图形端口(Accelerated Graphics Port,AGP)或其他图形总线、增强工业标准架构(Extended Industry Standard Architecture,EISA)总线、前端总线(Front Side Bus,FSB)、超传输(Hyper Transport,HT)互连、工业标准架构(IndustryStandard Architecture,ISA)总线、无限带宽互连、低引脚数(LPC)总线、存储器总线、微信道架构(MCA)总线、***组件互连(PCI)总线、PCI-Express(PCI-X)总线、串行高级技术附件(SATA)总线、视频电子标准协会局部(VLB)总线或其他合适的总线或者两个或更多个以上这些的组合。在合适的情况下,总线1710可包括一个或多个总线。尽管本申请实施例描述和示出了特定的总线,但本申请考虑任何合适的总线或互连。
另外,结合上述实施例中的显示面板的Mura检测方法,本申请实施例可提供一种计算机可读存储介质来实现。该计算机可读存储介质上存储有计算机程序指令;该计算机程序指令被处理器执行时实现上述实施例中的任意一种显示面板的Mura检测方法。计算机可读存储介质的示例包括非暂态计算机可读存储介质,如电子电路、半导体存储器设备、ROM、随机存取存储器、闪存、可擦除ROM(EROM)、软盘、CD-ROM、光盘、硬盘。
需要明确的是,本申请并不局限于上文所描述并在图中示出的特定配置和处理。为了简明起见,这里省略了对已知方法的详细描述。在上述实施例中,描述和示出了若干具体的步骤作为示例。但是,本申请的方法过程并不限于所描述和示出的具体步骤,本领域的技术人员可以在领会本申请的精神后,作出各种改变、修改和添加,或者改变步骤之间的顺序。
以上所述的结构框图中所示的功能块可以实现为硬件、软件、固件或者它们的组合。当以硬件方式实现时,其可以例如是电子电路、专用集成电路(Application SpecificIntegrated Circuit,ASIC)、适当的固件、插件、功能卡等等。当以软件方式实现时,本申请的元素是被用于执行所需任务的程序或者代码段。程序或者代码段可以存储在机器可读介质中,或者通过载波中携带的数据信号在传输介质或者通信链路上传送。“机器可读介质”可以包括能够存储或传输信息的任何介质。机器可读介质的例子包括电子电路、半导体存储器设备、ROM、闪存、可擦除ROM(EROM)、软盘、CD-ROM、光盘、硬盘、光纤介质、射频(RadioFrequency,RF)链路,等等。代码段可以经由诸如因特网、内联网等的计算机网络被下载。
还需要说明的是,本申请中提及的示例性实施例,基于一系列的步骤或者装置描述一些方法或***。但是,本申请不局限于上述步骤的顺序,也就是说,可以按照实施例中提及的顺序执行步骤,也可以不同于实施例中的顺序,或者若干步骤同时执行。
上面参考根据本申请的实施例的方法、装置(***)和计算机程序产品的流程图和/或框图描述了本申请的各方面。应当理解,流程图和/或框图中的每个方框以及流程图和/或框图中各方框的组合可以由计算机程序指令实现。这些计算机程序指令可被提供给通用计算机、专用计算机、或其它可编程数据处理装置的处理器,以产生一种机器,使得经由计算机或其它可编程数据处理装置的处理器执行的这些指令使能对流程图和/或框图的一个或多个方框中指定的功能/动作的实现。这种处理器可以是但不限于是通用处理器、专用处理器、特殊应用处理器或者现场可编程逻辑电路。还可理解,框图和/或流程图中的每个方框以及框图和/或流程图中的方框的组合,也可以由执行指定的功能或动作的专用硬件来实现,或可由专用硬件和计算机指令的组合来实现。
以上所述,仅为本申请的具体实施方式,所属领域的技术人员可以清楚地了解到,为了描述的方便和简洁,上述描述的***、模块和单元的具体工作过程,可以参考前述方法实施例中的对应过程,在此不再赘述。应理解,本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到各种等效的修改或替换,这些修改或替换都应涵盖在本申请的保护范围之内。
Claims (10)
1.一种显示面板的Mura检测方法,其特征在于,所述显示面板包括多个像素电路,所述像素电路包括:
数据写入模块,所述数据写入模块的控制端与第一扫描信号端电连接,所述数据写入模块的第一端与数据电压信号端电连接;
第一发光控制模块,所述第一发光控制模块的控制端与发光控制信号端电连接,所述第一发光控制模块的第一端与所述数据写入模块的第二端电连接;
负电压输入模块,所述负电压输入模块的控制端与第二扫描信号端电连接,所述负电压输入模块的第一端与负电压信号端电连接,所述负电压输入模块的第二端与所述第一发光控制模块的第二端电连接;
所述方法包括:
对于多个所述像素电路中的第i个像素电路,向所述第一扫描信号端、所述发光控制信号端和所述第二扫描信号端提供导通电平,使所述数据写入模块、所述第一发光控制模块和所述负电压输入模块导通,并获取第i个像素电路的电流参数,i为正整数;
根据所述显示面板的多个所述像素电路的电流参数,确定所述显示面板的Mura检测结果。
2.根据权利要求1所述的方法,其特征在于,所述像素电路还包括:
驱动模块,所述驱动模块的控制端与第一节点电连接,所述驱动模块的第一端与所述数据写入模块的第二端电连接,所述驱动模块的第二端与所述第一发光控制模块的第一端电连接;
在所述获取第i个像素电路的电流参数之前,所述方法还包括:
向所述第i个像素电路的所述第一节点提供导通电平,使所述第i个像素电路的所述驱动模块导通。
3.根据权利要求2所述的方法,其特征在于,所述像素电路还包括:
存储电容,所述存储电容的第一极板与第一电源信号端电连接,所述存储电容的第二极板与所述第一节点电连接,用于维持所述第一节点的电位;
第一复位模块,所述第一复位模块的控制端与第三扫描信号端电连接,所述第一复位模块的第一端与参考信号端电连接,所述第一复位模块的第二端与所述第一节点及所述存储电容的第二极板电连接;
在向所述第一扫描信号端、所述发光控制信号端和所述第二扫描信号端提供导通电平之前,所述方法还包括:
向所述第三扫描信号端和所述参考信号端提供导通电平,所述第一复位模块响应于所述第三扫描信号端的导通电平而导通,所述参考信号端的导通电平通过所述第一复位模块传输至所述第一节点并为所述存储电容充电;
所述向所述第i个像素电路的所述第一节点提供导通电平,具体包括:
通过所述第i个像素电路的所述存储电容的放电向所述第i个像素电路的所述第一节点提供导通电平;
优选地,所述负电压信号端与所述参考信号端复用;
优选地,所述第一扫描信号端与所述第二扫描信号端复用。
4.根据权利要求1所述的方法,其特征在于,所述像素电路还包括:
第二发光控制模块,所述第二发光控制模块的控制端与所述发光控制信号端电连接,所述第二发光控制模块的第一端与所述第一电源信号端电连接,所述第二发光控制模块的第二端与所述数据写入模块的第二端电连接;
所述获取第i个像素电路的电流参数,具体包括:
向所述第i个像素电路的数据电压信号端提供第一电压值的数据电压信号,向所述第i个像素电路的第一电源信号端提供第二电压值的第一电源信号,并获取第i个像素电路的电流参数;
其中,所述第一电压值大于所述第二电压值,且所述第一电压值与所述第二电压值之间的差值小于或等于预设第一阈值;
优选地,所述预设第一阈值小于0.6V。
5.根据权利要求1所述的方法,其特征在于,所述获取第i个像素电路的电流参数,具体包括:
对所述第i个像素电路进行N次测试,得到所述第i个像素电路N次测试的电流值,N大于1且为整数;
根据所述第i个像素电路N次测试的电流值,确定所述第i个像素电路的电流参数;
优选地,所述根据所述第i个像素电路N次测试的电流值,确定所述第i个像素电路的电流参数,具体包括:
将所述第i个像素电路N次测试的电流值中的最大电流值与最小电流值的差值作为所述第i个像素电路的电流参数;或者,
根据所述第i个像素电路N次测试的电流值,生成所述第i个像素电路的电流波形;将所述第i个像素电路的电流波形的面积作为所述第i个像素电路的电流参数。
6.根据权利要求1所述的方法,其特征在于,所述根据所述显示面板的多个所述像素电路的电流参数,确定所述显示面板的Mura检测结果,具体包括:
在所述显示面板中的至少一个所述像素电路的电流参数与预设的基准电流参数之间的差值大于预设第二阈值的情况下,确定所述显示面板存在Mura现象;或者,
在所述显示面板中的任意两个所述像素电路的电流参数之间的差值大于预设第三阈值的情况下,确定所述显示面板存在Mura现象。
7.根据权利要求1所述的方法,其特征在于,所述根据所述显示面板的多个所述像素电路的电流参数,确定所述显示面板的Mura检测结果,具体包括:
根据所述显示面板的多个所述像素电路的电流参数,生成电流参数矩阵,所述电流参数矩阵包括与多个所述像素电路一一对应的电流参数;
根据预先确定的电流参数与灰阶值之间的对应关系,将所述电流参数矩阵转换为灰阶图,所述灰阶图包括与多个所述像素电路一一对应的灰阶块;
在所述灰阶图中的至少一个所述灰阶块的灰阶值与预设的基准灰阶值之间的差值大于预设第四阈值的情况下,确定所述显示面板存在Mura现象;或者,
在所述灰阶图中的任意两个所述灰阶块的灰阶值之间的差值大于预设第五阈值的情况下,确定所述显示面板存在Mura现象。
8.根据权利要求1所述的方法,其特征在于,所述负电压输入模块的第二端还与发光元件的第一极电连接,所述负电压输入模块还用于对所述发光元件的第一极进行复位;
优选地,所述数据写入模块包括第一晶体管,所述第一晶体管的栅极与所述第一扫描信号端电连接,所述第一晶体管的第一极与所述数据电压信号端电连接;所述第一发光控制模块包括第二晶体管,所述第二晶体管的栅极与发光控制信号端电连接,所述第二晶体管的第一极与所述第一晶体管的第二极电连接;所述负电压输入模块包括第三晶体管,所述第三晶体管的栅极与所述第二扫描信号端电连接,所述第三晶体管的第一极与所述负电压信号端电连接,所述第三晶体管的第二极与所述第二晶体管的第二极电连接。
9.一种显示面板的Mura检测装置,其特征在于,所述显示面板包括多个像素电路,所述像素电路包括:
数据写入模块,所述数据写入模块的控制端与第一扫描信号端电连接,所述数据写入模块的第一端与数据电压信号端电连接;
第一发光控制模块,所述第一发光控制模块的控制端与发光控制信号端电连接,所述第一发光控制模块的第一端与所述数据写入模块的第二端电连接;
负电压输入模块,所述负电压输入模块的控制端与第二扫描信号端电连接,所述负电压输入模块的第一端与负电压信号端电连接,所述负电压输入模块的第二端与所述第一发光控制模块的第二端电连接;
所述装置包括:
获取模块,用于对于多个所述像素电路中的任意第i个像素电路,向所述第一扫描信号端、所述发光控制信号端和所述第二扫描信号端提供导通电平,使所述数据写入模块、所述第一发光控制模块和所述负电压输入模块导通,并获取第i个像素电路的电流参数,i为正整数;
确定模块,用于根据所述显示面板的多个所述像素电路的电流参数,确定所述显示面板的Mura检测结果。
10.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质上存储计算机程序,所述计算机程序被处理器执行时实现如权利要求1至8中任一项所述的显示面板的Mura检测方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111590367.XA CN114283718B (zh) | 2021-12-23 | 2021-12-23 | 显示面板的Mura检测方法、装置及可读存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111590367.XA CN114283718B (zh) | 2021-12-23 | 2021-12-23 | 显示面板的Mura检测方法、装置及可读存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114283718A true CN114283718A (zh) | 2022-04-05 |
CN114283718B CN114283718B (zh) | 2023-10-24 |
Family
ID=80874532
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111590367.XA Active CN114283718B (zh) | 2021-12-23 | 2021-12-23 | 显示面板的Mura检测方法、装置及可读存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114283718B (zh) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20180254009A1 (en) * | 2017-03-01 | 2018-09-06 | Shanghai Tianma AM-OLED Co., Ltd. | Current detection method for pixel circuit, display panel and display device |
CN111179793A (zh) * | 2020-01-06 | 2020-05-19 | 京东方科技集团股份有限公司 | 显示基板的检测方法及装置 |
CN111696486A (zh) * | 2020-07-14 | 2020-09-22 | 京东方科技集团股份有限公司 | 一种像素驱动电路及其驱动方法、显示基板及显示装置 |
CN111785210A (zh) * | 2020-07-16 | 2020-10-16 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、显示基板、显示装置 |
US20200402432A1 (en) * | 2019-06-19 | 2020-12-24 | Samsung Display Co., Ltd. | Method of detecting a pixel defect |
WO2021027897A1 (zh) * | 2019-08-14 | 2021-02-18 | 京东方科技集团股份有限公司 | 像素单元、阵列基板、显示面板以及显示装置 |
CN113327556A (zh) * | 2021-06-25 | 2021-08-31 | 合肥京东方卓印科技有限公司 | 像素电路及其驱动方法、显示面板 |
CN113345355A (zh) * | 2021-06-09 | 2021-09-03 | 云谷(固安)科技有限公司 | 显示面板的Mura检测方法、装置及介质 |
CN113516951A (zh) * | 2021-04-30 | 2021-10-19 | 昆山工研院新型平板显示技术中心有限公司 | 像素驱动电路及其驱动方法、显示装置 |
-
2021
- 2021-12-23 CN CN202111590367.XA patent/CN114283718B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20180254009A1 (en) * | 2017-03-01 | 2018-09-06 | Shanghai Tianma AM-OLED Co., Ltd. | Current detection method for pixel circuit, display panel and display device |
US20200402432A1 (en) * | 2019-06-19 | 2020-12-24 | Samsung Display Co., Ltd. | Method of detecting a pixel defect |
WO2021027897A1 (zh) * | 2019-08-14 | 2021-02-18 | 京东方科技集团股份有限公司 | 像素单元、阵列基板、显示面板以及显示装置 |
CN111179793A (zh) * | 2020-01-06 | 2020-05-19 | 京东方科技集团股份有限公司 | 显示基板的检测方法及装置 |
CN111696486A (zh) * | 2020-07-14 | 2020-09-22 | 京东方科技集团股份有限公司 | 一种像素驱动电路及其驱动方法、显示基板及显示装置 |
CN111785210A (zh) * | 2020-07-16 | 2020-10-16 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、显示基板、显示装置 |
CN113516951A (zh) * | 2021-04-30 | 2021-10-19 | 昆山工研院新型平板显示技术中心有限公司 | 像素驱动电路及其驱动方法、显示装置 |
CN113345355A (zh) * | 2021-06-09 | 2021-09-03 | 云谷(固安)科技有限公司 | 显示面板的Mura检测方法、装置及介质 |
CN113327556A (zh) * | 2021-06-25 | 2021-08-31 | 合肥京东方卓印科技有限公司 | 像素电路及其驱动方法、显示面板 |
Also Published As
Publication number | Publication date |
---|---|
CN114283718B (zh) | 2023-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10593242B2 (en) | Detection method and detection device of display panel | |
US10373538B2 (en) | Judging method of array test reliability, testing method and device of organic light emitting backplane | |
US9824618B2 (en) | Display device and method for driving same | |
CN102122486B (zh) | 显示装置、光检测方法以及电子装置 | |
US20180033373A1 (en) | Organic light-emitting display panel, organic light-emitting display device, driving circuit, controller, and driving method | |
US20200320925A1 (en) | Led display device and method for driving the same | |
US11257406B2 (en) | Aging detection circuit, aging compensation circuit, display panel and aging compensation method | |
CN111009201A (zh) | 裂纹检测器和具有其的显示装置 | |
CN102222463A (zh) | 显示设备及其驱动方法 | |
US20130342229A1 (en) | Liquid crystal display and dead pixel test circuit and method for liquid crystal display | |
CN109036236B (zh) | 阵列基板检测方法及检测装置 | |
US10510311B2 (en) | Panel-driving device and display device | |
US20210256889A1 (en) | Array substrate and testing method thereof | |
CN107978279B (zh) | 像素电路的数据电压补偿方法、补偿装置及显示*** | |
US10762813B2 (en) | Method and device for detecting deficiency of external compensation line, and display module | |
CN102741911A (zh) | 显示装置 | |
CN107731143A (zh) | Amoled显示器的测试电路和测试方法、amoled显示器 | |
US20190204147A1 (en) | Light Detection Circuit and Detection Method Thereof, and Light Detection Device | |
US10366648B2 (en) | Semiconductor integrated circuit, timing controller, and display device | |
US9922599B2 (en) | Devices and methods for applying data voltage signal, display panels and display devices | |
CN114283718B (zh) | 显示面板的Mura检测方法、装置及可读存储介质 | |
CN103165059A (zh) | 显示器驱动方法、驱动模块及显示装置 | |
CN113345355B (zh) | 显示面板的Mura检测方法、装置及介质 | |
CN109389919B (zh) | 显示面板的检测方法及装置 | |
US20220319403A1 (en) | Source driver and display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |