CN114281148B - 一种动态电流偏置电路 - Google Patents
一种动态电流偏置电路 Download PDFInfo
- Publication number
- CN114281148B CN114281148B CN202111450823.0A CN202111450823A CN114281148B CN 114281148 B CN114281148 B CN 114281148B CN 202111450823 A CN202111450823 A CN 202111450823A CN 114281148 B CN114281148 B CN 114281148B
- Authority
- CN
- China
- Prior art keywords
- power supply
- electrode
- tube
- current
- pmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Amplifiers (AREA)
Abstract
本发明公开了一种动态电流偏置电路,包括:虚拟电源提供模块、电源电压监测模块和电流镜像模块;虚拟电源提供模块与电源连接,用于在电源电压下降时,输出恒定的虚拟电压;电源电压监测模块分别与电源和虚拟电源提供模块连接,用于在电源电压下降时,生成与电源电压下降速度成正比的第一电流;电流镜像模块与虚拟电源提供模块连接,用于在电源电压下降时,基于恒定的虚拟电压和第一电流,为后续电路提供与电源电压下降速度成正比的第二电流。本发明的动态电流偏置电路最终输出的偏置电流大小为动态调节,且与电源下降速率成比例,在维持电路低功耗的同时,解决了被偏置电路响应速度不够的问题。
Description
技术领域
本发明属于电子电路技术领域,更具体地,涉及一种动态电流偏置电路。
背景技术
在集成电路设计中,由晶体管、MOS管等半导体器件所构成的放大器要做到不失真地将信号电压放大,就必须保证这些器件处于特定的工作状态,即应该设置它们的工作点,而这些工作点的设置是可以通过外部电路来实现的,这种外部电路就称为偏置电路。当然除了放大器,在集成电路中很多电路结构都要由偏置电路为它们提供工作点或者稳定的初始态,这些电路结构通常称为偏置电路所驱动的后续电路,因此偏置电路在集成电路中非常重要,且应用广泛。根据所提供的信号类型,偏置电路分成电流偏置电路和电压偏置电路等不同类型。
在物联网、可穿戴设备等应用中,低功耗是一个极其重要的电路性能指标。然而在常规电路中,电流偏置电路功耗与电路速度基本线性相关,很难达到维持低功耗的同时,保持较快的响应速度。
譬如在某些上电/掉电复位电路中,电流偏置电路需要对电源掉电进行快速响应,然而受限于功耗要求,响应速度很难提升。
因此,特别需要一种解决上电/掉电复位电路中功耗与电路响应速度问题的动态电流偏置电路。
发明内容
本发明的目的是提出一种解决上电/掉电复位电路中功耗与电路响应速度问题的动态电流偏置电路。
为了实现上述目的,本发明提供一种动态电流偏置电路,包括:虚拟电源提供模块、电源电压监测模块和电流镜像模块;所述虚拟电源提供模块与电源连接,用于在电源电压下降时,输出恒定的虚拟电压;所述电源电压监测模块分别与所述电源和虚拟电源提供模块连接,用于在电源电压下降时,生成与电源电压下降速度成正比的第一电流;所述电流镜像模块与所述虚拟电源提供模块连接,用于在电源电压下降时,基于所述恒定的虚拟电压和第一电流,为后续电路提供与所述电源电压下降速度成正比的第二电流。
优选的,所述虚拟电源提供模块包括:第一NMOS管、第一PMOS管、第一电容和电流源;所述第一NMOS管的漏极与所述第一NMOS管的栅极和所述电源的正极连接,所述第一NMOS管的栅极与所述第一NMOS管的漏极和所述电源的正极连接,所述第一NMOS管的源极与所述第一PMOS管的源极和第一电容的一端连接;所述第一PMOS管的源极与所述第一NMOS管的源极和第一电容的一端连接,所述第一PMOS管的栅极与所述第一PMOS管的漏极和电流源的正极连接,所述第一PMOS管的漏极与所述第一PMOS管的栅极和电流源的正极连接;所述电流源的负极与所述电源的负极连接,所述第一电容的另一端与所述电源的负极连接。
优选的,所述电源电压监测模块包括:第二电容、第一PMOS管和电流源;所述第二电容的一端分别与所述第一NMOS管的漏极、栅极和所述电源的正极连接,所述第二电容的另一端与所述第一PMOS管的漏极和栅极连接;所述第一PMOS管的源极与所述第一NMOS管的源极和第一电容的一端连接,所述第一PMOS管的栅极与所述第一PMOS管的漏极、电流源的正极和所述第二电容的另一端连接,所述第一PMOS管的漏极与所述第一PMOS管的栅极、电流源的正极和所述第二电容的另一端连接。
优选的,所述电流镜像模块包括:第一PMOS管、第二PMOS管、第二NMOS管和第三NMOS管;所述第一PMOS管的源极与所述第一NMOS管的源极、第一电容的一端和第二PMOS管的源极连接,所述第一PMOS管的栅极与所述第一PMOS管的漏极、电流源的正极、所述第二电容的另一端和第二PMOS管的栅极连接,所述第一PMOS管的漏极与所述第一PMOS管的栅极、电流源的正极、所述第二电容的另一端和第二PMOS管的栅极连接;所述第二PMOS管的源极与所述第一NMOS管的源极、第一电容的一端和第一PMOS管的源极连接,所述第二PMOS管的栅极与所述第一PMOS管的漏极、栅极、电流源的正极和所述第二电容的另一端连接,所述第二PMOS管的漏极与所述第二NMOS管的栅极、漏极、所述第三NMOS管的栅极连接;所述第二NMOS管的漏极与所述第二NMOS管的栅极、所述第三NMOS管的栅极和所述第二PMOS管的漏极连接,所述第二NMOS管的栅极与所述第二NMOS管的漏极、所述第三NMOS管的栅极和所述第二PMOS管的漏极连接,所述第二NMOS管的源极与所述电源的负极连接;所述第三NMOS管的栅极与所述第二NMOS管的漏极、栅极和所述第二PMOS管的漏极连接,所述第三NMOS管的源极与所述电源的负极连接。
优选的,所述第二PMOS管的源极、所述第一NMOS管的源极、第一电容的一端和第一PMOS管的源极的连接处为虚拟电压输出点。
优选的,所述虚拟电压输出点的电压为虚拟电压。
优选的,在电源电压下降时,流过所述第二电容的电流是与电源电压下降速度成正比的第一电流。
优选的,采用下述公式计算第一电流:
I=C*dVDD/dt
其中,I为第一电流,C为第二电容的电容值,VDD/dt为电源电压下降速度,VDD为电源电压,t为下降时间。
优选的,所述第三NMOS管的漏极用于与所述后续电路连接,为所述后续电路提供与所述电源电压下降速度成正比的第二电流。
优选的,第一PMOS管与第二PMOS管的尺寸相等,所述第二NMOS管和第三NMOS管的尺寸相等。
本发明的有益效果在于:本发明的动态电流偏置电路最终输出的偏置电流大小为动态调节,且与电源下降速率成比例,在维持电路低功耗的同时,解决了被偏置电路响应速度不够的问题。
本发明的装置具有其它的特性和优点,这些特性和优点从并入本文中的附图和随后的具体实施例中将是显而易见的,或者将在并入本文中的附图和随后的具体实施例中进行详细陈述,这些附图和具体实施例共同用于解释本发明的特定原理。
附图说明
通过结合附图对本发明示例性实施方式进行更详细的描述,本发明的上述以及其它目的、特征和优势将变得更加明显,其中,在本发明示例性实施方式中,相同的参考标号通常代表相同部件。
图1示出了根据本发明的一个动态电流偏置电路的电路原理图。
图2示出了根据本发明的一个动态电流偏置电路的动态电流偏置电路工作波形。
附图标记说明:
102、虚拟电源提供模块;104、电源电压监测模块;106、电流镜像模块;PM0、第一PMOS管;PM1、第二PMOS管;NM2、第一NMOS管;NM0、第二NMOS管;NM1、第三NMOS管;C1、第一电容;C0、第二电容;Ibias、电流源;VDD、电源的正极;GND、电源的负极;VDD_Vir、虚拟电压。
具体实施方式
下面将更详细地描述本发明的优选实施方式。虽然以下描述了本发明的优选实施方式,然而应该理解,可以以各种形式实现本发明而不应被这里阐述的实施方式所限制。相反,提供这些实施方式是为了使本发明更加透彻和完整,并且能够将本发明的范围完整地传达给本领域的技术人员。
根据本发明的一种动态电流偏置电路,包括:虚拟电源提供模块、电源电压监测模块和电流镜像模块;虚拟电源提供模块与电源连接,用于在电源电压下降时,输出恒定的虚拟电压;电源电压监测模块分别与电源和虚拟电源提供模块连接,用于在电源电压下降时,生成与电源电压下降速度成正比的第一电流;电流镜像模块与虚拟电源提供模块连接,用于在电源电压下降时,基于恒定的虚拟电压和第一电流,为后续电路提供与电源电压下降速度成正比的第二电流。
具体的,虚拟电源提供模块在电源电压下降时,输出恒定的虚拟电压,电源电压监测模块生成与电源电压下降速度成正比的第一电流,在恒定的虚拟电压和与电源电压下降速度成正比的第一电流的作用下,电流镜像模块为后续电路提供与电源电压下降速度成正比的第二电流,该第二电流根据放大倍数实现动态调节。
根据示例性的实施方式,动态电流偏置电路最终输出的偏置电流大小为动态调节,且与电源下降速率成比例,在维持电路低功耗的同时,解决了被偏置电路响应速度不够的问题。
作为优选方案,虚拟电源提供模块包括:第一NMOS管、第一PMOS管、第一电容和电流源;第一NMOS管的漏极与第一NMOS管的栅极和电源的正极连接,第一NMOS管的栅极与第一NMOS管的漏极和电源的正极连接,第一NMOS管的源极与第一PMOS管的源极和第一电容的一端连接;第一PMOS管的源极与第一NMOS管的源极和第一电容的一端连接,第一PMOS管的栅极与第一PMOS管的漏极和电流源的正极连接,第一PMOS管的漏极与第一PMOS管的栅极和电流源的正极连接;电流源的负极与电源的负极连接,第一电容的另一端与电源的负极连接。
具体的,在电源电压正常工作时,第一电容充电,当电源电压下降时,第一电容将存储的电流释放,形成恒定的虚拟电压。
作为优选方案,电源电压监测模块包括:第二电容、第一PMOS管和电流源;第二电容的一端分别与第一NMOS管的漏极、栅极和电源的正极连接,第二电容的另一端与第一PMOS管的漏极和栅极连接;第一PMOS管的源极与第一NMOS管的源极和第一电容的一端连接,第一PMOS管的栅极与第一PMOS管的漏极、电流源的正极和第二电容的另一端连接,第一PMOS管的漏极与第一PMOS管的栅极、电流源的正极和第二电容的另一端连接。
具体的,电源电压监测电路地作用是在第二电容C0处产生一个与电源电压下降速率成正比的电流IC(IC=C0*dVDD/dt)。此时流经第一PMOS管的电流由两部分组成:较小的恒定电流源电流Ibias,与电源电压下降速率成正比的电流IC。
作为优选方案,电流镜像模块包括:第一PMOS管、第二PMOS管、第二NMOS管和第三NMOS管;第一PMOS管的源极与第一NMOS管的源极、第一电容的一端和第二PMOS管的源极连接,第一PMOS管的栅极与第一PMOS管的漏极、电流源的正极、第二电容的另一端和第二PMOS管的栅极连接,第一PMOS管的漏极与第一PMOS管的栅极、电流源的正极、第二电容的另一端和第二PMOS管的栅极连接;第二PMOS管的源极与第一NMOS管的源极、第一电容的一端和第一PMOS管的源极连接,第二PMOS管的栅极与第一PMOS管的漏极、栅极、电流源的正极和第二电容的另一端连接,第二PMOS管的漏极与第二NMOS管的栅极、漏极、第三NMOS管的栅极连接;第二NMOS管的漏极与第二NMOS管的栅极、第三NMOS管的栅极和第二PMOS管的漏极连接,第二NMOS管的栅极与第二NMOS管的漏极、第三NMOS管的栅极和第二PMOS管的漏极连接,第二NMOS管的源极与电源的负极连接;第三NMOS管的栅极与第二NMOS管的漏极、栅极和第二PMOS管的漏极连接,第三NMOS管的源极与电源的负极连接。
具体的,基于电流镜像,在电源电压下降时,第一PMOS管的漏极与栅极连接,源极电压是恒定的虚拟电压,因此,第一PMOS管工作在饱和区,同样的第二PMOS管也工作在饱和区,因此第一PMOS管和第二PMOS管的电流均为与电源电压下降速度成正比的第一电流与电流源的电流之和,第三NMOS管的漏极的生成与在第二电容处产生的与电源电压下降速度成正比的第一电流相关的第二电流,该第二电流是第三NMOS管的放大倍数乘以电源电压下降速度成正比的第一电流与电流源的电流之和。
作为优选方案,第二PMOS管的源极、第一NMOS管的源极、第一电容的一端和第一PMOS管的源极的连接处为虚拟电压输出点。
作为优选方案,虚拟电压输出点的电压为虚拟电压。
具体的,第二PMOS管的源极、第一NMOS管的源极、第一电容的一端和第一PMOS管的源极的相互连接的位置为虚拟电压输出点,该点的电压称之为虚拟电压,在电源电压下降时,虚拟电压保持近似恒定。
作为优选方案,在电源电压下降时,流过第二电容的电流是与电源电压下降速度成正比的第一电流。
具体的,电源电压监测电路地作用是在第二电容C0处产生一个与电源电压下降速率成正比的电流IC(IC=C0*dVDD/dt)。
作为优选方案,采用下述公式计算第一电流:
I=C*dVDD/dt
其中,I为第一电流,C为第二电容的电容值,VDD/dt为电源电压下降速度,VDD为电源电压,t为下降时间。
具体的,根据需要,选择合适的第二电容的电容值,实现动态调节电流。
作为优选方案,第三NMOS管的漏极用于与后续电路连接,为后续电路提供与电源电压下降速度成正比的第二电流。
具体的,由于电流镜像电路,因此第三NMOS管的漏段产生最终的与电源下降速率成比例的动态电流。
作为优选方案,第一PMOS管与第二PMOS管的尺寸相等,第二NMOS管和第三NMOS管的尺寸相等。
具体的,由于第一PMOS管、第二PMOS管、第二NMOS管和第三NMOS管组成了电流镜像电路,所以第一PMOS管与第二PMOS管的尺寸相等,第二NMOS管和第三NMOS管的尺寸相等。
实施例
图1示出了根据本发明的一个动态电流偏置电路的电路原理图。图2示出了根据本发明的一个动态电流偏置电路的动态电流偏置电路工作波形。
结合图1和图2所示,该动态电流偏置电路,包括:虚拟电源提供模块102、电源电压监测模块104和电流镜像模块106;虚拟电源提供模块102与电源连接,用于在电源电压下降时,输出恒定的虚拟电压VDD_Vir;电源电压监测模块104分别与电源和虚拟电源提供模块102连接,用于在电源电压下降时,生成与电源电压下降速度成正比的第一电流;电流镜像模块106与虚拟电源提供模块102连接,用于在电源电压下降时,基于恒定的虚拟电压和第一电流,为后续电路提供与电源电压下降速度成正比的第二电流。
其中,虚拟电源提供模块102包括:第一NMOS管NM2、第一PMOS管PM0、第一电容C1和电流源Ibias;第一NMOS管NM2的漏极与第一NMOS管NM2的栅极和电源的正极VDD连接,第一NMOS管NM2的栅极与第一NMOS管NM2的漏极和电源的正极VDD连接,第一NMOS管NM2的源极与第一PMOS管PM0的源极和第一电容C1的一端连接;第一PMOS管PM0的源极与第一NMOS管NM2的源极和第一电容C1的一端连接,第一PMOS管PM0的栅极与第一PMOS管PM0的漏极和电流源Ibias的正极连接,第一PMOS管PM0的漏极与第一PMOS管PM0的栅极和电流源Ibias的正极连接;电流源Ibias的负极与电源的负极GND连接,第一电容C1的另一端与电源的负极GND连接。
其中,电源电压监测模块104包括:第二电容C0、第一PMOS管PM0和电流源Ibias;第二电容C0的一端分别与第一NMOS管NM2的漏极、栅极和电源的正极VDD连接,第二电容C0的另一端与第一PMOS管PM0的漏极和栅极连接;第一PMOS管PM0的源极与第一NMOS管NM2的源极和第一电容C1的一端连接,第一PMOS管PM0的栅极与第一PMOS管PM0的漏极、电流源Ibias的正极和第二电容C0的另一端连接,第一PMOS管PM0的漏极与第一PMOS管PM0的栅极、电流源Ibias的正极和第二电容C0的另一端连接。
其中,电流镜像模块106包括:第一PMOS管PM0、第二PMOS管PM1、第二NMOS管NM0和第三NMOS管NM1;第一PMOS管PM0的源极与第一NMOS管NM2的源极、第一电容C1的一端和第二PMOS管PM1的源极连接,第一PMOS管PM0的栅极与第一PMOS管PM0的漏极、电流源Ibias的正极、第二电容C0的另一端和第二PMOS管PM1的栅极连接,第一PMOS管PM0的漏极与第一PMOS管PM0的栅极、电流源Ibias的正极、第二电容C0的另一端和第二PMOS管PM1的栅极连接;第二PMOS管PM1的源极与第一NMOS管NM2的源极、第一电容C1的一端和第一PMOS管PM0的源极连接,第二PMOS管PM1的栅极与第一PMOS管PM0的漏极、栅极、电流源Ibias的正极和第二电容C0的另一端连接,第二PMOS管PM1的漏极与第二NMOS管NM0的栅极、漏极、第三NMOS管NM1的栅极连接;第二NMOS管NM0的漏极与第二NMOS管NM0的栅极、第三NMOS管NM1的栅极和第二PMOS管PM1的漏极连接,第二NMOS管NM0的栅极与第二NMOS管NM0的漏极、第三NMOS管NM1的栅极和第二PMOS管PM1的漏极连接,第二NMOS管NM0的源极与电源的负极GND连接;第三NMOS管NM1的栅极与第二NMOS管NM0的漏极、栅极和第二PMOS管PM1的漏极连接,第三NMOS管NM1的源极与电源的负极GND连接。
其中,第二PMOS管PM1的源极、第一NMOS管NM2的源极、第一电容C1的一端和第一PMOS管PM0的源极的连接处为虚拟电压VDD_Vir输出点。
其中,虚拟电压VDD_Vir输出点的电压为虚拟电压VDD_Vir。
其中,在电源电压下降时,流过第二电容C0的电流是与电源电压下降速度成正比的第一电流。
其中,采用下述公式计算第一电流:
I=C*dVDD/dt
其中,I为第一电流,C为第二电容C0的电容值,VDD/dt为电源电压下降速度,VDD为电源电压,t为下降时间。
作为优选方案,第三NMOS管NM1的漏极用于与后续电路连接,为后续电路提供与电源电压下降速度成正比的第二电流。
其中,第一PMOS管PM0与第二PMOS管PM1的尺寸相等,第二NMOS管NM0和第三NMOS管NM1的尺寸相等。
本实施例中,NM2尺寸为10um/0.5um,PM0/PM1尺寸为1um/1um,NM0/NM1为1um/1um;C0/C1分别为0.3pF/8pF;Ibias为10nA。
如图2所示,在10uS的时候,电源电压以3v/uS的速度开始下降,在电源电压下降过程中,虚拟电压VDD_Vir保持相对恒定,变化幅度较小。此时流过第二电容C0的电流IC0从0nA快速上升,并在10.3uS时达到稳定值730nA(理想值为0.3pF*3v/uS=900nA,由于电路中寄生电容等非理想因素,实际值为730nA)。最终输出偏置电流由NM1的漏端提供,并由电源电压恒定时的10nA,快速上升至稳定之740nA,变化比例为74倍。
以上已经描述了本发明的各实施例,上述说明是示例性的,并非穷尽性的,并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下,对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。
Claims (10)
1.一种动态电流偏置电路,其特征在于,包括:虚拟电源提供模块、电源电压监测模块和电流镜像模块;
所述虚拟电源提供模块与电源连接,用于在电源电压下降时,输出恒定的虚拟电压;
所述电源电压监测模块分别与所述电源和虚拟电源提供模块连接,用于在电源电压下降时,生成与电源电压下降速度成正比的第一电流;
所述电流镜像模块与所述虚拟电源提供模块连接,用于在电源电压下降时,基于所述恒定的虚拟电压和第一电流,为后续电路提供与所述电源电压下降速度成正比的第二电流。
2.根据权利要求1所述的动态电流偏置电路,其特征在于,所述虚拟电源提供模块包括:第一NMOS管、第一PMOS管、第一电容和电流源;
所述第一NMOS管的漏极与所述第一NMOS管的栅极和所述电源的正极连接,所述第一NMOS管的栅极与所述第一NMOS管的漏极和所述电源的正极连接,所述第一NMOS管的源极与所述第一PMOS管的源极和第一电容的一端连接;
所述第一PMOS管的源极与所述第一NMOS管的源极和第一电容的一端连接,所述第一PMOS管的栅极与所述第一PMOS管的漏极和电流源的正极连接,所述第一PMOS管的漏极与所述第一PMOS管的栅极和电流源的正极连接;
所述电流源的负极与所述电源的负极连接,所述第一电容的另一端与所述电源的负极连接。
3.根据权利要求2所述的动态电流偏置电路,其特征在于,所述电源电压监测模块包括:第二电容、第一PMOS管和电流源;
所述第二电容的一端分别与所述第一NMOS管的漏极、栅极和所述电源的正极连接,所述第二电容的另一端与所述第一PMOS管的漏极和栅极连接;
所述第一PMOS管的源极与所述第一NMOS管的源极和第一电容的一端连接,所述第一PMOS管的栅极与所述第一PMOS管的漏极、电流源的正极和所述第二电容的另一端连接,所述第一PMOS管的漏极与所述第一PMOS管的栅极、电流源的正极和所述第二电容的另一端连接。
4.根据权利要求3所述的动态电流偏置电路,其特征在于,所述电流镜像模块包括:第一PMOS管、第二PMOS管、第二NMOS管和第三NMOS管;
所述第一PMOS管的源极与所述第一NMOS管的源极、第一电容的一端和第二PMOS管的源极连接,所述第一PMOS管的栅极与所述第一PMOS管的漏极、电流源的正极、所述第二电容的另一端和第二PMOS管的栅极连接,所述第一PMOS管的漏极与所述第一PMOS管的栅极、电流源的正极、所述第二电容的另一端和第二PMOS管的栅极连接;
所述第二PMOS管的源极与所述第一NMOS管的源极、第一电容的一端和第一PMOS管的源极连接,所述第二PMOS管的栅极与所述第一PMOS管的漏极、栅极、电流源的正极和所述第二电容的另一端连接,所述第二PMOS管的漏极与所述第二NMOS管的栅极、漏极、所述第三NMOS管的栅极连接;
所述第二NMOS管的漏极与所述第二NMOS管的栅极、所述第三NMOS管的栅极和所述第二PMOS管的漏极连接,所述第二NMOS管的栅极与所述第二NMOS管的漏极、所述第三NMOS管的栅极和所述第二PMOS管的漏极连接,所述第二NMOS管的源极与所述电源的负极连接;
所述第三NMOS管的栅极与所述第二NMOS管的漏极、栅极和所述第二PMOS管的漏极连接,所述第三NMOS管的源极与所述电源的负极连接。
5.根据权利要求4所述的动态电流偏置电路,其特征在于,所述第二PMOS管的源极、所述第一NMOS管的源极、第一电容的一端和第一PMOS管的源极的连接处为虚拟电压输出点。
6.根据权利要求5所述的动态电流偏置电路,其特征在于,所述虚拟电压输出点的电压为虚拟电压。
7.根据权利要求4所述的动态电流偏置电路,其特征在于,在电源电压下降时,流过所述第二电容的电流是与电源电压下降速度成正比的第一电流。
8.根据权利要求7所述的动态电流偏置电路,其特征在于,采用下述公式计算第一电流:
I=C*dVDD/dt
其中,I为第一电流,C为第二电容的电容值,VDD/dt为电源电压下降速度,VDD为电源电压,t为下降时间。
9.根据权利要求4所述的动态电流偏置电路,其特征在于,所述第三NMOS管的漏极用于与所述后续电路连接,为所述后续电路提供与所述电源电压下降速度成正比的第二电流。
10.根据权利要求4所述的动态电流偏置电路,其特征在于,第一PMOS管与第二PMOS管的尺寸相等,所述第二NMOS管和第三NMOS管的尺寸相等。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111450823.0A CN114281148B (zh) | 2021-11-30 | 2021-11-30 | 一种动态电流偏置电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111450823.0A CN114281148B (zh) | 2021-11-30 | 2021-11-30 | 一种动态电流偏置电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114281148A CN114281148A (zh) | 2022-04-05 |
CN114281148B true CN114281148B (zh) | 2023-03-14 |
Family
ID=80870497
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111450823.0A Active CN114281148B (zh) | 2021-11-30 | 2021-11-30 | 一种动态电流偏置电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114281148B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN202533829U (zh) * | 2012-02-17 | 2012-11-14 | 安凯(广州)微电子技术有限公司 | 无电容型低压差线性稳压***及其偏置电流调整电路 |
CN106330171A (zh) * | 2016-08-26 | 2017-01-11 | 成都启臣微电子股份有限公司 | 基于负压检测和带隙基准的正负压动态偏置电平位移电路 |
CN110545095A (zh) * | 2019-07-17 | 2019-12-06 | 南开大学 | 快速掉电信号检测电路及检测电源电压抖动的上电复位装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080150614A1 (en) * | 2006-12-20 | 2008-06-26 | Peter Vancorenland | Method and system for dynamic supply voltage biasing of integrated circuit blocks |
-
2021
- 2021-11-30 CN CN202111450823.0A patent/CN114281148B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN202533829U (zh) * | 2012-02-17 | 2012-11-14 | 安凯(广州)微电子技术有限公司 | 无电容型低压差线性稳压***及其偏置电流调整电路 |
CN106330171A (zh) * | 2016-08-26 | 2017-01-11 | 成都启臣微电子股份有限公司 | 基于负压检测和带隙基准的正负压动态偏置电平位移电路 |
CN110545095A (zh) * | 2019-07-17 | 2019-12-06 | 南开大学 | 快速掉电信号检测电路及检测电源电压抖动的上电复位装置 |
Also Published As
Publication number | Publication date |
---|---|
CN114281148A (zh) | 2022-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10503189B1 (en) | Voltage regulator and dynamic bleeder current circuit | |
US6791391B2 (en) | Level shifting circuit | |
US9136827B2 (en) | Power-on reset circuit | |
CN108055014B (zh) | 差动运算放大器以及带隙参考电压产生电路 | |
Li et al. | A fully on-chip digitally assisted LDO regulator with improved regulation and transient responses | |
CN110737298A (zh) | 一种参考电压产生电路 | |
US7750723B2 (en) | Voltage generation circuit provided in a semiconductor integrated device | |
CN115903985A (zh) | 适用于宽输入电压范围ldo电路的限流电路 | |
CN117155123A (zh) | 一种适用于ldo的瞬态跳变过冲抑制电路及其控制方法 | |
CN215219541U (zh) | 一种噪声滤波电路及低压差线性稳压器 | |
JP2009098801A (ja) | 電源回路及びそれを用いた内部電源電圧発生方法 | |
CN114281148B (zh) | 一种动态电流偏置电路 | |
CN115913202B (zh) | 一种用于高压电路的快速上电保护电路 | |
CN114637367B (zh) | 一种芯片内部低压电源产生电路 | |
CN113126688B (zh) | 一种抑制过冲的基准产生电路 | |
CN112965567B (zh) | 一种低噪声电压驱动缓冲器 | |
CN114185384A (zh) | 一种用于低功耗ldo的瞬态增强电路 | |
CN111446949B (zh) | 上电复位电路和集成电路 | |
CN112667019A (zh) | 一种运用于ldo的省电省面积的软启动电路 | |
CN113126685A (zh) | 一种噪声滤波电路及低压差线性稳压器 | |
CN114442714A (zh) | 一种用于钳位PMOS的Vgs的新型钳位结构 | |
US7457090B2 (en) | Use of a known common-mode voltage for input overvoltage protection in pseudo-differential receivers | |
CN215117306U (zh) | 一种运用于ldo的省电省面积的软启动电路 | |
CN216210698U (zh) | 一种高瞬态响应缓冲器 | |
CN114995564B (zh) | 启动电路、启动方法及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |