CN114280857A - 像素结构、显示面板及显示装置 - Google Patents
像素结构、显示面板及显示装置 Download PDFInfo
- Publication number
- CN114280857A CN114280857A CN202210002068.8A CN202210002068A CN114280857A CN 114280857 A CN114280857 A CN 114280857A CN 202210002068 A CN202210002068 A CN 202210002068A CN 114280857 A CN114280857 A CN 114280857A
- Authority
- CN
- China
- Prior art keywords
- plate
- pattern
- electrode pattern
- patterns
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本申请公开了一种像素结构、显示面板及显示装置,涉及显示技术领域。由于该像素结构的第二极板包括的多个极板图案的面积均大于第一面积阈值,因此可以提高第二极板与第一极板的重叠面积,进而可以使得该第二极板与第一电极板构成的存储电容较大,提高像素结构的电压稳定性,保证显示面板的显示效果。
Description
技术领域
本申请涉及显示技术领域,特别涉及一种像素结构、显示面板及显示装置。
背景技术
液晶显示面板(liquid crystal display,LCD)由于其耗电量较低被广泛应用于大尺寸的显示装置中。
相关技术中,由于液晶显示面板存在大视角颜色失真的问题,因此通常情况下的液晶显示面板可以采用多畴(domain)垂直配向(vertical alignment,VA)的显示模式。例如,该液晶显示面板中的像素结构包括主显示区和次显示区。其中,主显示区与次显示区的液晶分子的转动角度不同,从而可以改善液晶显示面板大视角颜色失真的问题。
但是,相关技术中的液晶显示面板的存储电容较小,像素结构的电压稳定性较差,进而导致液晶显示面板的显示效果较差。
发明内容
本申请提供了一种像素结构、显示面板及显示装置,可以解决相关技术中显示面板的显示效果较差的问题。所述技术方案如下:
一方面,提供了一种像素结构,所述像素结构包括:
第一极板;
第一绝缘层,所述第一绝缘层位于所述第一极板的一侧;
第二极板,所述第二极板位于所述第一绝缘层远离第一极板的一侧;
第二绝缘层,所述第二绝缘层位于所述第二极板远离所述第一极板的一侧;
以及像素电极,所述像素电极位于所述第二绝缘层远离所述第二极板的一侧;
其中,所述第二极板包括间隔设置的多个极板图案,所述多个极板图案在所述第一极板上的正投影位于所述第一极板内,且每个所述极板图案在所述第一极板上的正投影的面积大于第一面积阈值,每个所述极板图案与所述像素电极通过所述第二绝缘层中的过孔连接。
可选的,所述像素结构具有第一显示区和第二显示区;所述像素电极包括沿第一方向排布的第一电极图案和第二电极图案,所述多个极板图案包括多个第一极板图案和多个第二极板图案;
所述第一电极图案和所述多个第一极板图案位于所述第一显示区,且每个所述第一极板图案与所述第一电极图案通过所述过孔连接;
所述第二电极图案和所述多个第二极板图案位于所述第二显示区,且每个所述第二极板图案与所述第二电极图案通过所述过孔连接。
可选的,所述第一极板包括位于所述第一显示区的第三极板图案,以及位于所述第二显示区的第四极板图案;
所述多个第一极板图案在所述第三极板图案上的正投影位于所述第三极板图案内,所述多个第二极板图案在所述第四极板图案上的正投影位于所述第四极板图案内。
可选的,所述第三极板图案包括与所述第一电极图案重叠的部分,以及与所述第一电极图案不重叠的部分,所述第三极板图案在所述第一电极图案上的正投影覆盖所述第一电极图案的至少部分边界;
所述第四极板图案包括与所述第二电极图案重叠的部分,以及与所述第二电极图案不重叠的部分,所述第四极板图案在所述第二电极图案覆盖所述第二电极图案的至少部分边界。
可选的,所述像素结构还包括:
沿所述第一方向延伸的放电信号线,所述放电信号线与所述像素电极重叠;
沿所述第一方向延伸的数据信号线,所述数据信号线与所述像素电极不重叠;
沿第二方向延伸的栅极信号线,所述栅极信号线位于所述第一电极图案和第二电极图案之间,所述第二方向与所述第一方向相交;
第一晶体管,所述第一晶体管的栅极与所述栅极信号线连接,所述第一晶体管的第一极与所述数据信号线连接,所述第一晶体管的第二极与一个所述第一极板图案连接;
第二晶体管,所述第二晶体管的栅极与所述栅极信号线连接,所述第二晶体管的第一极与所述数据信号线连接,所述第二晶体管的第二极与一个所述第二极板图案连接;
以及,第三晶体管,所述第三晶体管的栅极与所述栅极信号线连接,所述第三晶体管的第一极与所述第二晶体管的第二极连接,所述第三晶体管的第二极与所述放电信号线连接。
可选的,所述第二极板包括两个所述第一极板图案和两个所述第二极板图案;
两个所述第一极板图案分别位于所述放电信号线的两侧,两个所述第二极板图案分别位于所述放电信号线的两侧。
可选的,两个所述第一极板图案在所述第一电极图案上的正投影位于所述第一电极图案靠近所述第二电极图案的边缘区域;
两个所述第二极板图案在所述第二电极图案上的正投影位于所述第二电极图案靠近所述第一电极图案的边缘区域。
可选的,两个所述第一极板图案在所述第一电极图案上的正投影位于所述第一电极图案的中部区域;
两个所述第二极板图案在所述第二电极图案上的正投影位于所述第二电极图案的中部区域。
可选的,所述第二极板包括四个所述第一极板图案和四个所述第二极板图案;
四个所述第一极板图案中,其中两个第一目标极板图案位于所述放电信号线的一侧,两个第二目标极板图案位于所述放电信号线的另一侧,且一个所述第一目标极板图案在所述第一电极图案上的正投影,以及一个所述第二目标极板图案在所述第一电极图案上的正投影位于所述第一电极图案靠近所述第二电极图案的边缘区域,另一个所述第一目标极板图案在所述第一电极图案上的正投影,以及另一个所述第二目标极板图案在所述第一电极图案上的正投影位于所述第一电极图案的中部区域;
四个所述第二极板图案中,其中两个第三目标极板图案位于所述放电信号线的一侧,两个第四目标极板图案位于所述放电信号线的另一侧,且一个所述第三目标极板图案在所述第二电极图案上的正投影,以及一个所述第四目标极板图案在所述第二电极图案上的正投影位于所述第二电极图案靠近所述第一电极图案的边缘区域,另一个所述第一目标极板图案在所述第二电极图案上的正投影,以及另一个所述第二目标极板图案在所述第二电极图案上的正投影位于所述第二电极图案的中部区域。
可选的,所述栅极信号线与所述第一极板位于同层;所述放电信号线,所述数据信号线,以及所述第二极板位于同层。
可选的,所述像素结构具有第一显示区和第二显示区;所述像素电极包括沿第一方向排布的第一电极图案和第二电极图案,所述多个极板图案包括一个第一极板图案和一个第二极板图案;
所述第一电极图案和所述多个第一极板图案位于所述第一显示区,且所述第一极板图案与所述第一电极图案通过所述过孔连接;所述第二电极图案和所述多个第二极板图案位于所述第二显示区,且所述第二极板图案与所述第二电极图案通过所述过孔连接;
其中,所述第一极板图案在所述第一极板上的正投影的面积,以及所述第二极板图案在所述第一极板上的正投影的面积大于第二面积阈值,所述第二面积阈值大于所述第一面积阈值;所述第一极板图案在所述第一电极图案上的正投影位于所述第一电极图案靠近所述第二电极图案的边缘区域,所述第二极板图案在所述第二电极图案上的正投影位于所述第二电极图案靠近所述第一电极图案的边缘区域。
可选的,所述像素结构还包括:液晶层以及公共电极;
所述液晶层位于所述像素电极和所述公共电极之间,所述像素电极和所述公共电极用于驱动所述液晶层中的液晶分子偏转。
可选的,所述像素结构为八畴像素结构,所述液晶层中的液晶分子通过紫外线和垂直配向方式进行配向。
另一方面,提供了一种显示面板,所述显示面板包括:第一基板,第二基板以及位于所述第一基板和所述第二基板之间的多个如上述方面所述的像素结构。
又一方面,提供了一种显示装置,所述显示装置包括:供电组件以及如上述方面所述的显示面板;
其中,所述供电组件用于为所述显示面板供电。
本申请提供的技术方案带来的有益效果至少包括:
本申请提供了像素结构、显示面板及显示装置,由于该像素结构的第二极板包括的多个极板图案的面积均大于第一面积阈值,因此可以提高第二极板与第一极板的重叠面积,进而可以使得该第二极板与第一电极板构成的存储电容较大,提高像素结构的电压稳定性,保证显示面板的显示效果。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种像素结构的结构示意图;
图2是本申请实施例提供的一种像素结构的等效电路图;
图3是本申请实施例提供的一种像素结构的截面示意图;
图4是本申请实施例提供的一种像素结构的配向结果示意图;
图5是本申请实施例提供的一种像素结构的暗纹区域的示意图;
图6是本申请实施例提供的另一种像素结构的结构示意图;
图7是本申请实施例提供的又一种像素结构的结构示意图;
图8是本申请实施例提供的再一种像素结构的结构示意图;
图9是本申请实施例提供的一种显示面板的结构示意图;
图10是本申请实施例提供的另一种显示面板的结构示意图;
图11是本申请实施例提供的一种显示装置的结构示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚,下面将结合附图对本申请实施方式作进一步地详细描述。
本申请所有实施例中采用的晶体管均可以为场效应管或其他特性相同的器件,根据在电路中的作用本公开的实施例所采用的晶体管主要为开关晶体管。由于这里采用的开关晶体管的源极、漏极是对称的,所以其源极、漏极是可以互换的。在本公开实施例中,将其中源极称为第一极,漏极称为第二极,或者,将其中漏极称为第一极,源极称为第二极。按附图中的形态规定晶体管的中间端为栅极、信号输入端为源极、信号输出端为漏极。此外,本申请实施例所采用的开关晶体管可以包括P型开关晶体管和N型开关晶体管中的任一种,其中,P型开关晶体管在栅极为低电平时导通,在栅极为高电平时截止,N型开关晶体管在栅极为高电平时导通,在栅极为低电平时截止。此外,本申请各个实施例中的多个信号都对应有有效电位和无效电位,有效电位和无效电位仅代表该信号的电位有2个状态量,不代表全文中有效电位或无效电位具有特定的数值。
本申请的实施方式部分使用的术语仅用于对本申请的实施例进行解释,而非旨在限定本申请。除非另作定义,本申请的实施方式使用的技术术语或者科学术语应当为本申请所属领域内具有一般技能的人士所理解的通常意义。本申请专利申请说明书以及权利要求书中使用的“第一”、“第二”、“第三”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。同样,“一个”或者“一”等类似词语也不表示数量限制,而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同,并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接,而是可以包括电性的连接,不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系,当被描述对象的绝对位置改变后,则所述相对位置关系也可能相应地改变。
图1是本申请实施例提供的一种像素结构的结构示意图。参考图1可以看出,该像素结构10可以包括:第一极板101,第一绝缘层(图1未示出),第二极板103,第二绝缘层(图1未示出)以及像素电极105。其中,第一绝缘层可以位于第一极板101的一侧,第二极板103可以位于第一绝缘层远离第一极板101的一侧。第二绝缘层可以位于第二极板103远离第一极板101的一侧。像素电极105位于第二绝缘层远离第二极板103的一侧。也即是,第一绝缘层位于第一极板101和第二极板103之间。第二绝缘层位于第二极板103和像素电极105之间。
在本申请实施例中,第二极板103可以包括间隔设置的多个极板图案1031。该多个极板图案1031在第一极板101上的正投影位于第一极板101内。每个极板图案1031在第一极板101上的正投影的面积大于第一面积阈值,每个极板图案1031与像素电极105通过第二绝缘层中的过孔连接。
由于第二极板103包括的多个极板图案1031在第一极板101上的正投影位于第一极板101内,因此该多个极板图案1031与第一极板101构成一定大小的存储电容。并且,第一极板101和第二极板103的重叠面积越大,构成的存储电容越大,第一极板101和第二极板103的重叠面积越小,构成的存储电容越小。也即是,存储电容的大小,与第一极板101和第二极板103的重叠面积正相关。由此,将第二极板103中每个极板图案1031在第一极板101上的正投影的面积设计的大于第一面积阈值,可以使得由第二极板103与第一极板101构成的存储电容较大,进而提高像素结构10的电压稳定性,保证显示面板的显示效果。
可选的,该第一面积阈值可以为根据实际需要设计的固定值。
另外,由于每个极板图案1031均与像素电极105通过第二绝缘层中的过孔连接,因此每个极板图案1031的信号可以与像素电极105的信号为同一信号。例如,像素结构10中的晶体管可以与多个极板图案1031中的其中一个极板图案1031连接,从而使得该极板图案1031为像素电极105传输信号,并使得像素电极105为其他极板图案1031传输信号。
在本申请实施例中,第一极板101和像素电极105之间也可以构成一定大小的存储电容。但是,由于第二极板103与第一极板101之间的距离较小,而像素电极105与第一极板101之间的距离较大,因此通常情况下增大第二极板103与第一极板101的重叠面积更能够有效的增大存储电容。
综上所述,本申请实施例提供了一种像素结构,由于该像素结构的第二极板包括的多个极板图案的面积均大于第一面积阈值,因此可以提高第二极板与第一极板的重叠面积,进而可以使得该第二极板与第一电极板构成的存储电容较大,提高像素结构的电压稳定性,保证显示面板的显示效果。
在本申请实施例中,像素结构10可以具有第一显示区10a和第二显示区10b。该像素电极105可以包括沿第一方向X排布的第一电极图案1051和第二电极图案1052。多个极板图案1031可以包括多个第一极板图案1031a和多个第二极板图案1031b。例如图1中示出了两个第一极板图案1031a和两个第二极板图案1031b。
参考图1,第一电极图案1051和多个第一极板图案1031a可以位于第一显示区10a,且每个第一极板图案1031a可以与第一电极图案1051通过第二绝缘层中的过孔连接。第二电极图案1052和多个第二极板图案1031b位于第二显示区10b,且每个第二极板图案1031b可以与第二电极图案1052通过第二绝缘层中的过孔连接。
也即是,多个第一极板图案1031a中的信号与第一电极图案1051中的信号可以为同一信号。多个第二极板图案1031b中的信号与第二电极图案1052中的信号可以为同一信号。例如,多个第一极板图案1031a中的信号的电位以及第一电极图案1051中的信号的电位均为第一电位,多个第二极板图案1031b中的信号的电位以及第二电极图案1052中的信号的电位均为第二电位,第一电位可以高于第二电位。
参考图1还可以看出,第一极板101可以包括位于第一显示区10a的第三极板图案1011,以及位于第二显示区10b的第四极板图案1012。多个第一极板图案1031a在第三极板图案1011上的正投影位于第三极板图案1011内,多个第二极板图案1031b在第四极板图案1012上的正投影位于第四极板图案1012内。
由此,多个第一极板图案1031a与第三极板图案1011具有重叠区域,多个第一极板图案1031a与第三极板图案1011可以构成第一显示区10a的存储电容。多个第二极板图案1031b与第四极板图案1012具有重叠区域,多个第二极板图案1031b与第四极板图案1012可以构成第二显示区10b的存储电容。
在本申请实施例中,第三极板图案1011可以包括与第一电极图案1051重叠的部分,以及与第一电极图案1051不重叠的部分。该第三极板图案1011在第一电极图案1051上的正投影覆盖第一电极图案1051的至少部分边界。
例如图1中,该第三极板图案1011在第一电极图案1051上的正投影覆盖第一电极图案1051的上边界,左边界以及右边界。
通过使得第三极板图案1011包括与第一电极图案1051重叠的部分,可以使得第三极板图案1011与该第一电极图案1051也形成一定大小的存储电容,进一步提高像素结构10的电压稳定性。并且,显示面板在显示图像时,光线可能会从第一电极图案1051的边界处透过,影响显示面板的显示效果。由此,使得第三极板图案1011在第一电极图案1051上的正投影覆盖第一电极图案1051的至少部分边界,可以有效避免光线从第一电极图案1051的边界处透过,改善显示面板的显示效果。
相应的,第四极板图案1012可以包括与第二电极图案1052重叠的部分,以及与第二电极图案1052不重叠的部分。该第四极板图案1012在第二电极图案1052上的正投影覆盖第二电极图案1052的至少部分边界。
例如图1中,该第四极板图案1012在第二电极图案1052上的正投影覆盖第二电极图案1052的下边界,左边界以及右边界。
通过使得第四极板图案1012包括与第二电极图案1052重叠的部分,可以使得第四极板图案1012与该第二电极图案1052也形成一定大小的存储电容,进一步提高像素结构的电压稳定性。并且,显示面板在显示图像时,光线还可能会从第二电极图案1052的边界处透过,影响显示面板的显示效果。由此,使得第四极板图案1012在第二电极图案1052上的正投影覆盖第二电极图案1052的至少部分边界,可以有效避免光线从第二电极图案1052的边界处透过,改善显示面板的显示效果。
在本申请实施例中,参考图1,该像素结构10还可以包括:放电信号线106,数据信号线(source)107,栅极信号线(gate)108,第一晶体管T1,第二晶体管T2以及第三晶体管T3。其中,放电信号线106以及数据信号线107均可以沿第一方向X延伸,栅极信号线108可以沿第二方向Y延伸。该第二方向Y可以与第一方向X相交。例如,第二方向Y可以与第一方向X垂直,该第一方向X可以为显示面板的像素列方向,第二方向Y可以为显示面板的像素行方向。
参考图1,放电信号线106可以与像素电极105重叠,数据信号线107可以与像素电极105不重叠。例如,放电信号线106可以位于像素电极105(第一电极图案1051和第二电极图案1052)的中部。数据信号线107可以位于两个像素结构的像素电极105之间。
图2是本申请实施例提供的一种像素结构的等效电路图。参考图1和图2,在该像素结构10中,第一晶体管T1的栅极可以与栅极信号线108连接,第一晶体管T1的第一极可以与数据信号线107连接,第一晶体管T1的第二极可以与第二极板103的一个第一极板图案1031a连接。第二晶体管T2的栅极可以与栅极信号线108连接,第二晶体管T2的第一极可以与数据信号线107连接,第二晶体管T2的第二极可以与第二极板103的一个第二极板图案1031b连接。第三晶体管T3的栅极可以与栅极信号线108连接,第三晶体管T3的第一极可以与第二晶体管T2的第二极连接(即第三晶体管T3的第一极可以与第二极板103的一个第二极板图案1031b连接),第三晶体管T3的第二极可以与放电信号线106连接。
其中,多个第一极板图案1031a中,连接第一晶体管T1的一个第一极板图案1031a与像素电极105的第一电极图案1051通过过孔连接,且像素电极105的第一电极图案1051还与其他第一极板图案1031a连接,因此该多个第一极板图案1031a以及像素电极105的第一电极图案1051可以共同作为第一显示区10a的存储电容Cst1的一个电极。如图2中第一晶体管T1的第二极与存储电容Cst1的一个电极连接。另外,第三极板图案1011可以作为第一显示区10a的存储电容Cst1的另一个电极。
多个第二极板图案1031b中,连接第二晶体管T2的一个第二极板图案1031b与像素电极105的第二电极图案1052通过过孔连接,且像素电极105的第二电极图案1052还与其他第二极板图案1031b连接,因此该多个第二极板图案1031b以及像素电极105的第二电极图案1052可有共同作为第二显示区10b的存储电容Cst2的一个电极。如图2中第二晶体管T2的第二极以及第三晶体管T3的第一极与存储电容Cst2的一个电极连接。并且,第四极板图案1012可以作为第二显示区10b的存储电容Cst2的另一个电极。
第一晶体管T1,第二晶体管T2以及第三晶体管T3开启时,数据信号线107通过第一晶体管T1以及第一极板图案1031a为像素电极105的第一电极图案1051提供信号,并通过第二晶体管T2以及第二极板图案1031b为像素电极105的第二电极图案1052提供信号。由于第二晶体管T2的第二极还与第三晶体管T3的第一极连接,第三晶体管T3的第二极与放电信号线106连接,因此数据信号线107为像素电极105的第二电极图案1052提供的信号的一部分信号会依次通过第二晶体管T2和第三晶体管T3传输至放电信号线106。由此会使得第一电极图案1051中的第一电位高于第二电极图案1052中的第二电位,实现像素结构10的明暗对比,提高显示面板的显示效果。
在本申请实施例中,参考图3,像素结构10还可以包括:液晶层109以及公共电极110。液晶层109可以位于像素电极105和公共电极110之间,像素电极105和公共电极110可以用于驱动液晶层109中的液晶分子偏转。
图3中以第一晶体管T1,像素电极105的第一电极图案1051,第一极板101的第三极板图案1011以及第二极板103的第一极板图案1031a为例进行示意。参考图3,第一绝缘层102位于第一极板101的第三极板图案1011和第二极板103的第一极板图案1031a之间。第二绝缘层104位于第二极板103的第一极板图案1031a和像素电极105的第一电极图案1051之间。
另外,像素结构10中的各个晶体管(例如图3中的第一晶体管T1)除了包括栅极,第一极和第二极之外,还包括有源层。第一极和第二极均与有源层连接。
可选的,栅极信号线108可以与第一极板101位于同层,放电信号线106,数据信号线107以及第二极板103位于同层。也即是,栅极信号线108与第一极板101可以采用相同材料并由同一次构图工艺制备得到。放电信号线106,数据信号线107以及第二极板103可以采用相同材料并由同一次构图工艺制备得到。
可选的,栅极信号线108,放电信号线106,第一极板101和第二极板103的材料可以均为金属材料,且为非透明材料。像素电极105的材料可以为透明材料,例如可以为氧化铟锡(indium tin oxide,ITO)。
另外,第一晶体管T1的栅极,第二晶体管T2的栅极以及第三晶体管T3的栅极均与栅极信号线108位于同层。第一晶体管T1的第一极和第二极,第二晶体管T2的第一极和第二极,以及第三晶体管T3的第一极和第二极均与数据信号线107位于同层。也即是,第一晶体管T1的栅极,第二晶体管T2的栅极以及第三晶体管T3的栅极以及栅极信号线108可以采用相同材料并由同一次构图工艺制备得到。第一晶体管T1的第一极和第二极,第二晶体管T2的第一极和第二极,第三晶体管T3的第一极和第二极,以及数据信号线107可以采用相同材料并由同一次构图工艺制备得到。
图4为本申请实施例提供的一种像素结构的配向结果示意图。参考图4,该像素结构10可以为八畴像素结构,液晶层109中的液晶分子可以通过紫外线和垂直配向方式(UV2A)进行配向。
在本申请实施例中,参考图2,像素结构10还可以包括液晶电容(Clc1和Clc2)。该液晶电容的一个电极可以为像素电极105,另一个电极可以为公共电极110。由此,图2中,第一显示区10a的液晶电容Clc1的一个电极与第一晶体管T1的第二极(第一晶体管T1的第二极通过第一极板图案1031a与像素电极105的第一电极图案1051连接)连接。第二显示区10b的液晶电容Clc2的一个电极与第二晶体管T2的第二极(第二晶体管T2的第二极通过第二极板图案1031b与像素电极105的第二电极图案1052)连接。
可选的,构成存储电容(Cst1和Cst2)的第一极板101(第三极板图案1011和第四极板图案1012)中的信号可以与像素结构10中公共电极110的信号相同,例如第一极板101和公共电极110可以与同一条公共电极线连接,该公共电极线可以为第一极板101和公共电极110提供相同的信号。其中,图2中,构成存储电容(Cst1和Cst2)的第一极板101与液晶电容(Clc1和Clc2)的另一个电极(公共电极110)连接,用于表示第一极板101中信号与公共电极110的信号相同。并且,第一极板101中信号的电位与公共电极110的信号的电位均采用Vcom表示。
在本申请实施例中,由于像素结构为八畴像素结构,且液晶层109中的液晶分子可以通过紫外线和垂直配向方式(UV2A)进行配向,因此显示面板在显示图像时,像素结构10的暗纹区域可以为如图5所示的位置。其中,图5采用白色的填充图案表示暗纹区域,该白色的填充图案并不表示像素结构10中的膜层。
图1中,第二极板103可以包括两个第一极板图案1031a和两个第二极板图案1031b。并且,两个第一极板图案1031a分别位于放电信号线106的两侧,两个第二极板图案1031b分别位于放电信号线106的两侧,由此可以提高像素结构10的结构对称性。
参考图5,像素结构10中,第一电极图案1051靠近第二电极图案1052的边缘区域,以及第二电极图案1052靠近第一电极图案1051的边缘区域均为暗纹区域。因此参考图1,可以使得两个第一极板图案1031a在第一电极图案1051上的正投影位于第一电极图案1051靠近第二电极图案1052的边缘区域,并使得两个第二极板图案1031b在第二电极图案1052上的正投影位于第二电极图案1052靠近第一电极图案1051的边缘区域。
参考图5,像素结构10中,第一电极图案1051的中部区域以及第二电极图案1052的中部区域均为暗纹区域。因此参考图6,可以使得两个第一极板图案1031a在第一电极图案1051上的正投影位于第一电极图案1051的中部区域,并使得两个第二极板图案1031b在第二电极图案1052上的正投影位于第二电极图案1052的中部区域。其中,第一电极图案1051的中部区域和第二电极图案1052的中部区域沿第一方向X排布。
上述图1以及图6中,由于将两个第一极板图案1031a以及两个第二极板图案1031b均设置在像素结构10的暗纹区域,因此尽管两个第一极板图案1031a以及两个第二极板图案1031b的材料为非透明的材料,也不会对像素结构10的透过率造成较大的影响,能够保证显示面板的显示效果。
另外,在图6中,由于像素结构10的第一晶体管T1的第二极需要与一个第一极板图案1031a连接,而第一极板图案1031a位于第一电极图案1051的中部区域,因此像素结构10中可以设计有与第一晶体管T1的第二极和第一极板图案1031a位于同层的第一连接结构a1。该第一连接结构a1呈条形,且该第一连接结构a1的一端与第一晶体管T1的第二极连接,另一端与第一极板图案1031a连接。
参考图6,该第一连接结构a1在第一极板101的第三极板图案1011上的正投影可以位于第三极板图案1011内。该第一连接结构a1与第三极板图案1011具有重叠区域,且第一连接结构a1中的信号与第一极板图案1031a的信号为同一信号,因此该第一连接结构a1与第三极板图案1011之间也可以构成一定大小的存储电容。由此,可以进一步增大第一显示区10a的存储电容的大小,提高像素结构10的电压稳定性。但是由于该第一连接结构a1的部分结构并没有位于像素结构10的暗纹区域,因此可能会对显示面板的显示效果造成一点影响。
相应的,参考图6,由于像素结构10的第二晶体管T2的第二极需要与一个第二极板图案1031b连接,而第二极板图案1031b位于第二电极图案1052的中部区域,因此像素结构10中可以设计有与第二晶体管T2的第二极和第二极板图案1031b位于同层的第二连接结构a2。该第二连接结构a2呈条形,且该第二连接结构a2的一端与第二晶体管T2的第二极连接,另一端与第二极板图案1031b连接。
参考图6,该第二连接结构a2在第一极板101的第四极板图案1012上的正投影可以位于第四极板图案1012内。该第二连接结构a2与第四极板图案1012具有重叠区域,且第二连接结构a2中的信号与第二极板图案1031b的信号为同一信号,因此该第二连接结构a2与第四极板图案1012之间也可以构成一定大小的存储电容。由此,可以进一步增大第二显示区10b的存储电容的大小,提高像素结构10的电压稳定性。但是由于该第二连接结构a2的部分结构并没有位于像素结构10的暗纹区域,因此可能会对显示面板的显示效果造成一点影响。
在本申请实施例中,参考图7,该第二极板103可以包括四个第一极板图案1031a和四个第二极板图案1031b。其中,四个第一极板图案1031a中,其中两个第一目标极板图案位于放电信号线106的一侧,两个第二目标极板图案位于放电信号线106的另一侧。并且,一个第一目标极板图案在第一电极图案1051上的正投影,以及一个第二目标极板图案在第一电极图案1051上的正投影位于第一电极图案1051靠近第二电极图案1052的边缘区域。另一个第一目标极板图案在第一电极图案1051上的正投影,以及另一个第二目标极板图案在第一电极图案1051上的正投影位于第一电极图案1051的中部区域。另外,四个第二极板图案1031b中,其中两个第三目标极板图案位于放电信号线106的一侧,两个第四目标极板图案位于放电信号线106的另一侧。并且,一个第三目标极板图案在第二电极图案1052上的正投影,以及一个第四目标极板图案在第二电极图案1052上的正投影位于第二电极图案1052靠近第一电极图案1051的边缘区域。另一个第三目标极板图案在第二电极图案1052上的正投影,以及另一个第二目标极板图案在第二电极图案1052上的正投影位于第二电极图案1052的中部区域。
通过在第一显示区10a设计四个第一极板图案1031a,可以提高由四个第一极板图案1031a和第一极板101构成的位于第一显示区10a的存储电容Cst1。并且,通过在第二显示区10b设计四个第二极板图案1031b,可以提高由四个第二极板图案1031b和第一极板101构成的位于第二显示区10b的存储电容Cst2。
同时,四个第一极板图案1031a以及四个第二极板图案1031b均设置在像素结构10的暗纹区域,因此尽管四个第一极板图案1031a以及四个第二极板图案1031b的材料为非透明的材料,也不会对像素结构10的透过率造成影响,能够保证显示面板的显示效果。
在本申请实施例中,第二极板103还可以包括其他数量的第一极板图案1031a以及其他数量的第二极板图案1031b,只需使得各个第一极板图案1031a以及各个第二极板图案1031b均位于像素结构10的暗纹区域即可。并且,第二极板103包括的第一极板图案1031a的数量,以及第二极板103包括的第二极板图案1031b的数量可以相同,也可以不同,本申请实施例对此不做限定。
图8是本申请实施例提供的再一种像素结构的结构示意图。参考图8,第二极板103可以包括一个第一极板图案1031a和一个第二极板图案1031b。其中,第一极板图案1031a在第一极板101上的正投影的面积,以及第二极板图案1031b在第一极板101上的正投影的面积均大于第二面积阈值。该第二面积阈值可以大于第一面积阈值。该第二面积阈值可以为根据实际需要设计的固定值。
可选的,第一极板图案1031a在第一电极图案1051上的正投影位于第一电极图案1051靠近第二电极图案1052的边缘区域,第二极板图案1031b在第二电极图案1052上的正投影位于第二电极图案1052靠近第一电极图案1051的边缘区域。
由于第一极板图案1031a在第一极板101的第三极板图案1011上的正投影的面积,以及第二极板图案1031b在第一极板101的第四极板图案1012上的正投影的面积均较大,因此可以提高存储电容。但是,第一极板图案1031a在第三极板图案1011上的正投影的面积,以及第二极板图案1031b在第四极板图案1012上的正投影的面积较大,因此可能会超出像素结构10的暗纹区域,可能会对显示面板的显示效果造成一点影响。
在本申请实施例中,参考图3,该像素结构10还可以色阻块111以及黑矩阵112。色阻块111可以用于将照射至该色阻块111上的光线的颜色转变为该色阻块111的颜色。
综上所述,本申请实施例提供了一种像素结构,由于该像素结构的第二极板包括的多个极板图案的面积均大于第一面积阈值,因此可以提高第二极板与第一极板的重叠面积,进而可以使得该第二极板与第一电极板构成的存储电容较大,提高像素结构的电压稳定性,保证显示面板的显示效果。
图9是本申请实施例提供的一种显示面板的结构示意图。参考图9可以看出,该显示面板01可以包括第一基板20,第二基板30以及位于第一基板20和第二基板30之间的多个如上述实施例所提供的像素结构10。例如,图9中示出了5个像素结构10。
其中,该显示面板01可以包括:阵列基板。该阵列基板可以包括上述第一基板20以及多个像素结构10中除液晶层109,公共电极110,色阻块111以及黑矩阵112之外的其他结构。可选的,该显示面板01可以包括:彩膜基板。该彩膜基板可以包括:上述第二基板30,以及多个像素结构10中的公共电极110,色阻块111和黑矩阵112。其中,各个像素结构10中的色阻块111的颜色不同,且黑矩阵112位于相邻像素结构10中色阻块111之间。多个像素结构10中的色阻块111以及黑矩阵112均位于第二基板30靠近第一基板10的一侧。像素结构10中的公共电极110可位于多个色阻块111远离第二基板的一侧。
在本申请实施例中,参见图4,通过紫外线和垂直配向方式对液晶层109中的液晶分子进行配向可以是指:对显示面板的阵列基板和彩膜基板分别进行配向。
对阵列基板进行配向时,可以先在阵列基板中的第一基板20上形成一柔性膜层,并对该柔性膜层进行配向。对彩膜基板进行配向时,可以先在彩膜基板中的第二基板30上形成一柔性膜层,并对该柔性膜层进行配向。其中,第一基板20上形成的柔性膜层以及第二基板30上形成的柔性膜层可以均为聚酰亚胺(polyimide,PI)。
可选的,参考图4,对阵列基板和彩膜基板中,位于像素结构10的第一显示区10a的液晶层109的液晶分子的配向方向,以及位于像素结构10的第二显示区10b的液晶层109液晶分子的配向方向可以相同。并且,对显示面板01的阵列基板和彩膜基板分别进行配向之后,像素结构10的第一显示区10a的液晶层109的液晶分子具有四种偏转角度(第一显示区10a为四畴),且像素结构10的第二显示区10b的液晶层109液晶分子也具有四种偏转角度(第二显示区10b为四畴)。由此可以使得像素结构10为八畴像素结构。
图10是本申请实施例提供的另一种显示面板的结构示意图。参考图10,该显示面板01还可以包括:驱动电路40,该驱动电路40可以用于为像素结构10提供驱动信号。
其中,参考图10,该驱动电路40可以包括:栅极驱动电路401和源极驱动电路402。该栅极驱动电路401可以通过栅极信号线108与显示面板01中的各行像素结构10连接,用于为各行像素结构10提供栅极驱动信号。源极驱动电路402可以通过数据信号线107与显示面板01中的各列像素结构10连接,用于为各列像素结构10提供数据信号。
可选的,该显示面板01还可以包括:背光源。该背光源可以位于第一基板20远离像素结构10的一侧。该背光源可以用于提供背光。
图11是本申请实施例提供的一种显示装置的结构示意图。参考图11,该显示装置可以包括:供电组件02以及如上述实施例所提供的显示面板01。该供电组件02可以与显示面板01连接,用于为显示面板01供电。
可选的,该显示装置可以为液晶显示装置、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框或导航仪等任何具有显示功能的产品或部件。
以上所述仅为本申请的可选实施例,并不用以限制本申请,凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (15)
1.一种像素结构,其特征在于,所述像素结构(10)包括:
第一极板(101);
第一绝缘层(102),所述第一绝缘层(102)位于所述第一极板(101)的一侧;
第二极板(103),所述第二极板(103)位于所述第一绝缘层(102)远离第一极板(101)的一侧;
第二绝缘层(104),所述第二绝缘层(104)位于所述第二极板(103)远离所述第一极板(101)的一侧;
以及像素电极(105),所述像素电极(105)位于所述第二绝缘层(104)远离所述第二极板(103)的一侧;
其中,所述第二极板(103)包括间隔设置的多个极板图案(1031),所述多个极板图案(1031)在所述第一极板(101)上的正投影位于所述第一极板(101)内,且每个所述极板图案(1031)在所述第一极板(101)上的正投影的面积大于第一面积阈值,每个所述极板图案(1031)与所述像素电极(105)通过所述第二绝缘层(102)中的过孔连接。
2.根据权利要求1所述的像素结构,其特征在于,所述像素结构(10)具有第一显示区(10a)和第二显示区(10b);所述像素电极(105)包括沿第一方向(X)排布的第一电极图案(1051)和第二电极图案(1052),所述多个极板图案(1031)包括多个第一极板图案(1031a)和多个第二极板图案(1031b);
所述第一电极图案(1051)和所述多个第一极板图案(1031a)位于所述第一显示区(10a),且每个所述第一极板图案(1031a)与所述第一电极图案(1051)通过所述过孔连接;
所述第二电极图案(1052)和所述多个第二极板图案(1031b)位于所述第二显示区(10b),且每个所述第二极板图案(1031b)与所述第二电极图案(1052)通过所述过孔连接。
3.根据权利要求2所述的像素结构,其特征在于,所述第一极板(101)包括位于所述第一显示区(10a)的第三极板图案(1011),以及位于所述第二显示区(10b)的第四极板图案(1012);
所述多个第一极板图案(1031a)在所述第三极板图案(1011)上的正投影位于所述第三极板图案(1011)内,所述多个第二极板图案(1031b)在所述第四极板图案(1012)上的正投影位于所述第四极板图案(1012)内。
4.根据权利要求3所述的像素结构,其特征在于,所述第三极板图案(1011)包括与所述第一电极图案(1051)重叠的部分,以及与所述第一电极图案(1051)不重叠的部分,所述第三极板图案(1011)在所述第一电极图案(1051)上的正投影覆盖所述第一电极图案(1051)的至少部分边界;
所述第四极板图案(1012)包括与所述第二电极图案(1052)重叠的部分,以及与所述第二电极图案(1052)不重叠的部分,所述第四极板图案(1012)在所述第二电极图案(1052)覆盖所述第二电极图案(1052)的至少部分边界。
5.根据权利要求2所述的像素结构,其特征在于,所述像素结构(10)还包括:
沿所述第一方向(X)延伸的放电信号线(106),所述放电信号线(106)与所述像素电极(105)重叠;
沿所述第一方向(X)延伸的数据信号线(107),所述数据信号线(107)与所述像素电极(105)不重叠;
沿第二方向(Y)延伸的栅极信号线(108),所述栅极信号线(108)位于所述第一电极图案(1051)和第二电极图案(1052)之间,所述第二方向(Y)与所述第一方向(X)相交;
第一晶体管(T1),所述第一晶体管(T1)的栅极与所述栅极信号线(108)连接,所述第一晶体管(T1)的第一极与所述数据信号线(107)连接,所述第一晶体管(T1)的第二极与一个所述第一极板图案(1031a)连接;
第二晶体管(T2),所述第二晶体管(T2)的栅极与所述栅极信号线(108)连接,所述第二晶体管(T2)的第一极与所述数据信号线(107)连接,所述第二晶体管(T2)的第二极与一个所述第二极板图案(1031b)连接;
以及,第三晶体管(T3),所述第三晶体管(T3)的栅极与所述栅极信号线(108)连接,所述第三晶体管(T3)的第一极与所述第二晶体管(T2)的第二极连接,所述第三晶体管(T3)的第二极与所述放电信号线(106)连接。
6.根据权利要求5所述的像素结构,其特征在于,所述第二极板(103)包括两个所述第一极板图案(1031a)和两个所述第二极板图案(1031b);
两个所述第一极板图案(1031a)分别位于所述放电信号线(106)的两侧,两个所述第二极板图案(1031b)分别位于所述放电信号线(106)的两侧。
7.根据权利要求6所述的像素结构,其特征在于,两个所述第一极板图案(1031a)在所述第一电极图案(1051)上的正投影位于所述第一电极图案(1051)靠近所述第二电极图案(1052)的边缘区域;
两个所述第二极板图案(1031b)在所述第二电极图案(1052)上的正投影位于所述第二电极图案(1052)靠近所述第一电极图案(1051)的边缘区域。
8.根据权利要求6所述的像素结构,其特征在于,两个所述第一极板图案(1031a)在所述第一电极图案(1051)上的正投影位于所述第一电极图案(1051)的中部区域;
两个所述第二极板图案(1031b)在所述第二电极图案(1052)上的正投影位于所述第二电极图案(1052)的中部区域。
9.根据权利要求5所述的像素结构,其特征在于,所述第二极板(103)包括四个所述第一极板图案(1031a)和四个所述第二极板图案(1031b);
四个所述第一极板图案(1031a)中,其中两个第一目标极板图案位于所述放电信号线(106)的一侧,两个第二目标极板图案位于所述放电信号线(106)的另一侧,且一个所述第一目标极板图案在所述第一电极图案(1051)上的正投影,以及一个所述第二目标极板图案在所述第一电极图案(1051)上的正投影位于所述第一电极图案(1051)靠近所述第二电极图案(1052)的边缘区域,另一个所述第一目标极板图案在所述第一电极图案(1051)上的正投影,以及另一个所述第二目标极板图案在所述第一电极图案(1051)上的正投影位于所述第一电极图案(1051)的中部区域;
四个所述第二极板图案(1031b)中,其中两个第三目标极板图案位于所述放电信号线(106)的一侧,两个第四目标极板图案位于所述放电信号线(106)的另一侧,且一个所述第三目标极板图案在所述第二电极图案(1052)上的正投影,以及一个所述第四目标极板图案在所述第二电极图案(1052)上的正投影位于所述第二电极图案(1052)靠近所述第一电极图案(1051)的边缘区域,另一个所述第一目标极板图案在所述第二电极图案(1052)上的正投影,以及另一个所述第二目标极板图案在所述第二电极图案(1052)上的正投影位于所述第二电极图案(1052)的中部区域。
10.根据权利要求5所述的像素结构,其特征在于,所述栅极信号线(108)与所述第一极板(101)位于同层;所述放电信号线(106),所述数据信号线(107),以及所述第二极板(103)位于同层。
11.根据权利要求1所述的像素结构,其特征在于,所述像素结构(10)具有第一显示区(10a)和第二显示区(10b);所述像素电极(105)包括沿第一方向(X)排布的第一电极图案(1051)和第二电极图案(1052),所述多个极板图案(1031)包括一个第一极板图案(1031a)和一个第二极板图案(1031b);
所述第一电极图案(1051)和所述多个第一极板图案(1031a)位于所述第一显示区(10a),且所述第一极板图案(1031a)与所述第一电极图案(1051)通过所述过孔连接;所述第二电极图案(1052)和所述多个第二极板图案(1031b)位于所述第二显示区(10b),且所述第二极板图案(1031b)与所述第二电极图案(1052)通过所述过孔连接;
其中,所述第一极板图案(1031a)在所述第一极板(101)上的正投影的面积,以及所述第二极板图案(1031b)在所述第一极板(101)上的正投影的面积大于第二面积阈值,所述第二面积阈值大于所述第一面积阈值;所述第一极板图案(1031a)在所述第一电极图案(1051)上的正投影位于所述第一电极图案(1051)靠近所述第二电极图案(1052)的边缘区域,所述第二极板图案(1031b)在所述第二电极图案(1052)上的正投影位于所述第二电极图案(1052)靠近所述第一电极图案(1051)的边缘区域。
12.根据权利要求1至11任一所述的像素结构,其特征在于,所述像素结构(10)还包括:液晶层(109)以及公共电极(110);
所述液晶层(109)位于所述像素电极(105)和所述公共电极(110)之间,所述像素电极(105)和所述公共电极(110)用于驱动所述液晶层(109)中的液晶分子偏转。
13.根据权利要求12所述的像素结构,其特征在于,所述像素结构(10)为八畴像素结构,所述液晶层(109)中的液晶分子通过紫外线和垂直配向方式进行配向。
14.一种显示面板,其特征在于,所述显示面板(01)包括:第一基板(20),第二基板(30)以及位于所述第一基板(20)和所述第二基板(30)之间的多个如权利要求1至13任一所述的像素结构(10)。
15.一种显示装置,其特征在于,所述显示装置包括:供电组件(02)以及如权利要求14所述的显示面板(01);
其中,所述供电组件(02)用于为所述显示面板(01)供电。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210002068.8A CN114280857B (zh) | 2022-01-04 | 2022-01-04 | 像素结构、显示面板及显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210002068.8A CN114280857B (zh) | 2022-01-04 | 2022-01-04 | 像素结构、显示面板及显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114280857A true CN114280857A (zh) | 2022-04-05 |
CN114280857B CN114280857B (zh) | 2023-10-10 |
Family
ID=80880067
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210002068.8A Active CN114280857B (zh) | 2022-01-04 | 2022-01-04 | 像素结构、显示面板及显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114280857B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115565481A (zh) * | 2022-09-29 | 2023-01-03 | Tcl华星光电技术有限公司 | 显示背板及移动终端 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003005214A (ja) * | 2001-06-22 | 2003-01-08 | Hitachi Ltd | 液晶表示装置および携帯情報機器 |
CN204065626U (zh) * | 2014-10-27 | 2014-12-31 | 京东方科技集团股份有限公司 | 阵列基板、显示面板及显示装置 |
CN104777638A (zh) * | 2015-04-13 | 2015-07-15 | 深圳市华星光电技术有限公司 | 液晶显示面板及液晶显示装置 |
CN107450245A (zh) * | 2017-09-18 | 2017-12-08 | 深圳市华星光电技术有限公司 | 阵列基板及显示面板 |
CN108227325A (zh) * | 2018-01-25 | 2018-06-29 | 上海天马微电子有限公司 | 液晶显示面板与显示装置 |
CN110837195A (zh) * | 2019-10-22 | 2020-02-25 | 深圳市华星光电技术有限公司 | 八畴像素结构 |
CN111381406A (zh) * | 2018-12-29 | 2020-07-07 | 咸阳彩虹光电科技有限公司 | 一种像素单元、像素阵列及其液晶面板 |
CN112951854A (zh) * | 2021-04-27 | 2021-06-11 | 昆山国显光电有限公司 | 阵列基板、显示面板及显示装置 |
US20210335989A1 (en) * | 2019-11-29 | 2021-10-28 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Display substrate, method of forming display substrate, and display device |
CN215006189U (zh) * | 2020-12-18 | 2021-12-03 | 京东方科技集团股份有限公司 | 电子纸 |
CN215266306U (zh) * | 2021-04-23 | 2021-12-21 | 京东方科技集团股份有限公司 | 显示面板及显示装置 |
-
2022
- 2022-01-04 CN CN202210002068.8A patent/CN114280857B/zh active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003005214A (ja) * | 2001-06-22 | 2003-01-08 | Hitachi Ltd | 液晶表示装置および携帯情報機器 |
CN204065626U (zh) * | 2014-10-27 | 2014-12-31 | 京东方科技集团股份有限公司 | 阵列基板、显示面板及显示装置 |
CN104777638A (zh) * | 2015-04-13 | 2015-07-15 | 深圳市华星光电技术有限公司 | 液晶显示面板及液晶显示装置 |
CN107450245A (zh) * | 2017-09-18 | 2017-12-08 | 深圳市华星光电技术有限公司 | 阵列基板及显示面板 |
CN108227325A (zh) * | 2018-01-25 | 2018-06-29 | 上海天马微电子有限公司 | 液晶显示面板与显示装置 |
CN111381406A (zh) * | 2018-12-29 | 2020-07-07 | 咸阳彩虹光电科技有限公司 | 一种像素单元、像素阵列及其液晶面板 |
CN110837195A (zh) * | 2019-10-22 | 2020-02-25 | 深圳市华星光电技术有限公司 | 八畴像素结构 |
US20210335989A1 (en) * | 2019-11-29 | 2021-10-28 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Display substrate, method of forming display substrate, and display device |
CN215006189U (zh) * | 2020-12-18 | 2021-12-03 | 京东方科技集团股份有限公司 | 电子纸 |
CN215266306U (zh) * | 2021-04-23 | 2021-12-21 | 京东方科技集团股份有限公司 | 显示面板及显示装置 |
CN112951854A (zh) * | 2021-04-27 | 2021-06-11 | 昆山国显光电有限公司 | 阵列基板、显示面板及显示装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115565481A (zh) * | 2022-09-29 | 2023-01-03 | Tcl华星光电技术有限公司 | 显示背板及移动终端 |
CN115565481B (zh) * | 2022-09-29 | 2024-06-04 | Tcl华星光电技术有限公司 | 显示背板及移动终端 |
Also Published As
Publication number | Publication date |
---|---|
CN114280857B (zh) | 2023-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11392002B2 (en) | Array substrate, display panel and display device | |
KR100741890B1 (ko) | 횡전계 방식의 액정표시장치 및 그의 제조방법 | |
US8284367B2 (en) | Liquid crystal display device | |
KR100921137B1 (ko) | 액정 표시 장치 | |
US9519187B2 (en) | Pixel structure | |
US7528894B2 (en) | LCD having storage capacitor electrodes with wider portions located within triangular areas of pixel regions and with spacers disposed in regions corresponding to the triangular areas to mitigate dark-state light leakage | |
US8009237B2 (en) | Display substrate, method for manufacturing the same, and display panel having the same | |
CN107422506B (zh) | 阵列基板与显示面板 | |
CN103135294A (zh) | 液晶显示面板的像素结构 | |
KR20170077834A (ko) | 디스플레이 장치 | |
CN111381404B (zh) | 液晶显示装置 | |
US8212973B2 (en) | Color filter substrate and liquid crystal display | |
US20070019137A1 (en) | Display substrate and liquid crystal display panel having the same | |
CN114280857B (zh) | 像素结构、显示面板及显示装置 | |
US20240061521A1 (en) | Array substrate and touch display device | |
US7212256B2 (en) | Liquid crystal display device and fabrication method thereof | |
US7480431B2 (en) | Thin film transistor array substrate and liquid crystal display devices | |
KR101156510B1 (ko) | 횡전계방식 액정표시소자 | |
US11487178B2 (en) | Display panel and display device | |
US8976329B2 (en) | Array substrate and LCD panel | |
CN112782886A (zh) | 阵列基板以及触控显示面板 | |
US10700101B2 (en) | Display panel and display device | |
KR20070073171A (ko) | 표시 기판 및 이를 갖는 액정 표시 패널 | |
CN217655405U (zh) | 阵列基板、显示面板和显示装置 | |
KR20040103275A (ko) | 횡전계 방식 액정표시장치 및 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information | ||
CB02 | Change of applicant information |
Address after: 100015 No. 10, Jiuxianqiao Road, Beijing, Chaoyang District Applicant after: BOE TECHNOLOGY GROUP Co.,Ltd. Applicant after: Chengdu BOE Display Technology Co.,Ltd. Address before: 100015 No. 10, Jiuxianqiao Road, Beijing, Chaoyang District Applicant before: BOE TECHNOLOGY GROUP Co.,Ltd. Applicant before: CHENGDU ZHONGDIAN PANDA DISPLAY TECHNOLOGY Co.,Ltd. |
|
GR01 | Patent grant | ||
GR01 | Patent grant |