CN114268401A - 一种量子测控输出同步方法 - Google Patents
一种量子测控输出同步方法 Download PDFInfo
- Publication number
- CN114268401A CN114268401A CN202111504827.2A CN202111504827A CN114268401A CN 114268401 A CN114268401 A CN 114268401A CN 202111504827 A CN202111504827 A CN 202111504827A CN 114268401 A CN114268401 A CN 114268401A
- Authority
- CN
- China
- Prior art keywords
- signal
- pxi
- tau
- output
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明提供了一种量子测控输出同步方法，实现高速同步信号输出。一种量子测控输出同步方法，包括以下步骤：（1）触发信号脉冲化：基准时钟CLK作为算法模块的采样时钟，触发信号PXI_STAR经过算法模块采样处理后变为τ(t)信号输出，其中τ(t)是某个时刻t的脉冲信号；（2）根据PXIe协议规范，每个槽位中均有来自背板的10M和100M的同步时钟，该同步时钟到每个板卡均有FPGA内部PLL锁相，用来作为PXI_STRA信号延时同步的基准用来作为衡量PXI_STRA延时大小，对τ(t)信号做相应的延时操作；（3）根据步骤（2）确定最大误差时间对板卡做延时调试，调整完毕，固化参数。
Description
技术领域
本发明涉及一种量子测控输出同步方法，属于量子计算技术领域。
背景技术
1997年，美国国家仪器中国有限公司(National Instruments)为测试和测量应用提出了一个全新的解决方案：PXI（PCI eXtensions for Instrumentation）——专为测试任务而优化的Compact PCI。1998年，NI与其他测试设备厂商合作的PXI***联盟将PXI作为一个开放的工业标准推向市场。时至今日，PXI已经成为当今测试、测量和自动化应用的标准平台，它的开放式构架、灵活性和PC技术的成本优势为测量和自动化行业带来了一场翻天覆地的改革。
自1997年PXI规范完成开发以来，如今已经有超过70个生产商支持，并提供了超过1500款PXI产品。时至今日，PXI 已经成为当今测试、测量和自动化应用的标准平台，PXI的应用也已经触及到各行各业的诸多领域。通过融合高带宽的PCI Express 技术，全新的PXIExpress 总线(PXIE，就是基于PCIE的技术)更是为测试测量行业开辟了全新的应用空间。
量子测控***必须保持各个设备之间的时钟同步，使用PXI_STAR作为触发信号时，存在一定的延时和信号质量导致的误差，AWG卡FPGA用来采集PXI_STAR用来作为内部触发信号，由于FPGA是数字逻辑器件，其输入电平格式为LVCMOS电平，当PXI_STAR有信号质量问题时会导致FPGA误判断。例如在信号上升沿时有个回沟，FPGA恰好在回沟出采集信号，就会误认为是下降沿。同时当PXI_STAR存在等长误差或者信号脉冲化时造成的延时也同样造成不同步的问题。
发明内容
本发明目的是提供了一种量子测控输出同步方法，实现高速同步信号输出。
本发明为实现上述目的，通过以下技术方案实现：
一种量子测控输出同步方法，包括以下步骤：
（1）触发信号脉冲化：基准时钟CLK作为算法模块的采样时钟，触发信号PXI_STAR经过算法模块采样处理后变为τ(t)信号输出，其中τ(t)是某个时刻t的脉冲信号；
（2）根据PXIe协议规范，每个槽位中均有来自背板的10M和100M的同步时钟，该同步时钟到每个板卡均有FPGA内部PLL锁相，用来作为PXI_STRA信号延时同步的基准用来作为衡量PXI_STRA延时大小，对τ(t)信号做相应的延时操作；
（3）根据步骤（2）确定最大误差时间对板卡做延时调试，调整完毕，固化参数。
所述量子测控输出同步方法优选方案，算法模块实现步骤如下：
（1）当输入信号PXI_STAR为0或1电平时，τ(t)在t0,t1,t2时刻均为0；
（2）当输入信号PXI_STAR为上升沿变化时，仅在检查到上升时刻输出脉冲信号，FPGA判断策略为：
t0-t2时刻，输入信号未发生变化，τ(t)输出均0；
t0-t2时刻，输入信号发生变化为0，0，1时，仅τ（t2）=1；
t0-t2时刻， 输入信号发生变化为0，1，1时，仅τ（t1）=1。
所述量子测控输出同步方法优选方案，设τ3(t)超前△T大小，则修正τ3(t)与τ2(t)同步输出，修改如下：τ3(t1-△T)=1，△T=△t1+△t3-△t2，其中：τ3(t)及τ2(t) 为脉冲处理后的输出信号，△t1为两个触发信号之间等长误差，△t2与△t3分别为两个触发信号与脉冲处理后的输出信号之间的误差，τ(t)为输出信号。
本发明的优点在于：
触发信号经过一定算法脉冲化，脉冲化的信号干扰性大大降低，屏蔽SI信号质量带来的问题；算法模块采用延时补偿算法解决时延问题。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。
图1为本发明触发信号脉冲化框图。
图2为本发明输入信号PXI_STAR为0或1时波形图。
图3为本发明输入信号变化为0，0，1时波形图。
图4为本发明输入信号变化为0，1，1时波形图。
图5为本发明输入信号发生变化为0，1，1时，τ（t1）=1时波形图。
图6为本发明PXI_STAR与其脉冲处理后的输出信号波形示意图。
图7为本发明实施例超前变化框图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
一种量子测控输出同步方法，包括以下步骤：
（1）触发信号脉冲化：参考图1，基准时钟CLK作为算法模块的采样时钟，触发信号PXI_STAR经过算法模块采样处理后变为τ(t)信号输出，其中τ(t)是某个时刻t的脉冲信号，例如PXI_STAR信号为矩形波，每个上升沿时，算法模块会输出一个脉冲信号τ(t)；因为PXI_STAR边沿变化时间远远小于整个矩形波的周期，通过此步骤边沿脉冲化，大大降低了因为信号质量问题带来的干扰问题；
（2）根据PXIe协议规范，每个槽位中均有来自背板的10M和100M的同步时钟，该同步时钟到每个板卡均有FPGA内部PLL锁相，用来作为PXI_STRA信号延时同步的基准用来作为衡量PXI_STRA延时大小，对τ(t)信号做相应的延时操作；
（3）根据步骤（2）确定最大误差时间对板卡做延时调试，调整完毕，固化参数。
本发明，算法模块实现步骤如下：
（1）参考图2，当输入信号PXI_STAR为0或1电平时，τ(t)在t0,t1,t2时刻均为0；
（2）参考图3及图4，当输入信号PXI_STAR为上升沿变化时，仅在检查到上升时刻输出脉冲信号，FPGA判断策略为：
t0-t2时刻，输入信号未发生变化，τ(t)输出均0；
t0-t2时刻，输入信号发生变化为0，0，1时，仅τ（t2）=1；
t0-t2时刻， 输入信号发生变化为0，1，1时，仅τ（t1）=1，采用此步骤只要信号干扰不发生在上升沿，几乎所有干扰信号均可屏蔽掉。
参考图5、图6及图7，设τ3(t)超前△T大小，则修正τ3(t)与τ2(t)同步输出，修改如下：τ3(t1-△T)=1，△T=△t1+△t3-△t2，其中：τ3(t)及τ2(t) 为脉冲处理后的输出信号，△t1为两个触发信号之间等长误差，△t2与△t3分别为两个触发信号与脉冲处理后的输出信号之间的误差，τ(t)为输出信号。
最后应说明的是：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (3)
1.一种量子测控输出同步方法，其特征在于，包括以下步骤：
（1）触发信号脉冲化：基准时钟CLK作为算法模块的采样时钟，触发信号PXI_STAR经过算法模块采样处理后变为τ(t)信号输出，其中τ(t)是某个时刻t的脉冲信号；
（2）根据PXIe协议规范，每个槽位中均有来自背板的10M和100M的同步时钟，该同步时钟到每个板卡均有FPGA内部PLL锁相，用来作为PXI_STRA信号延时同步的基准用来作为衡量PXI_STRA延时大小，对τ(t)信号做相应的延时操作；
（3）根据步骤（2）确定最大误差时间对板卡做延时调试，调整完毕，固化参数。
2.根据权利要求1所述量子测控输出同步方法，其特征在于：算法模块实现步骤如下：
（1）当输入信号PXI_STAR为0或1电平时，τ(t)在t0,t1,t2时刻均为0；
（2）当输入信号PXI_STAR为上升沿变化时，仅在检查到上升时刻输出脉冲信号，FPGA判断策略为：
t0-t2时刻，输入信号未发生变化，τ(t)输出均0；
t0-t2时刻，输入信号发生变化为0，0，1时，仅τ（t2）=1；
t0-t2时刻， 输入信号发生变化为0，1，1时，仅τ（t1）=1。
3.根据权利要求1所述量子测控输出同步方法，其特征在于：设τ3(t)超前△T大小，则修正τ3(t)与τ2(t)同步输出，修改如下：τ3(t1-△T)=1，△T=△t1+△t3-△t2，其中：τ3(t)及τ2(t) 为脉冲处理后的输出信号，△t1为两个触发信号之间等长误差，△t2与△t3分别为两个触发信号与脉冲处理后的输出信号之间的误差，τ(t)为输出信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111504827.2A CN114268401B (zh) | 2021-12-10 | 2021-12-10 | 一种量子测控输出同步方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111504827.2A CN114268401B (zh) | 2021-12-10 | 2021-12-10 | 一种量子测控输出同步方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114268401A true CN114268401A (zh) | 2022-04-01 |
| CN114268401B CN114268401B (zh) | 2023-06-02 |
Family
ID=80826823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111504827.2A Active CN114268401B (zh) | 2021-12-10 | 2021-12-10 | 一种量子测控输出同步方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114268401B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100085094A1 (en) * | 2008-10-03 | 2010-04-08 | Micron Technology, Inc. | Multi-phase signal generator and method |
| CN111181711A (zh) * | 2020-01-03 | 2020-05-19 | 小狗电器互联网科技（北京）股份有限公司 | 信号同步采样的方法及***、存储介质及应用设备 |
-
2021
- 2021-12-10 CN CN202111504827.2A patent/CN114268401B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100085094A1 (en) * | 2008-10-03 | 2010-04-08 | Micron Technology, Inc. | Multi-phase signal generator and method |
| CN111181711A (zh) * | 2020-01-03 | 2020-05-19 | 小狗电器互联网科技（北京）股份有限公司 | 信号同步采样的方法及***、存储介质及应用设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114268401B (zh) | 2023-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11061432B2 (en) | Data handoff between two clock domains sharing a fundamental beat | |
| CN109687867B (zh) | 一种无晶振usb设备时钟校准方法及校准电路 | |
| US7593497B2 (en) | Method and apparatus for adjustment of synchronous clock signals | |
| WO2019209409A1 (en) | Signal monitoring and measurement for a multi-wire, multi-phase interface | |
| CN111585682A (zh) | 传感器时间同步方法、装置及终端设备 | |
| JPH0329438A (ja) | デジタル・データ転送回路 | |
| CN111766771A (zh) | 一种基于压控晶振驯服的时间间隔测量方法及*** | |
| CN115656776A (zh) | 数字通道的延迟偏差测量方法、装置、电子装置 | |
| CN114740329A (zh) | 数据比对装置、数据比对方法及芯片测试仪 | |
| US8711996B2 (en) | Methods and apparatus for determining a phase error in signals | |
| CN109960244A (zh) | 一种数字输入量合并单元闭环检测方法及*** | |
| CN114268401A (zh) | 一种量子测控输出同步方法 | |
| CN112838860B (zh) | 数据输出方法、装置和*** | |
| JP2641276B2 (ja) | ２段式同期装置 | |
| CN216118413U (zh) | 一种时间测量电路 | |
| US11146273B2 (en) | Electronic device and electronic product | |
| CN111641490B (zh) | 一种采样时钟高精度相位校准与时间基准确定方法 | |
| CN115356532A (zh) | 微处理器多路测频***及其测频方法 | |
| CN102332975A (zh) | 一种接口自适应采样方法和装置 | |
| CN107579810B (zh) | 一种基于电光同源的帧离散度接收溯源方法及*** | |
| WO2021204388A1 (en) | Circuit for transferring data from one clock domain to another | |
| CN204442408U (zh) | 一种时间报文测试机 | |
| CN112286841B (zh) | 一种数据同步方法及寄存器 | |
| CN109803064B (zh) | 增强摄像头模块稳定性的方法及装置 | |
| CN107576867B (zh) | 适用于主动时钟模式器件综合测试的共时基装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |