CN114267387A - 控制器及半导体存储装置的操作方法以及存储*** - Google Patents

控制器及半导体存储装置的操作方法以及存储*** Download PDF

Info

Publication number
CN114267387A
CN114267387A CN202110472505.8A CN202110472505A CN114267387A CN 114267387 A CN114267387 A CN 114267387A CN 202110472505 A CN202110472505 A CN 202110472505A CN 114267387 A CN114267387 A CN 114267387A
Authority
CN
China
Prior art keywords
memory
read
block
data
scan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110472505.8A
Other languages
English (en)
Inventor
权宰宽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN114267387A publication Critical patent/CN114267387A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

本公开提供控制器及半导体存储装置的操作方法以及存储***。本文中可以提供半导体存储装置、控制器以及具有半导体存储装置和控制器的存储***。通过操作存储***的控制器的方法，控制包括在存储***中并包括多个存储块的半导体存储装置。操作控制器的方法可以包括：感测所述存储***的通电状态；以及基于感测到所述存储***处于通电状态，使用扫描读取电压对所述多个存储块进行擦除块扫描操作。所述多个存储块中的每个存储单元均可以储存至少两位数据，并且所述扫描读取电压可以使得所述存储单元的擦除状态和编程状态能够相互区分。

Description

控制器及半导体存储装置的操作方法以及存储***
技术领域
本公开的各个实施方式涉及一种电子装置，更具体地涉及半导体存储装置、控制器以及具有该半导体存储装置和控制器的存储***。
背景技术
半导体存储装置可以具有二维(2D)结构，其中，在半导体基板上水平地布置着串。作为对二维半导体存储装置达到其物理缩放极限(即，集成度的极限)的反应，制造出包括竖直层叠在半导体基板上的多个存储单元的三维(3D)半导体存储装置。
控制器可以控制半导体存储装置的操作。
发明内容
本公开的各种实施方式涉及具有改进的操作速度的半导体存储装置，并且涉及控制器以及具有该半导体存储装置和控制器的存储***。
本公开的一个实施方式可以提供一种操作存储***的控制器的方法，所述控制器控制包括多个存储块的半导体存储装置。所述方法包括以下步骤：感测所述存储***的通电状态；以及基于感测到所述存储***处于所述通电状态，使用扫描读取电压对所述多个存储块进行擦除块扫描操作。所述多个存储块中的每个存储单元均可以储存至少两位数据。所述扫描读取电压可以使得所述存储单元的擦除状态和编程状态能够相互区分
在一个实施方式中，使用扫描读取电压对所述多个存储块进行擦除块扫描操作的步骤可以包括以下步骤：从所述多个存储块中选择尚未进行所述擦除块扫描操作的存储块；控制所述半导体存储装置，以便使用所述扫描读取电压对被选存储块进行单层单元(SLC)读取操作；以及基于所述(SLC)读取操作的结果，更新被选存储块的块状态。
在一个实施方式中，控制所述半导体存储装置，以便使用所述扫描读取电压对被选存储块进行所述SLC读取操作的步骤可以包括以下步骤：控制所述半导体存储装置，以便使用所述扫描读取电压依次读取储存在被选存储块中的多个页中的数据；以及分析所读取的数据。
在一个实施方式中，所述方法还可以包括以下步骤：响应于表示被选存储块中的所有页都是编程页的分析结果，将被选存储块确定为编程块。
在一个实施方式中，所述方法还可以包括以下步骤：响应于表示被选存储块中的所有页是都擦除页的分析结果，将被选存储块确定为擦除块。
在一个实施方式中，所述方法还可以包括以下步骤：响应于被选存储块中包括编程页和擦除页两者的分析结果，将被选块确定为开放块。
本公开的一个实施方式可以提供一种操作包括多个存储块的半导体存储装置的方法，所述多个存储块中的每一者均包括多个存储单元，每个存储单元均储存至少两位数据。操作半导体存储装置的所述方法可以包括以下步骤：从控制器接收读取命令；检查所接收的读取命令的类型；以及通过基于所述读取命令的类型选择性地使用扫描读取电压或者正常读取电压集来对与所述读取命令对应的页进行数据读取操作。
在一个实施方式中，所述方法还可以包括以下步骤：将所读取的数据传输到所述控制器。
在一个实施方式中，通过基于所述读取命令的类型选择性地使用扫描读取电压或正常读取电压集来对与所述读取命令对应的页进行数据读取操作的步骤包括以下步骤：响应于表示所述读取命令的类型是单层单元(SLC)读取命令的确定，使用所述扫描读取电压从与所述读取命令对应的页读取数据。
在一个实施方式中，所述扫描读取电压可以使得所述存储单元的擦除状态和至少一个编程状态能够相互区分。
在一个实施方式中，通过基于所述读取命令的类型选择性地使用扫描读取电压或正常读取电压集来对与所述读取命令对应的页进行数据读取操作的步骤可以包括以下步骤：响应于表示所述读取命令的类型为正常读取命令的确定，使用所述正常读取电压集从与所述读取命令对应的页读取数据。
在一个实施方式中，所述多个存储单元中的每一者均可以储存两位数据，并且所述正常读取电压集可以是用于读取储存在被选页中的最低有效位(LSB)页数据的第一读取电压集和用于读取存储在被选页中的最高有效位(MSB)页数据的第二读取电压集中的至少一者。
在一个实施方式中，所述多个存储单元中的每一者均可以储存三位数据，并且所述正常读取电压集是用于读取储存在被选页中的最低有效位(LSB)页数据的第一读取电压集、用于读取储存在被选页中的中央有效位(CSB)页数据的第二读取电压集以及用于读取储存在被选页中的最高有效位(MSB)页数据的第三读取电压集中的至少一者。
本公开的实施方式可以提供一种存储***。所述存储***可以包括：半导体存储装置和控制器。所述半导体存储装置可以包括多个存储块，每个存储块均包括多个存储单元，每个存储单元均存储至少两位数据。所述控制器可以配置成控制所述半导体存储装置的操作。所述控制器可以配置成控制所述半导体存储装置，以便响应于所述存储***的通电状态的感测，通过使用扫描读取电压来对所述多个存储块进行擦除块扫描操作，所述扫描读取电压使得所述存储单元中的每一者的擦除状态和编程状态能够相互区分。
在一个实施方式中，所述控制器可以控制所述半导体存储装置，以便通过向所述半导体存储装置传输与正常读取命令不同的单层单元(SLC)读取命令来进行所述擦除块扫描操作。
在一个实施方式中，所述控制器可以从所述多个存储块中选择尚未进行所述擦除块扫描操作的存储块，依次生成对应于被选存储块中的多个页的多个SLC读取命令，并将所述SLC读取命令传输到所述半导体存储装置。
在一个实施方式中，所述控制器可以基于响应于针对被选存储块的所述多个SLC读取命令而接收到的读取数据更新被选存储块的块状态。
在一个实施方式中，响应于所述SLC读取命令，所述半导体存储装置可以使用所述扫描读取电压从与所述SLC读取命令对应的页读取数据。
本公开的一个实施方式可以提供一种包括存储装置和控制器的存储***。所述存储装置可以包括多个存储块。所述控制器可以配置成：感测所述存储***的通电状态，响应于感测到的所述存储***的所述通电状态，在所述多个存储块中选择存储块，并且控制所述存储装置以使用扫描读取电压对被选存储块进行扫描读取操作，以区分擦除状态和编程状态，并且基于所述扫描读取操作确定被选存储块是开放存储块、擦除存储块还是编程存储块。
附图说明
图1是示出具有控制器和半导体存储装置的存储***的框图。
图2是示出图1的半导体存储装置的一个实施方式的框图。
图3是示出图2的存储单元阵列的一个实施方式的框图。
图4是示出图3的存储块BLK1至BLKz中的任一个存储块BLKa的电路图。
图5是示出图3的存储块BLK1至BLKz中的任一个存储块BLKb的实施方式的电路图。
图6是示出图2的存储单元阵列中的存储块BLK1至BLKz中的任一个存储块BLKc的实施方式的电路图。
图7是示出三层单元(TLC)的阈值电压分布的曲线图。
图8是示出根据本公开的一个实施方式的存储***的框图。
图9A和图9B示出了包括处于编程状态的存储单元的单元串和包括处于擦除状态的存储单元的单元串。
图10是用于解释流经包括处于编程状态的存储单元的单元串和包括处于擦除状态的存储单元的单元串的单元电流的图。
图11是示出使用LSB读取操作的擦除块扫描操作的时序图。
图12是用于解释根据本公开的一个实施方式的擦除块扫描操作中使用的SLC读取操作的图。
图13是用于解释进行根据本公开的一个实施方式的SLC读取操作时流经单元串的单元电流的图。
图14是示出使用根据本公开的一个实施方式的SLC读取操作的擦除块扫描操作的时序图。
图15是示出根据本公开的一个实施方式的控制器的操作方法的流程图。
图16是示出图15的操作S200的一个实施方式的流程图。
图17是示出图16的操作S230的一个实施方式的流程图。
图18A至图18C是示出处于擦除状态、编程状态和开放状态的存储块的图。
图19是示出根据本公开的一个实施方式的存储***的框图。
图20是示出根据本公开的一个实施方式的半导体存储装置的操作方法的流程图。
图21是示出具有图2的半导体存储装置的存储***的框图。
图22是示出图21的存储***的示例性应用的框图。
图23是示出包括图22的存储***的计算***的框图。
具体实施方式
本文中提供了具体的结构和功能描述，以描述本公开的实施方式。然而，本发明可以以各种形式和方式实施，因此不应被解释为限于所公开的实施方式。
图1是示出具有控制器和半导体存储装置的存储***1000的框图。
参考图1，存储***1000可以包括半导体存储装置100和控制器200。此外，存储***1000与主机300通信。此外，控制器200通过响应于从主机300接收到的请求而传输命令CMD来控制半导体存储装置100的整体操作。而且，控制器200将对应于相应命令CMD的数据DATA传输到半导体存储装置100，或者从半导体存储装置100接收数据DATA。当从主机300接收到编程请求和编程数据时，控制器200将对应于编程请求和编程数据的编程命令传输到半导体存储装置100。当从主机300接收到读取请求时，控制器200将对应于读取请求的读取命令传输到半导体存储装置100。此后，半导体存储装置100将对应于读取命令的读取数据传输到控制器200。
当存储***1000从关闭状态切换到开启状态时，可以进行启动存储***1000的操作。存储***1000的启动操作可以包括扫描半导体存储装置100中的多个存储块，以确定相应存储块的当前扫描状态，并将扫描状态储存在控制器200中的存储器中。例如，半导体存储装置100中的多个存储块可以处于擦除状态、编程状态和开放状态中的任一种状态。当某一存储块中的任何一个物理页中没有储存任何数据，并且对应的存储块中的所有单元都处于擦除状态时，对应的存储块处于擦除状态。当某一存储块中的所有物理页中都储存有数据时，对应的存储块处于编程状态。当某一存储块中的部分物理页而非全部物理页中储存有数据时，对应的存储块处于开放状态。可以通过依次读取储存在存储块中的页中的数据来确定对应的存储块的状态。为此，控制器200可以生成多个读取命令，用于从存储块中的页读取数据，并将读取命令传输到半导体存储装置100。半导体存储装置100可以进行与每个接收到的读取命令相对应的读取操作，并将作为读取操作结果的读取数据传输到控制器200。
图2是示出图1的半导体存储装置100的一个实施方式的框图。
参考图2，半导体存储装置100可包括存储单元阵列110、地址解码器120、读写电路130、控制逻辑140以及电压发生器150。
存储单元阵列110可以包括多个存储块BLK1至BLKz。存储块BLK1至BLKz可以借助字线WL联接到地址解码器120。存储块BLK1至BLKz可以借助位线BL1至BLm联接到读写电路130。存储块BLK1至BLKz中的每一者均可以包括多个存储单元。在一个实施方式中，多个存储单元可以是非易失性存储单元，并且可以实施为具有竖直沟道结构的非易失性存储单元。在一个实施方式中，存储单元阵列110可以实施为具有二维(2D)结构的存储单元阵列。在另一个实施方式中，存储单元阵列110可以实施为具有三维(3D)结构的存储单元阵列。存储单元阵列中的每个存储单元均可以储存至少一位数据。在一个实施方式中，存储单元阵列110中的每个存储单元均可以是储存一位数据的单层单元(SLC)。在一个实施方式中，存储单元阵列110中的每个存储单元均可以是储存两位数据的多层单元(MLC)。在一个实施方式中，存储单元阵列110中的每个存储单元均可以是储存三位数据的三层单元(TLC)。在一个实施方式中，存储单元阵列110中的每个存储单元均可以是储存四位数据的四层单元(QLC)。在各个实施方式中，存储单元阵列110可以包括多个存储单元，每个存储单元均储存5位或更多位数据。
地址解码器120、读写电路130以及电压发生器150共同操作为用于驱动存储单元阵列110的***电路。这里，***电路在控制逻辑140的控制下操作。地址解码器120借助字线WL联接到存储单元阵列110。地址解码器120可以在控制逻辑140的控制下操作。地址解码器120可以借助设置在半导体存储装置100中的输入/输出缓冲器(未图示)接收地址。
地址解码器120可以对接收到的地址中的块地址进行解码。地址解码器120基于解码的块地址选择至少一个存储块。当在读取操作期间进行读取电压施加操作时，地址解码器120可以将由电压发生器150产生的读取电压Vread施加于被选存储块的被选字线，并且可以将通过电压Vpass施加到其余的未选字线。在编程验证操作期间，地址解码器120可以将由电压发生器150产生的验证电压施加到被选存储块的被选字行，并且可以将通过电压Vpass施加到其余的未选字线。
地址解码器120可以对接收到的地址中的列地址进行解码。地址解码器120可以将解码的列地址传送到读写电路130。
半导体存储装置100的读取操作和编程操作均基于页进行。响应于读取操作和编程操作请求而接收的地址可以包括块地址、行地址和列地址。地址解码器120可以根据块地址和行地址选择一个存储块和一条字线。列地址可以由地址解码器120解码，然后可以提供给读写电路130。联接到一条字线的多个存储单元可以形成一个物理页。当半导体存储装置100中的多个存储单元中的每一者均是储存一个位的单层单元(SLC)时，一个物理页中可以储存一条逻辑页数据。当半导体存储装置100中的多个存储单元中的每一者均是储存两个位的多层单元(MLC)时，一个物理页中可以储存两条逻辑页数据，例如，最高有效位(MSB)页数据和最低有效位(LSB)页数据。当半导体存储装置100中的多个存储单元中的每一者均是储存三个位的三层单元(TLC)时，一个物理页中可以储存三条逻辑页数据，例如，MSB页数据、中央有效位(CSB)页数据和LSB页数据。当半导体存储装置100中的多个存储单元中的每一者均是储存四个位的四层单元(QLC)时，一个物理页中可以储存四条逻辑页数据，例如，MSB页数据、高中央有效位(HCSB)页数据、低中央有效位(LCSB)页数据和LSB页数据。
地址解码器120可以包括块解码器、行解码器、列解码器、地址缓冲器等。
读写电路130包括多个页缓冲器PB1至PBm。读写电路130可以在存储单元阵列110的读取操作期间操作成“读取电路”，并在其写入操作期间操作成“写入电路”。多个页缓冲器PB1至PBm可以借助位线BL1至BLm联接到存储单元阵列110。在读取或编程验证操作期间，为了感测存储单元的阈值电压，页缓冲器PB1至PBm可以向联接到存储单元的位线连续供应感测电流，同时每个页缓冲器PB1至PBm借助感测节点根据相应存储单元的编程状态感测流动电流量的变化并将其锁存为感测数据。读写电路130响应于从控制逻辑140输出的页缓冲器控制信号而操作。
在读取操作期间，读写电路130可以感测储存在存储单元中的数据并暂时储存读取的数据，然后可以将数据DATA输出到半导体存储装置100的输入/输出缓冲器(未图示)。在一个实施方式中，读写电路130可以包括列选择电路或类似的电路以及页缓冲器(或页寄存器)。
控制逻辑140联接到地址解码器120、读写电路130和电压发生器150。控制逻辑140可以借助半导体存储装置100的输入/输出缓冲器(未图示)接收命令CMD和控制信号CTRL。控制逻辑140可以响应于控制信号CTRL来控制半导体存储装置100的整体操作。而且，控制逻辑140可以输出控制信号，用于控制多个页缓冲器PB1至PBm的感测节点的预充电电位电平。控制逻辑140可以控制读写电路130进行存储单元阵列110的读取操作。控制逻辑140可以控制电压发生器150，以便产生用于存储单元阵列110的编程操作的各种电压。而且，控制逻辑140可以控制地址解码器120，以使由电压发生器150产生的电压借助全局线传输到作为操作目标的存储块的本地线。控制逻辑140可以控制读写电路130，以便在读取操作期间，读写电路130借助位线BL1至BLm从存储块的被选页读取数据，并将读取的数据储存在页缓冲器PB1至PBm中。此外，控制逻辑140可以控制读写电路130，以便在编程操作期间，读写电路130将储存在页缓冲器PB1至PBm中的数据编程到被选页。
电压发生器150可以响应于从控制逻辑140输出的控制信号而产生用于读取操作的读取电压Vread和通过电压Vpass。电压发生器150可以包括多个泵送电容器，用于接收内部电源电压以产生具有各种电压电平的多个电压，并且可以在控制逻辑140的控制下通过选择性地启用多个泵送电容器来产生多个电压。
地址解码器120、读写电路130和电压发生器150(统称为***电路)可以对存储单元阵列110进行读取操作、写入操作和擦除操作。***电路可以在控制逻辑140的控制下对存储单元阵列110进行读取操作、写入操作和擦除操作。
图3是示出图2的存储单元阵列110的一个实施方式的框图。
参考图3，存储单元阵列110可以包括多个存储块BLK1至BLKz。每个存储块均可以具有三维(3D)结构。每个存储块均包括层叠在基板上的多个存储单元。这些存储单元沿着正X(+X)方向、正Y(+Y)方向和正Z(+Z)方向布置。下面参考图4和图5详细描述每个存储块的结构。
图4是示出图3的存储块BLK1至BLKz的任一个存储块BLKa的电路图。
参考图4，存储块BLKa包括多个单元串CS11至CS1m和CS21至CS2m。在一个实施方式中，单元串CS11至CS1m和CS21至CS2m中的每一者均可以形成为“U”形。在存储块BLKa中，m个单元串沿行方向(即正(+)X方向)布置。在图4中，两个单元串被示出为在列方向(即，正(+)Y方向)上布置。然而，此图示是为了清楚起见而作出的；可以在列方向上布置三个或更多的单元串。
多个单元串CS11至CS1m和CS21至CS2m中的每一者均包括至少一个源极选择晶体管SST、第一存储单元MC1至第n存储单元MCn、管式晶体管PT和至少一个漏极选择晶体管DST。
选择晶体管SST和DST以及存储单元MC1至MCn可以分别具有类似的结构。在一个实施方式中，选择晶体管SST和DST与存储单元MC1至MCn中的每一者均可以包括沟道层、隧道绝缘层、电荷储存层和阻断绝缘层。在一个实施方式中，也可向每个单元串提供用于提供沟道层的柱。在一个实施方式中，可以向每个单元串提供用于提供沟道层、隧道绝缘层、电荷储存层和阻断绝缘层中的至少一者的柱。
每个单元串的源极选择晶体管SST连接在公共源极线CSL和存储单元MC1至MCp之间。
在一个实施方式中，布置在同一行中的单元串的源极选择晶体管与沿行方向延伸的源极选择线联接，并且布置在不同行中的单元串的源极选择晶体管与不同的源极选择线联接。在图4中，第一行中的单元串CS11至CS1m的源极选择晶体管联接到第一源极选择线SSL1。第二行中的单元串CS21至CS2m的源极选择晶体管联接到第二源极选择线SSL2。
在一个实施方式中，单元串CS11至CS1m和CS21至CS2m的源极选择晶体管可以共同联接到单条源极选择线。
每个单元串中的第一存储单元MC1至第n存储单元MCn联接在源极选择晶体管SST和漏极选择晶体管DST之间。
第一存储单元MC1至第n存储单元MCn可以被划分成第一存储单元MC1至第p存储单元MCp以及第(p+1)存储单元MCp+1至第n存储单元MCn。第一存储单元MC1至第p存储单元MCp沿负(-)Z方向依次布置，并且串联连接在源极选择晶体管SST和管式晶体管PT之间。第(p+1)存储单元MCp+1至第n存储单元MCn沿+Z方向依次布置，并且串联连接在管式晶体管PT和漏极选择晶体管DST之间。第一存储单元MC1至第p存储单元MCp和第(p+1)存储单元MCp+1至第n存储单元MCn借助管式晶体管PT相互联接。每个单元串的第一存储单元MC1至第n存储单元MCn的栅极分别联接到第1字线WL1至第n字线WLn。
每个单元串的管道晶体管PT的栅极与管线PL联接。
每个单元串的漏极选择晶体管DST连接在相应的位线和存储单元MCp+1至MCn之间。行方向上的单元串与沿行方向延伸的漏极选择线联接。第一行中的单元串CS11至CS1m的漏极选择晶体管联接到第一漏极选择线DSL1。第二行中的单元串CS21至CS2m的漏极选择晶体管与第二漏极选择线DSL2联接。
沿列方向布置的单元串联接到沿列方向延伸的位线。在图4中，第一列中的单元串CS11和CS21联接到第一位线BL1。第m列中的单元串CS1m和CS2m联接到第m位线BLm。
联接到沿行方向布置的单元串中的同一字线的存储单元构成单个页。例如，联接到第一行中的单元串CS11至CS1m中的第一字线WL1的存储单元构成单个页。联接到第二行中的单元串CS21至CS2m中的第一字线WL1的存储单元构成单个附加页。可以通过选择漏极选择线DSL1和DSL2中的任一者来选择沿单个行方向布置的单元串。可以通过选择字线WL1至WLn中的任一者从被选单元串中选择单个页。
在一个实施方式中，可以提供偶数位线和奇数位线代替第一位线BL1至第m位线BLm。此外，沿行方向布置的单元串CS11至CS1m或CS21至CS2m中的偶数单元串可以分别与偶数位线联接，并且沿行方向布置的单元串CS11至CS1m或CS21至CS2m中的奇数单元串可以分别与奇数位线联接。
在一个实施方式中，第一存储单元MC1至第n存储单元MCn中的一个或多个存储单元可以用作虚拟存储单元。例如，提供一个或多个虚拟存储单元以减少源极选择晶体管SST和存储单元MC1至MCp之间的电场。另选地，提供一个或多个虚拟存储单元以减少漏极选择晶体管DST和存储单元MCp+1至MCn之间的电场。提供越多虚拟存储单元，存储块BLKa的操作可靠性得到提高，但是存储块BLKa的尺寸增大。提供越少存储单元，存储块BLKa的尺寸减小，但是存储块BLKa的操作可靠性可能变差。
为了有效地控制所述一个或多个虚拟存储单元，每个虚拟存储单元均可以具有所需的阈值电压。在进行存储块BLKa的擦除操作之前或之后，可以对所有或部分虚拟存储单元进行编程操作。当在进行了编程操作之后进行擦除操作时，虚拟存储单元的阈值电压控制施加到与各虚拟存储单元联接的虚拟字线的电压，因此虚拟存储单元可以具有所需的阈值电压。
图5是示出图3的存储块BLK1至BLKz的任一个存储块BLKb的实施方式的电路图。
参考图5，存储块BLKb包括多个单元串CS11'至CS1m'和CS21'至CS2m'。多个单元串CS11'至CS1m'和CS21'至CS2m'中的每一者均沿正Z(+Z)方向延伸。单元串CS11'至CS1m'和CS21'至CS2m'中的每一者均包括至少一个源极选择晶体管SST、第一存储单元MC1至第n存储单元MCn以及至少一个漏选择晶体管DST，它们层叠在存储块BLKb下方的基板(未图示)上。
每个单元串的源极选择晶体管SST连接在公共源极线CSL和存储单元MC1至MCn之间。布置在同一行中的单元串的源极选择晶体管联接到同一源极选择线。布置在第一行中的单元串CS11'至CS1m'的源极选择晶体管联接到第一源极选择线SSL1。布置在第二行中的单元串CS21'至CS2m'的源极选择晶体管联接到第二源极选择线SSL2。在一个实施方式中，单元串CS11'至CS1m'和CS21'至CS2m'的源极选择晶体管可以共同联接到单个源极选择线。
每个单元串中的第一存储单元MC1至第n存储单元MCn串联连接在源极选择晶体管SST和漏选择晶体管DST之间。第一存储单元MC1至第n存储单元MCn的栅极分别联接到第一字线WL1至第n字线WLn。
每个单元串的漏极选择晶体管DST连接在相应的位线和存储单元MC1至MCn之间。沿行方向布置的单元串的漏极选择晶体管联接到沿行方向延伸的漏极选择线。第一行中的单元串CS11'至CS1m'的漏极选择晶体管联接到第一漏极选择线DSL1。第二行中的单元串CS21'至CS2m'的漏极选择晶体管联接到第二漏极选择线DSL2。
因此，图5的存储块BLKb具有类似于图4的存储块BLKa的等效电路，只是每个单元串中不包括管式晶体管PT。
在一个实施方式中，可以提供偶数位线和奇数位线代替第一位线BL1至第m位线BLm。此外，沿行方向布置的单元串CS11'至CS1m'或CS21'至CS2m'中的偶数单元串可以分别与偶数位线联接，并且沿行方向布置的单元串CS11'至CS1m'或CS21'至CS2m'中的奇数单元串可以分别与奇数位线联接。
在一个实施方式中，第一存储单元MC1至第n存储单元MCn中的一个或多个可以用作虚拟存储单元。例如，提供一个或多个虚拟存储单元以减少源极选择晶体管SST和存储单元MC1至MCn之间的电场。另选地，提供一个或多个虚拟存储单元以减少漏极选择晶体管DST与存储单元MC1至MCn之间的电场。提供越多虚拟存储单元，存储块BLKb的操作可靠性得到提高，但是存储块BLKb的尺寸增大。提供越少存储单元，存储块BLKb的尺寸减小，但是存储块BLKb的操作可靠性可能变差。
为了有效地控制所述一个或多个虚拟存储单元，每个虚拟存储单元均可以具有所需的阈值电压。在进行存储块BLKb的擦除操作之前或之后，可以对所有或部分虚拟存储单元进行编程操作。当在进行了编程操作之后进行擦除操作时，虚拟存储单元的阈值电压控制施加到与相应虚拟存储单元联接的虚拟字线的电压，因此虚拟存储单元可以具有所需的阈值电压。
图6是示出图2的存储单元阵列110中的存储块BLK1至BLKz中的任一个存储块BLKc的实施方式的电路图。
参考图6，存储块BLKc包括多个单元串CS1至CSm。多个单元串CS1至CSm可以分别联接到多条位线BL1至BLm。每个单元串CS1至CSm均包括至少一个源极选择晶体管SST、第一存储单元MC1至第n存储单元MCn以及至少一个漏选择晶体管DST。
选择晶体管SST和DST与存储单元MC1至MCn可以具有类似的结构。在一个实施方式中，选择晶体管SST和DST以及存储单元MC1至MCn中的每一者均可以包括沟道层、隧道绝缘层、电荷储存层和阻断绝缘层。在一个实施方式中，可以在每个单元串中提供用于提供沟道层的柱。在一个实施方式中，可在每个单元串中提供用于提供沟道层、隧道绝缘层、电荷储存层和阻断绝缘层中的至少一者的柱。
每个单元串的源极选择晶体管SST联接在公共源极线CSL和存储单元MC1至MCn之间。
每个单元串中的第一存储单元MC1至第n存储单元MCn联接在源极选择晶体管SST和漏极选择晶体管DST之间。
每个单元串的漏极选择晶体管DST联接在相应的位线和存储单元MC1至MCn之间。
联接到同一字线的存储单元可以构成单个页。可以通过选择漏极选择线DSL来选择单元串CS1至CSm。可以通过选择字线WL1至WLn中的任一条字线而从被选单元串中选择一个页。
在其它实施方式中，可以提供偶数位线和奇数位线来代替第一位线BL1至第m位线BLm。在单元串CS1至CSm中，偶数单元串可以分别与偶数位线联接，并且奇数单元串可以分别与奇数位线联接。
如图3至图5中所示，半导体存储装置100的存储单元阵列110可以实施为具有3D结构的存储单元阵列。此外，如图6中所示，半导体存储装置100的存储单元阵列110可以实施为具有2D结构的存储单元阵列。
图7是示出三层单元(TLC)的阈值电压分布的曲线图。参考图7，示出了TLC的阈值电压分布和用于读取阈值电压分布的读取电平R1至R7。在图7中，描绘了分别对应于擦除状态E以及第一编程状态P1至第七编程状态P7的多条位数据。所示的具体逻辑代码是示例性的；指定每个状态的具***集可能与图7中所示的不同。
参考图7，以MSB-CSB-LSB的顺序储存位“1 1 1”的存储单元被维持在擦除状态E。储存位“1 1 0”的存储单元被编程到第一编程状态P1。这样，储存位“0 1 0”、“0 0 0”、“1 00”、“1 0 1”、“0 0 1”和“0 1 1”的存储单元被编程到第二编程状态P2至第七编程状态P7中的任一者。为了区分相应存储单元的阈值电压状态，可以使用第一读取电平R1至第七读取电平R7。
参考图7，为了从MSB页读取数据，应在第二读取电平2、第四读取电平4和第六读取电平6处感测存储单元的阈值电压。为了从CSB页读取数据，应在第三读取电平3和第七读取电平7处感测存储单元的阈值电压。为了从LSB页读取数据，应在第一读取电平R1和第五读取电平R5处感测存储单元的阈值电压。
为了确定被选物理页中的所有存储单元是否处于擦除状态E，可以进行LSB读取操作作为实施方式。例如，当作为使用第一读取电平R1和第五读取电平R5进行LSB读取操作的结果，读取LSB页数据中的所有位均为“1”时，可以确定相应的物理页为擦除页(即，处于擦除状态的页)。当作为使用第一读取电平R1和第五读取电平R5进行LSB读取操作的结果，读取LSB页数据中“0”位和“1”位共存时，可以确定相应的物理页为编程页(即处于编程状态的页)。
图8是示出根据本公开的一个实施方式的存储***1001的框图。参考图8，存储***1001可以包括第一半导体存储装置101至第四半导体存储装置104以及控制器201。第一半导体存储装置101至第四半导体存储装置104中的每一者均可以以类似于图2中的半导体存储装置100的方式构造。第一半导体存储装置101至第四半导体存储装置104可以借助一个或多个沟道联接到控制器201。虽然在图8中第一半导体存储装置101至第四半导体存储装置104被示出为借助一个沟道联接到控制器201，但第一半导体存储装置101至第四半导体存储装置104可以另选地借助2至4个沟道联接到控制器201。在一些实施方式中，控制器201可以包括块状态表211。块状态表211可以指示第一半导体存储装置101至第四半导体存储装置104中的每一者中的多个存储块的状态。块状态表211可以储存在控制器201中的易失性存储器(例如，静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM))中。当存储***1001启动时，控制器201可以扫描第一半导体存储装置101至第四半导体存储装置104中的多个存储块的电流，以确定相应存储块的状态，可以根据所扫描的状态构造块状态表211，然后可以将块状态表211储存在控制器201中的存储器(例如SRAM或DRAM)中。
图9A和图9B示出了包括处于编程状态的存储单元的单元串和包括处于擦除状态的存储单元的单元串。图10是用于解释流经包括处于编程状态的存储单元的单元串和包括处于擦除状态的存储单元的单元串的单元电流的图。参考图9A，示出了编程存储块中的单元串。编程存储块中的单元串包括多个编程存储单元。当对被选字线施加读取电压，并且对未选字线施加读取通过电压时，流经编程存储单元的单元电流ICELL可以具有相对较低的值。参考图9B，示出了擦除的存储块中的单元串。擦除的存储块中的单元串处于所有存储单元已被擦除的状态。当对被选字线施加读取电压，并对未选字线施加读取通过电压时，因为处于擦除状态的存储单元的阈值电压具有相对较低的值，并且读取通过电压或读取电压具有相对较高的值，所以流经包括处于擦除状态的存储单元的单元串的单元电流ICELL可以具有相对较高的值。
因此，如图10中所示，对所有单元都被擦除的单元串进行的读取操作所引起的单元电流ICELL大于对所有单元都被编程的单元串进行的读取操作所引起的电流。也就是说，在启动存储***1001的操作期间，当对处于擦除状态的存储块进行读取操作时发生的电流消耗比对处于编程状态的存储块进行读取操作时发生的电流消耗大。如图8中所示，当存储***1001包括多个存储块101至104，并且同时对多个存储块101至104中的多个存储块进行擦除块扫描操作时，可能发生高峰值电流。
图11是示出使用LSB读取操作的擦除块扫描操作的时序图。在图11中，第一芯片CHIP1至第四芯片CHIP4可以分别对应于图8的第一半导体存储装置101至第四半导体存储装置104。
参考图11，在擦除块扫描操作期间，可以进行LSB读取操作(即，最低有效位(LSB)页上的读取操作)。如上面参考图7所述，LSB读取操作可以使用第一读取电平1和第五读取电平5。当使用LSB读取操作执行擦除块扫描操作时，每个芯片消耗的最大电流例如可以是200mA。当存储***1001的设计中允许的最大电流为400mA时，无法对第一芯片CHIP1至第四芯片CHIP4同时进行擦除块扫描操作。在一个实施方式中，如图11中所示，可以在t0至t1时段内对第一芯片CHIP1和第二芯片CHIP2进行擦除块扫描操作，并且可以在t2至t3时段内对第三芯片CHIP3和第四芯片CHIP4进行擦除块扫描操作。通过该操作，存储***1001的内部消耗电流ICC可被限制为最大400mA。
如图11中所示，当LSB读取操作用于擦除块扫描操作中时，对每个芯片的擦除块扫描操作所使用的最大电流具有相对较高的值。因此，为了满足存储***1001的许可最大电流极限，可在两个时间间隔或时间段内对多个芯片进行擦除块扫描操作。在这种情况下，进行擦除块扫描操作所需的时间增加，这成为导致存储***1001的操作性能恶化的因素。
根据本公开的一个实施方式，擦除块扫描操作中的读取操作可以与正常的读取操作不同地构造。更详细地，在擦除块扫描操作期间，使用SLC读取操作。用于擦除块扫描操作的SLC读取操作使用读取电平。用于擦除块扫描操作的SLC读取操作中所用的读取电平与用于正常读取操作的SLC读取操作中所用的读取电平相比较低。因此，可以减少对擦除块进行的读取操作中使用的电流，从而可以减小每个半导体存储装置的擦除块扫描操作所消耗的最大电流。因此，可以增加能够同时进行擦除块扫描操作的半导体存储装置的数量，在这种情况下，可以减少进行擦除块扫描操作所需的时间。因此，可以提高存储***1001的操作性能。
图12是用于解释根据本公开的一个实施方式的擦除块扫描操作中使用的SLC读取操作的图。图13是用于解释进行根据本公开的一个实施方式的SLC读取操作时流经单元串的单元电流的图。参考图12，类似于图7，示出了三层单元(TLC)的阈值电压分布的曲线图。根据本公开的一个实施方式，甚至可以在包括三层单元的半导体存储装置的擦除块扫描操作中使用SLC读取操作。对于该操作，使用SLC读取电平RSLC对被选存储块进行读取操作，以区分处于擦除状态E的存储单元和处于第一编程状态P1至第七编程状态P7的存储单元。如图12中所示，SLC读取电平RSLC是相对较小的值，因此流经包括处于擦除状态的存储单元的单元串的单元电流ICELL可以相对较低。因此，如图13中所示，对所有单元都被编程的单元串进行的读取操作所引起的单元电流ICELL与对所有单元都被擦除的单元串进行的读取操作所引起的单元电流ICELL之间的差异不大。也就是说，在启动存储***1001的操作期间对处于擦除状态的存储块进行读取操作时所消耗的电流可以相对于对被编程单元进行读取操作时的单元电流降低。
虽然已经参考图12描述了对包括三层单元(TLC)的存储块进行的SLC读取操作，但本公开不限于此。例如，基于SLC读取操作，甚至可以对包括多层单元(MLC)、四层单元(QLC)或用于储存5位或更多位数据的存储单元的存储块进行擦除块扫描操作。
图14是示出使用根据本公开的一个实施方式的SLC读取操作的擦除块扫描操作的时序图。在图14中，第一芯片CHIP1至第四芯片CHIP4可以分别对应于图8的第一半导体存储装置101至第四半导体存储装置104。
参考图14，根据本公开的一个实施方式，SLC读取操作可以用于擦除块扫描操作中。如以上参考图12所述，SLC读取操作可以使用SLC读取电平RSLC。当使用SLC读取操作进行擦除块扫描操作时，擦除块所消耗的电流可以减小。因此，在SLC读取操作期间，由每个芯片消耗的最大电流可以是例如100mA。当存储***1001的设计中允许的最大电流为400mA时，可以同时对第一四芯片CHIP1至第四芯片CHIP4进行擦除块扫描操作。在一个实施方式中，如图14中所示，在从t4到t5的时段内，可以对第一芯片CHIP1至第四芯片CHIP4进行擦除块扫描操作。通过该操作，用于在启动操作期间进行擦除块扫描操作的从t4到t5的时段可以被最小化，同时存储***1001的内部消耗电流ICC被限制为最大400mA或更少。因此，可以减少进行擦除块扫描操作所需的时间，从而可以提高存储***1001的操作性能。
图15是示出根据本公开的一个实施方式的控制器的操作方法的流程图。参考图15，控制器可以进行感测存储***1001的通电状态的操作S100。此外，控制器可以进行使用扫描读取电压对半导体存储装置中的多个存储块进行擦除块扫描操作的操作S200。当存储***从关断状态切换到导通状态时，控制器可以感测到存储***已经通电。响应于该感测，控制器可以开始启动存储***的操作。
在启动存储***的操作期间，控制器可以在操作S200处使用扫描读取电压对半导体存储装置中的多个存储块进行擦除块扫描操作。扫描读取电压可以与图12中示出的SLC读取电平RSLC基本相同。在一个实施方式中，扫描读取电压可以是用于区分存储单元的擦除状态E和其余状态(即，编程状态P1至P7)的读取电平。下面参考图16描述操作S200的详细实施方式。
图16是示出图15的操作S200的一个实施方式的流程图。
参考图16，图15的操作S200可以包括操作S210至S270。操作S210可以包括从尚未进行扫描操作的多个存储块中选择待基于SLC读取方案进行读取操作的存储块。操作S230可以包括控制半导体存储装置，以便使用扫描读取电压对被选存储块进行SLC读取操作。操作S250可包括基于SLC读取操作的结果更新被选存储块的块状态。操作S270可以包括确定是否已完成所有块上的擦除块扫描。
在操作S210处，从半导体存储装置中的多个存储块中选择尚未进行擦除块扫描操作的存储块。在操作S230处，使用图12中示出的SLC读取电平RSLC对被选存储块进行SLC读取操作。此外，在步骤S230处，可以确定被选存储块的块状态。在操作S250处，基于SLC读取操作的结果更新被选存储块的块状态。详细地，在操作S250处，可以更新图8中的块状态表211。当在操作S270处确定已经完成了所有存储块上的擦除块扫描操作时(S270，是)，终止操作S200。当在操作S270处确定尚未完成所有存储块上的擦除块扫描操作时(S270，否)，该处理返回到从半导体存储装置中的多个存储块中选择尚未进行擦除块扫描操作的存储块的操作S210，之后重复操作S230至S250。
图17是示出图16的操作S230的一个实施方式的流程图。图18A至图18C是示出处于擦除状态、编程状态和开放状态的存储块的图。下面，参考图17以及图18A至图18C描述图16的操作S230的一个实施方式。
参考图17，在操作S231处依次读取储存在被选存储块中的页中的数据。由于存储块包括多个物理页，因此可以通过验证数据是否储存在多个物理页中来确定存储块的当前状态。
参考图18A至图18C，借助实施方式示出了包括16个物理页Page1至Page16的存储块。在图18A至图18C中，处于未储存数据的擦除状态的页由白色区域表示，而处于储存有数据的编程状态的页由影线区域表示。
参考图18A，存储块中的所有物理页都是擦除页，其中没有储存数据。这表示存储块中的所有存储单元都处于擦除状态E，如图12中的状态。因此，图18A中所示的存储块处于擦除状态。
参考图18B，存储块中的所有物理页都是编程页，其中储存有数据。这意味着存储块中的所有存储单元都均匀地分布在图12的擦除状态E和第一编程状态P1至第七编程状态P7中。因此，图18B中所示的存储块处于编程状态。
参考图18C，可以看出，在存储块的所有物理页中，第一页Page1至第九页Page9是储存有数据的编程页，并且第十页Page10至第十六页Page16是没有储存数据的擦除页。这意味着对应的存储块是开放块，这表示至少一个页是可以储存数据的擦除页。
回到图17，在操作S231处，使用扫描读取电压对存储块中的物理页进行读取操作。当数据储存在物理页中时，作为使用扫描读取电压的读取操作的结果，0位和1位可以在读取数据中共存。在这种情况下，对应的物理页被确定为编程页。当物理页中没有储存数据时，作为使用扫描读取电压的读取操作的结果，只有“1”位可以包括在读取数据中。在这种情况下，对应的物理页被确定为擦除页。
在操作S233处，对读取数据进行分析，并基于分析结果进行相应的操作。当确定对应的存储块中的多个页全部为擦除页时，在操作S237处，确定被选存储块为擦除块。当确定对应的存储块中的多个页全部为编程页时，在操作S239处确定被选存储块为编程块。当确定对应的存储块中的多个页包括擦除页和编程页两者时，在操作S235处将被选存储块确定为开放块。
图19是示出根据本公开的一个实施方式的存储***1003的框图。存储***1003可以包括控制器203以及第一半导体存储装置101至第四半导体存储装置104。控制器203可以储存块状态表213。在存储***1003的擦除块扫描操作期间，控制器203可以生成SLC读取命令RCMDSLC，然后将生成的命令传输到第一半导体存储装置101至第四半导体存储装置104。在存储***1003的正常读取操作期间，控制器203可以生成正常读取命令RCMDNRM，然后将生成的命令传输到从第一半导体存储装置101至第四半导体存储装置104中选择的半导体存储装置。第一半导体存储装置101至第四半导体存储装置104中的每一者均可以根据已接收的读取命令的类型进行读取操作。例如，当第一半导体存储装置101至第四半导体存储装置104中的任一者接收SLC读取命令RCMDSLC时，已接收到SLC读取命令RCMDSLC的半导体存储装置可以使用扫描读取电压对被选物理页进行读取操作。在一个实施方式中，当第一半导体存储装置101至第四半导体存储装置104中的任一者接收正常读取命令RCMDNRM(例如LSB读取命令)时，接收到LSB读取命令的半导体存储装置可以使用图7中示出的第一读取电平R1和第五读取电平R5对被选物理页进行读取操作。下面参考图20描述根据本公开的一个实施方式的半导体存储装置的操作方法。
图20是示出根据本公开的一个实施方式的半导体存储装置的操作方法的流程图。
参考图20，半导体存储装置在操作S310处从控制器203接收读取命令。半导体存储装置在操作S330处检查所接收的读取命令的类型。这里，半导体存储装置可以是图19中示出的第一半导体存储装置101至第四半导体存储装置104中的任何一者。当接收到的读取命令是SLC读取命令RCMDSLC时，半导体存储装置在操作S350处使用扫描读取电压从对应于读取命令的物理页读取数据。此后，在操作S390处，读取数据传输到控制器。在这种情况下，读取数据可以用于识别对应的页是擦除页还是编程页，而不是已经从主机实际接收并储存在半导体存储装置中的用户数据。
当接收到的读取命令是正常读取命令RCMDNRM时，半导体存储装置在操作S370处使用正常读取电压集从与读取命令对应的物理页读取数据。正常读取电压集可以包括至少一个读取电平，用于响应读取命令从相应页读取数据。当半导体存储装置中的存储单元是TLC时，正常读取命令可以是LSB读取命令、CSB读取命令和MSB读取命令中的至少一者。
例如，当半导体存储装置从控制器接收LSB读取命令时，半导体存储装置在操作S370处使用对应于用于读取LSB页数据的正常读取电压集的第一读取电平R1和第五读取电平R5进行读取操作。当半导体存储装置从控制器接收CSB读取命令时，半导体存储装置在操作S370处使用对应于用于读取CSB页数据的正常读取电压集的第三读取电平R3和第七读取电平R7进行读取操作。当半导体存储装置从控制器接收MSB读取命令时，半导体存储装置在操作S370处使用对应于用于读取MSB页数据的正常读取电压集的第二读取电平R2、第四读取电平R4和第六读取电平R6进行读取操作。在这种情况下，读取数据可以是实际从主机接收并储存在半导体存储装置中的用户数据。
此后，半导体存储装置在操作S390处将读取数据传输到控制器。
图21是示出包括图2的半导体存储装置100的存储***1000的框图。
参考图21，存储***1000可以包括半导体存储装置100和控制器1100。半导体存储装置100可以是参考图2所述的半导体存储装置。
控制器1100与主机(Host)以及半导体存储装置100联接。控制器1100可以响应于来自主机的请求而访问半导体存储装置100。例如，控制器1100可以控制半导体存储装置100的读取、写入、擦除和后台操作。控制器1100可以提供半导体存储装置100和主机之间的接口。控制器1100可以运行用于控制半导体存储装置100的固件。
控制器1100包括随机存取存储器(RAM)1110、处理器1120、主机接口1130、存储器接口1140和错误校正块1150。RAM 1110用作处理器1120的工作存储器、半导体存储装置100和主机之间的缓存存储器以及半导体存储装置100和主机之间的缓冲存储器中的至少一者。处理器1120可以控制控制器1100的整体操作。此外，控制器1100可以在写入操作期间暂时储存从主机提供的编程数据。
主机接口1130包括用于在主机和控制器1100之间进行数据交换的协议。在一个实施方式中，控制器1100可以借助各种接口协议中的至少一者与主机通信，接口协议例如是通用串行总线(USB)协议、多媒体卡(MMC)协议、***组件互连(PCI)协议、PCI-express(PCI-e或PCIe)协议、高级技术附件(ATA)协议、串行ATA协议、并行ATA协议、小型计算机***接口(SCSI)协议、增强型小型磁盘接口(ESDI)协议、电子集成驱动器(IDE)协议和/或私有协议。
存储接口1140与半导体存储装置100对接。例如，存储接口可以包括NAND接口或NOR接口。
错误校正块1150可以使用错误校正码(ECC)检测并校正从半导体存储装置100接收的数据中的错误。在一个实施方式中，错误校正块可以提供成控制器1100的元件。
控制器1100和半导体存储装置100可以集成到单个半导体装置中。在一个实施方式中，控制器1100和半导体存储装置100可以集成到单个半导体装置中以形成存储卡，例如个人计算机存储卡国际协会(PCMCIA)、紧凑型闪存卡(CF)、智能媒体卡(例如，SM或SMC)、记忆棒、多媒体卡(例如，MMC、RS-MMC或MMCmicro)、安全数字(SD)卡(例如，SD、miniSD、microSD或SDHC)或者通用闪存(UFS)。
在另一个实施方式中，控制器1100和半导体存储装置100可以集成到单个半导体装置中以形成固态驱动器(SSD)。SSD包括配置成在半导体存储器中储存数据的储存装置。当存储***1000用作SSD时，可以显著提高与存储***1000联接的主机的操作速度。
在一个实施方式中，存储***1000可以提供成电子装置的各种元件之一，例如计算机、超移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络平板电脑、无线电话、移动电话、智能手机、电子书、便携式多媒体播放器(PMP)、游戏控制台、导航设备、黑匣子、数字相机、三维(3D)电视、数字音频记录器、数字音频播放器、数字图像记录器、数字图像播放器、数字视频记录器、数字视频播放器、能够在无线环境中传输/接收信息的装置、形成家庭网络的各种电子装置之一、形成计算机网络的各种电子装置之一、形成远程信息处理网络的各种电子装置之一、射频识别(RFID)装置或形成计算***的各种元件之一。
在一个实施方式中，半导体存储装置100或存储***1000可以安装在各种类型的封装中。例如，半导体存储装置100或存储***1000可以被封装和安装在诸如层叠封装(PoP)、球栅阵列(BGA)、芯片级封装(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插式封装(PDIP)、华夫包晶片、晶圆形式的晶片、板上芯片(COB)、陶瓷双列直插式封装(CERDIP)、塑料公制四扁平包(MQFP)、薄型四扁平包(TQFP)、小外形集成电路封装(SOIC)、收缩小外形封装(SSOP)、薄型小外形封装(TSOP)、***级封装(SIP)、多芯片封装(MCP)、晶圆级制造封装(WFP)或晶圆级加工层叠封装(WSP)的类型中。
图22是示出图21的存储***的应用实施方式的框图。
参考图22，存储***2000可以包括半导体存储装置2100和控制器2200。半导体存储装置2100可以包括多个半导体存储芯片。半导体存储芯片被划分为多个(例如，k个)组。
在图22中，示出了k组分别借助第一沟道CH1至第k沟道CHk与控制器2200通信。每个半导体存储芯片均可以以与参考图2所述的半导体存储装置100相同的方式构造和操作。
每个组均可以借助一个公共沟道与控制器2200通信。控制器2200可以具有与参考图21描述的控制器1100相同的构造，并且可以借助多个沟道CH1至CHk控制半导体存储装置2100的多个存储芯片。
图23是示出包括参考图22描述的存储***的计算***3000的框图。
参考图23，计算***3000包括中央处理单元(CPU)3100、随机存取存储器(RAM)3200、用户界面3300、电源3400、***总线3500和存储***2000。
存储***2000借助***总线3500电联接至CPU 3100、RAM 3200、用户界面3300和电源3400。借助用户界面3300提供的数据或由CPU 3100处理的数据可以储存在存储***2000中。
在图23中，半导体存储装置2100被示出为借助控制器2200联接到***总线3500。然而，半导体存储装置2100可以直接联接到***总线3500。这里，控制器2200的功能可以由CPU 3100和RAM 3200执行。
在图23中，示出了提供的参考图22描述的存储***2000。然而，存储***2000可以用参考图21描述的存储***1000替换。在一个实施方式中，计算***3000可以包括参考图21和图22描述的存储***1000和2000两者。
本公开可以提供一种具有改进的操作速度的半导体存储装置，并且提供控制器以及操作该半导体存储装置和控制器的方法。
虽然已经结合各种实施方式示出并描述了本发明，但本领域技术人员将认识到，可以在本公开的精神和范围内对公开的任何实施方式进行各种变型。本发明包括落入权利要求范围内的所有此类变型。
相关申请的交叉引用
本申请要求2020年9月16日在韩国知识产权局提交的韩国专利申请10-2020-0119015的优先权，该专利申请的全部公开内容通过引用并入本文中。

Claims (18)

1.一种操作存储***的控制器的方法，所述控制器控制包括多个存储块的半导体存储装置，所述方法包括以下步骤：
感测所述存储***的通电状态；以及
基于感测到所述存储***处于所述通电状态，使用扫描读取电压对所述多个存储块进行擦除块扫描操作，
其中，所述多个存储块中的每个存储单元均储存至少两位数据，并且
其中，所述扫描读取电压使得所述存储单元的擦除状态和编程状态能够相互区分。
2.根据权利要求1所述的方法，其中，使用扫描读取电压对所述多个存储块进行擦除块扫描操作的步骤包括以下步骤：
从所述多个存储块中选择尚未进行所述擦除块扫描操作的存储块；
控制所述半导体存储装置，以便使用所述扫描读取电压对被选存储块进行单层单元SLC读取操作；以及
基于所述SLC读取操作的结果，更新被选存储块的块状态。
3.根据权利要求2所述的方法，其中，控制所述半导体存储装置，以便使用所述扫描读取电压对被选存储块进行所述SLC读取操作的步骤包括以下步骤：
控制所述半导体存储装置，以便使用所述扫描读取电压依次读取储存在被选存储块中的多个页中的数据；以及
分析所读取的数据。
4.根据权利要求3所述的方法，所述方法还包括以下步骤：
响应于表示被选存储块中的所有页都是编程页的分析结果，将被选存储块确定为编程块。
5.根据权利要求3所述的方法，所述方法还包括以下步骤：
响应于表示被选存储块中的所有页是都擦除页的分析结果，将被选存储块确定为擦除块。
6.根据权利要求3所述的方法，所述方法还包括以下步骤：
响应于被选存储块中包括编程页和擦除页两者的分析结果，将被选块确定为开放块。
7.一种操作包括多个存储块的半导体存储装置的方法，所述多个存储块中的每一者均包括多个存储单元，每个存储单元均储存至少两位数据，所述方法包括以下步骤：
从控制器接收读取命令；
检查所接收的读取命令的类型；以及
通过基于所述读取命令的类型选择性地使用扫描读取电压或者正常读取电压集来对与所述读取命令对应的页进行数据读取操作。
8.根据权利要求7所述的方法，所述方法还包括：
将所读取的数据传输到所述控制器。
9.根据权利要求7所述的方法，其中，通过基于所述读取命令的类型选择性地使用扫描读取电压或正常读取电压集来对与所述读取命令对应的页进行数据读取操作的步骤包括以下步骤：
响应于表示所述读取命令的类型是单层单元SLC读取命令的确定，使用所述扫描读取电压从与所述读取命令对应的页读取数据。
10.根据权利要求9所述的方法，其中，所述扫描读取电压使得所述存储单元的擦除状态和至少一个编程状态能够相互区分。
11.根据权利要求7所述的方法，其中，通过基于所述读取命令的类型选择性地使用扫描读取电压或正常读取电压集来对与所述读取命令对应的页进行数据读取操作的步骤包括以下步骤：
响应于表示所述读取命令的类型为正常读取命令的确定，使用所述正常读取电压集从与所述读取命令对应的页读取数据。
12.根据权利要求11所述的方法，其中，
所述多个存储单元中的每一者均储存两位数据，并且
所述正常读取电压集是用于读取储存在被选页中的最低有效位LSB页数据的第一读取电压集和用于读取存储在被选页中的最高有效位MSB页数据的第二读取电压集中的至少一者。
13.根据权利要求11所述的方法，其中，
所述多个存储单元中的每一者均储存三位数据，并且
所述正常读取电压集是用于读取储存在被选页中的最低有效位LSB页数据的第一读取电压集、用于读取储存在被选页中的中央有效位CSB页数据的第二读取电压集以及用于读取储存在被选页中的最高有效位MSB页数据的第三读取电压集中的至少一者。
14.一种存储***，所述存储***包括：
半导体存储装置，所述半导体存储装置包括多个存储块，所述多个存储块中的每一者均包括多个存储单元，每个存储单元均存储至少两位数据；以及
控制器，所述控制器控制所述半导体存储装置的操作，
其中，所述控制器控制所述半导体存储装置，以便响应于所述存储***的通电状态的感测，通过使用扫描读取电压来对所述多个存储块进行擦除块扫描操作，所述扫描读取电压使得所述存储单元中的每一者的擦除状态和编程状态能够相互区分。
15.根据权利要求14所述的存储***，其中，所述控制器控制所述半导体存储装置，以便通过向所述半导体存储装置传输与正常读取命令不同的单层单元SLC读取命令来进行所述擦除块扫描操作。
16.根据权利要求14所述的存储***，其中，所述控制器从所述多个存储块中选择尚未进行所述擦除块扫描操作的存储块，依次生成与被选存储块中的多个页对应的多个SLC读取命令，并将所述SLC读取命令传输到所述半导体存储装置。
17.根据权利要求16所述的存储***，其中，所述控制器基于响应于针对被选存储块的所述多个SLC读取命令而接收到的读取数据更新被选存储块的块状态。
18.根据权利要求15所述的存储***，其中，响应于所述SLC读取命令，所述半导体存储装置使用所述扫描读取电压从与所述SLC读取命令对应的页读取数据。
CN202110472505.8A 2020-09-16 2021-04-29 控制器及半导体存储装置的操作方法以及存储*** Pending CN114267387A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0119015 2020-09-16
KR1020200119015A KR20220036603A (ko) 2020-09-16 2020-09-16 반도체 메모리 장치, 컨트롤러 및 이들을 포함하는 메모리 시스템

Publications (1)

Publication Number Publication Date
CN114267387A true CN114267387A (zh) 2022-04-01

Family

ID=80626732

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110472505.8A Pending CN114267387A (zh) 2020-09-16 2021-04-29 控制器及半导体存储装置的操作方法以及存储***

Country Status (3)

Country Link
US (1) US11550492B2 (zh)
KR (1) KR20220036603A (zh)
CN (1) CN114267387A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220406388A1 (en) * 2021-06-16 2022-12-22 Micron Technology, Inc. Setting switching for single-level cells

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190019675A (ko) * 2017-08-18 2019-02-27 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작방법
KR20190035280A (ko) 2017-09-26 2019-04-03 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR20190040604A (ko) 2017-10-11 2019-04-19 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법

Also Published As

Publication number Publication date
US11550492B2 (en) 2023-01-10
KR20220036603A (ko) 2022-03-23
US20220083253A1 (en) 2022-03-17

Similar Documents

Publication Publication Date Title
KR20190012771A (ko) 컨트롤러 및 그 동작 방법
CN109754840B (zh) 半导体存储器装置及其操作方法
KR20200021821A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20190102596A (ko) 반도체 메모리 장치 및 그 동작 방법
US9570178B2 (en) Semiconductor memory device and operating method thereof
US10679705B2 (en) Controller and operating method thereof
KR20190111608A (ko) 반도체 메모리 장치 및 그 동작 방법
CN111341370B (zh) 半导体存储器装置、控制器、存储装置及其操作方法
US11550492B2 (en) Semiconductor memory device, controller, and memory system having semiconductor memory device and controller
TW202307852A (zh) 半導體記憶體裝置及其操作方法
US10937511B2 (en) Semiconductor memory device, memory system including controller, and method of operating controller
CN114078532A (zh) 半导体存储器装置及其操作方法
US11899973B2 (en) Controller and method of operating the same
US11594291B2 (en) Semiconductor memory device and method of operating the same
US20220148664A1 (en) Controller and method of operating the same
US11145338B2 (en) Semiconductor memory device and method of operating the same
US11514988B2 (en) Controller and method of operating under sudden power interruption
JP2023172853A (ja) 向上した速度でデータをリードする半導体メモリ装置、コントローラ及びそれらの動作方法
KR20220099063A (ko) 반도체 메모리 장치 및 그 동작 방법
KR20220063609A (ko) 반도체 메모리 장치 및 그 동작 방법
CN114974371A (zh) 半导体存储器设备、控制器及其操作方法
CN115129614A (zh) 存储器***及操作该存储器***的方法
CN114724606A (zh) 半导体存储器设备和操作该半导体存储器设备的方法
KR20190118862A (ko) 메모리 시스템 및 메모리 컨트롤러의 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination