CN114253342A - 稳压电路和放大电路 - Google Patents

稳压电路和放大电路 Download PDF

Info

Publication number
CN114253342A
CN114253342A CN202210096165.8A CN202210096165A CN114253342A CN 114253342 A CN114253342 A CN 114253342A CN 202210096165 A CN202210096165 A CN 202210096165A CN 114253342 A CN114253342 A CN 114253342A
Authority
CN
China
Prior art keywords
nmos transistor
voltage
transistor
circuit
pmos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210096165.8A
Other languages
English (en)
Inventor
殷树娟
涂家华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Information Science and Technology University
Original Assignee
Beijing Information Science and Technology University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Information Science and Technology University filed Critical Beijing Information Science and Technology University
Priority to CN202210096165.8A priority Critical patent/CN114253342A/zh
Publication of CN114253342A publication Critical patent/CN114253342A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

本申请公开了一种稳压电路和一种放大电路，该稳压电路包括：电流源、第一NMOS晶体管、第一PMOS晶体管、第二NMOS晶体管；所述第一NMOS晶体管的漏极与所述第二NMOS晶体管的栅极连接后的共同引出端通过所述电流源与第一外部电源连接；所述第二NMOS晶体管的漏极与第二外部电源连接；所述第一NMOS晶体管的源极与所述第一PMOS晶体管的源极连接；所述第一PMOS晶体管的栅极与所述第一PMOS晶体管的漏极连接后的共同引出端接地；所述第一NMOS晶体管的栅极与所述第二NMOS晶体管的源极连接后的共同引出端作为所述稳压电路的输出端；其中，所述第一NMOS晶体管和第一PMOS晶体管，分别设置为工作在亚阈值区。该稳压电路能够将输出电压钳位在第一NMOS晶体管和第一PMOS晶体管的阈值电压绝对值之和。

Description

稳压电路和放大电路
技术领域
本申请涉及微电子技术领域，尤指一种稳压电路和一种放大电路。
背景技术
对于传统的C类运算放大器，其输入共模电压(即偏置电压)最好等于0.5倍的电源电压，从而能够实现最大增益。而C类运算放大器的电源电压必须等于两输入管(即PMOS和NMOS)的阈值电压绝对值之和，但是由于在不同的工艺角下，阈值电压变化较大，而一般的电源只能够提供稳定的电压，因此导致传统的C类运算放大器的性能在不同工艺角下呈现出较大的差异，使得成品芯片的良率太低。
传统的pre-regulator(即前馈(温度、电压)变化自动抑制)电路，因其负反馈设计，其输出电平不受温度和电源电压的影响，但是该电路同样受工艺角变化的影响。
发明内容
本申请提供了一种稳压电路和一种放大电路，该稳压电路能够将输出电压钳位在第一NMOS晶体管和第一PMOS晶体管的阈值电压绝对值之和，从而钳位住MOS工艺角的变化；所述放大电路的电源电压与输入晶体管阈值电压同时随工艺角同向变化，从而削弱工艺角变化对放大电路性能的影响。
本申请提供的一种稳压电路，包括，电流源、第一NMOS晶体管、第一PMOS晶体管、第二NMOS晶体管；
所述第一NMOS晶体管的漏极与所述第二NMOS晶体管的栅极连接后的共同引出端通过所述电流源与第一外部电源连接；所述第二NMOS晶体管的漏极与第二外部电源连接；
所述第一NMOS晶体管的源极与所述第一PMOS晶体管的源极连接；
所述第一PMOS晶体管的栅极与所述第一PMOS晶体管的漏极连接后的共同引出端接地；
所述第一NMOS晶体管的栅极与所述第二NMOS晶体管的源极连接后的共同引出端作为所述稳压电路的输出端；
其中，所述第一NMOS晶体管和第一PMOS晶体管，分别设置为工作在亚阈值区。
一种示例性的实施例中，所述稳压电路还包括第三NMOS晶体管；所述第三NMOS晶体管的栅极与所述第一NMOS晶体管的栅极连接；所述第三NMOS晶体管的源极和漏极连接后接地。从而对稳压电路的输出的电压信号进行滤波，以提升所述稳压电路的输出端的输出电压信号的电源纹波抑制比。
一种示例性的实施例中，所述第一NMOS晶体管和所述第二NMOS晶体管具有相同的阈值电压。
一种示例性的实施例中，所述稳压电路的输出端的输出电压信号的电压值根据所述第一NMOS晶体管的阈值电压与所述第一PMOS晶体管的阈值电压的绝对值之和确定。
一种示例性的实施例中，所述第二外部电源的电压值根据所述第一NMOS晶体管、所述第二NMOS晶体管、以及所述第一PMOS晶体管确定。
本申请提供的一种放大电路，包括：稳压电路和C类运算放大器；
所述稳压电路包括电流源、第一NMOS晶体管、第一PMOS晶体管、第二NMOS晶体管；
所述第一NMOS晶体管的漏极与所述第二NMOS晶体管的栅极连接后的共同引出端通过所述电流源与第一外部电源连接；所述第二NMOS晶体管的漏极与第二外部电源连接；
所述第一NMOS晶体管的源极与所述第一PMOS晶体管的源极连接；
所述第一PMOS晶体管的栅极与所述第一PMOS晶体管的漏极连接后的共同引出端接地；
所述第一NMOS晶体管的栅极与所述第二NMOS晶体管的源极连接后的共同引出端作为所述稳压电路的输出端；
所述稳压电路的输出端与所述C类运算放大器连接，以向所述C类运算放大器提供电源电压；
其中，所述第一NMOS晶体管和第一PMOS晶体管，分别设置为工作在亚阈值区；
所述C类运算放大器的输入端作为所述放大电路的输入端；
所述C类运算放大器的输出端作为所述放大电路的输出端。
一种示例性的实施例中，所述第一NMOS晶体管和所述第二NMOS晶体管具有相同的阈值电压；所述C类运算放大器包括一个或多个输入NMOS晶体管以及一个或多个输入PMOS晶体管；所述稳压电路中的第一NMOS晶体管与所述C类运算放大器中的每个输入NMOS晶体管具有相同的阈值电压；所述稳压电路中的第一PMOS晶体管与所述C类运算放大器中的每个输入PMOS晶体管具有相同的阈值电压。
一种示例性的实施例中，所述稳压电路还包括第三NMOS晶体管；所述第三NMOS晶体管的栅极与所述第一NMOS晶体管的栅极连接；所述第三NMOS晶体管的源极和漏极连接后接地。从而对稳压电路的输出的电压信号进行滤波。
一种示例性的实施例中，所述稳压电路的输出端的输出电压信号的电压值根据所述第一NMOS晶体管的阈值电压与所述第一PMOS晶体管的阈值电压的绝对值之和确定。
一种示例性的实施例中，所述第二外部电源的电压值根据所述第一NMOS晶体管、所述第二NMOS晶体管、以及所述第一PMOS晶体管确定。
本申请实施例提供的稳压电路能够将输出电压钳位在第一NMOS晶体管和第一PMOS晶体管的阈值电压绝对值之和，从而钳位住MOS工艺角的变化；所述放大电路的电源电压与输入晶体管阈值电压同时随工艺角同向变化，从而削弱工艺角变化对放大电路性能的影响。
本申请的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请而了解。本申请的其他优点可通过在说明书以及附图中所描述的方案来实现和获得。
附图说明
附图用来提供对本申请技术方案的理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本申请的技术方案，并不构成对本申请技术方案的限制。
图1为本申请实施例的稳压电路的示意图；
图2为本申请实施例的放大电路的示意图；
图3为本申请实施例的本申请的放大电路的一个具体实施例；
图4为本申请实施例的对本申请放大电路的另一个具体实施例的测试电路示意图；
图5为本申请实施例的本申请放大电路的另一个具体实施例中的C类运算放大器示意图；
图6为本申请实施例的不具有本申请稳压电路的C类运算放大器在不同工艺角下的仿真对比图；
图7为本申请实施例的具有本申请稳压电路的C类运算放大器在不同工艺角下的仿真对比图。
具体实施方式
本实施例的稳压电路包括：电流源、第一NMOS晶体管、第一PMOS晶体管、第二NMOS晶体管；所述第一NMOS晶体管的漏极与所述第二NMOS晶体管的栅极连接后的共同引出端通过所述电流源与第一外部电源连接；所述第二NMOS晶体管的漏极与第二外部电源连接；所述第一NMOS晶体管的源极与所述第一PMOS晶体管的源极连接；所述第一PMOS晶体管的栅极与所述第一PMOS晶体管的漏极连接后的共同引出端接地；所述第一NMOS晶体管的栅极与所述第二NMOS晶体管的源极连接后的共同引出端作为所述稳压电路的输出端。
其中，所述第一NMOS晶体管和第一PMOS晶体管，分别设置为工作在亚阈值区。
一种示例性的实施例中，可通过调节相关参数，使第一NMOS晶体管或第一PMOS晶体管工作在亚阈值区。
一种示例性的实施例中，所述稳压电路还包括第三NMOS晶体管；所述第三NMOS晶体管的栅极与所述第一NMOS晶体管的栅极连接；所述第三NMOS晶体管的源极和漏极连接后接地。从而对稳压电路的输出的电压信号进行滤波，以提升所述稳压电路的输出端的输出电压信号的电源纹波抑制比。
一种示例性的实施例中，所述第一NMOS晶体管和所述第二NMOS晶体管具有相同的阈值电压。
一种示例性的实施例中，第一外部电源由电流源决定。
一种示例性的实施例中，所述稳压电路的输出端的输出电压信号的电压值根据所述第一NMOS晶体管的阈值电压与所述第一PMOS晶体管的阈值电压的绝对值之和确定。
例如，图1所示的电路为本申请稳压电路的一个具体实施例，其中，Mn1对应上述第一NMOS晶体管，Mp0对应上述第一PMOS晶体管，Mn0对应上述第二NMOS晶体管，图2中的电流源对应上述稳压电路中的电流源。
由于流经Mn1和Mp0管的电流由电流镜提供且不变，因此我们可以降低这一路的电流，同时增大Mn1和Mp0管的宽长比，将两管工作状态调整至亚阈值区，则可得：
Vgs-Mn1≈Vthn，Vgs-Mp0≈|Vthp|
ydd_l≈Vthn+|Vthp|
一种示例性的实施例中，所述第二外部电源的电压值根据所述第一NMOS晶体管、所述第二NMOS晶体管、以及所述第一PMOS晶体管确定。
例如在图1中，Mn0的漏极与芯片外部输入的电源电压相连接，芯片外部输入的电源电压取决于Mn0使用低压域的管子，还是中压域的管子，以及使用的工艺。例如外部电源电压为1.8V，即Vdd1P8，所使用的管子可以为低压域的耐压1.8V的PMOS，NMOS管。
一种示例性的实施例中，所述稳压电路还包括第三NMOS晶体管；所述第三NMOS晶体管的栅极与所述第一NMOS晶体管的栅极连接；所述第三NMOS晶体管的源极和漏极连接后接地。从而对稳压电路的输出的电压信号进行滤波，以提升所述稳压电路的输出端的输出电压信号的电源纹波抑制比。
本申请实施例的稳压电路，通过将输出电压调整为PMOS管和NMOS管的阈值电压之和，使得在不同的工艺角下，稳压电路的输出电平随工艺角变化而变化，而输出电压钳位在第一NMOS晶体管和第一PMOS晶体管的阈值电压绝对值之和，从而钳位住MOS工艺角的变化。从而保证使用该稳压电路提供电源电压的C类运算放大器的性能受工艺角的影响大大减弱。
除此之外，本申请实施例提供的稳压电路(可以包括滤波部分)由晶体管构成，提高了电路的集成度。
图2为本申请实施例放大电路的示意图，如图2所示，本申请提供的一种放大电路，包括：稳压电路和C类运算放大器；
所述稳压电路包括电流源、第一NMOS晶体管、第一PMOS晶体管、第二NMOS晶体管；
所述第一NMOS晶体管的漏极与所述第二NMOS晶体管的栅极连接后的共同引出端通过所述电流源与第一外部电源连接；所述第二NMOS晶体管的漏极与第二外部电源连接；
所述第一NMOS晶体管的源极与所述第一PMOS晶体管的源极连接；
所述第一PMOS晶体管的栅极与所述第一PMOS晶体管的漏极连接后的共同引出端接地；
所述第一NMOS晶体管的栅极与所述第二NMOS晶体管的源极连接后的共同引出端作为所述稳压电路的输出端；
所述稳压电路的输出端与所述C类运算放大器连接，以向所述C类运算放大器提供电源电压；
其中，所述第一NMOS晶体管和第一PMOS晶体管，分别设置为工作在亚阈值区；
所述C类运算放大器的输入端作为所述放大电路的输入端；
所述C类运算放大器的输出端作为所述放大电路的输出端。
一种示例性的实施例中，所述第一NMOS晶体管和所述第二NMOS晶体管具有相同的阈值电压；所述C类运算放大器包括一个或多个输入NMOS晶体管以及一个或多个输入PMOS晶体管；所述稳压电路中的第一NMOS晶体管与所述C类运算放大器中的每个输入NMOS晶体管具有相同的阈值电压；所述稳压电路中的第一PMOS晶体管与所述C类运算放大器中的每个输入PMOS晶体管具有相同的阈值电压。
C类运算放大器中的输入NMOS晶体管是指与C类运算放大器的输入对应的NMOS晶体管；C类运算放大器中的输入PMOS晶体管是指与C类运算放大器的输入对应的PMOS晶体管。
一种示例性的实施例中，所述稳压电路还包括第三NMOS晶体管；所述第三NMOS晶体管的栅极与所述第一NMOS晶体管的栅极连接；所述第三NMOS晶体管的源极和漏极连接后接地，从而对稳压电路的输出的电压信号进行滤波。
一种示例性的实施例中，对稳压电路的输出的电压信号进行滤波可以采取电容进行滤波。
一种示例性的实施例中，所述稳压电路的输出端的输出电压信号的电压值根据所述第一NMOS晶体管的阈值电压与所述第一PMOS晶体管的阈值电压的绝对值之和确定。
一种示例性的实施例中，所述第二外部电源的电压值根据所述第一NMOS晶体管、所述第二NMOS晶体管、以及所述第一PMOS晶体管确定。
一种示例性的实施例中，所述C类运算放大器包括共源共栅型C类运算放大器。
一种示例性的实施例中，所述C类运算放大器包括增益自举型C类运算放大器。
在其他一些示例性的实施例中，所述C类运算放大器包括现有常见的任意C类运算放大器。
由于对输入到运算放大器中的电源电压由稳压电路提供，而稳压电路的输出电压为NMOS管和PMOS管的阈值电压之和，不仅满足了传统C类运算放大器对其自身电源电压的要求，且使得传统C类运算放大器的PVT特性稳定。
除此之外，本申请实施例提供的放大电路只需要外部一股电流和外部电源，电路结构简单。
图3所示电路为本申请的放大电路的一个具体实施例，该放大电路包括稳压电路、C类运算放大器，其中稳压电路中包括滤波电路(即NMOS_cap)，该滤波电路可以对稳压电路的输出电压进行滤波。该放大电路的C类运算放大器的电源电压由稳压电路提供。其中，该电路中所使用的MOS管的工艺角的类型统一，使C类运放的电源电压尽可能的与两输入管的阈值电压绝对值之和一致，与本申请的稳压电路的输出电压恰好完全一致，在不同工艺角下，C类运放的电源电压将会动态调整，C类反相器在任何情况下双输入管都能工作在完全的亚阈值区中，得到最大的增益和增益带宽积(GBW)，也可在输出端并联接一个到底(即电容的另一端接地)的NMOS_cap电容，提升Vdd_l(即稳压电路的输出电压)的电源纹波抑制比(PSRR)。
图4所示电路为对本申请放大电路的另一个具体实施例的测试电路示意图。
该放大电路由上述的稳压电路供电，正输入端输入交流小信号与直流共模电压，负输入端输入直流共模电压，负载CL为2pF等效电容，对其做交流仿真(AC)，功耗的仿真方法为取Vdd_l输出结点的瞬态电流在一定时间内做平均，对其进行时序仿真(Tran)。
其中C-OTA(即C类运算放大器)为图5所示，该C类运算放大器为增益自举C类运算放大器，当然也可以替换成其他类型的C类运算放大器。图4电路的仿真条件为：TT工艺角、0.7V供电、温度27℃。
图6、图7分别展示了不具有或具有本申请稳压电路的C类运算放大器在不同工艺角(分别为TT工艺角、FF工艺角、SS工艺角、FS工艺角、SF工艺角)下的仿真对比图，可以明显观察到，不具有本申请稳压电路的C类运算放大器，仅在TT角下维持较好的开环增益和合适的带宽，变化范围在±600％的范围，甚至在FF角，其-3dB带宽仅为6.178KHz，远小于25KHz，接近斩波频率的范围，该情况下会使斩波调制电路大幅度衰减仪表放大器的增益。表1为5个工艺角下C类运算放大器的详细性能指标。
表1 不具有或具有本申请稳压电路的C类运算放大器的性能对比
Figure BDA0003491073530000091
经表1对比可发现，加入本申请稳压电路后，其增益和带宽随工艺角的变化范围明显变小，正负不超过30％。五个角下的带宽和增益带宽积也都符合设计要求。相位裕度前后较为稳定是由于电路为一级放大结构，不需要任何补偿相位裕度均大于60°。
因此本申请的C类运算放大器可应用于处理生理信号的模拟前端电路中，具有较高的能效比。
本申请描述了多个实施例，但是该描述是示例性的，而不是限制性的，并且对于本领域的普通技术人员来说显而易见的是，在本申请所描述的实施例包含的范围内可以有更多的实施例和实现方案。尽管在附图中示出了许多可能的特征组合，并在具体实施方式中进行了讨论，但是所公开的特征的许多其它组合方式也是可能的。除非特意加以限制的情况以外，任何实施例的任何特征或元件可以与任何其它实施例中的任何其他特征或元件结合使用，或可以替代任何其它实施例中的任何其他特征或元件。
应当理解，在本申请中示出和/或讨论的任何特征可以单独地或以任何适当的组合来实现。此外，在描述具有代表性的实施例时，说明书可能已经将方法和/或过程呈现为特定的步骤序列。然而，在该方法或过程不依赖于本文所述步骤的特定顺序的程度上，该方法或过程不应限于所述的特定顺序的步骤。如本领域普通技术人员将理解的，其它的步骤顺序也是可能的。
本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、***、装置中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。在硬件实施方式中，在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分；例如，一个物理组件可以具有多个功能，或者一个功能或步骤可以由若干物理组件合作执行。某些组件或所有组件可以被实施为由处理器，如数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘(DVD)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。

Claims (10)

1.一种稳压电路，其特征在于，包括：
电流源、第一NMOS晶体管、第一PMOS晶体管、第二NMOS晶体管；
所述第一NMOS晶体管的漏极与所述第二NMOS晶体管的栅极连接后的共同引出端通过所述电流源与第一外部电源连接；所述第二NMOS晶体管的漏极与第二外部电源连接；
所述第一NMOS晶体管的源极与所述第一PMOS晶体管的源极连接；
所述第一PMOS晶体管的栅极与所述第一PMOS晶体管的漏极连接后的共同引出端接地；
所述第一NMOS晶体管的栅极与所述第二NMOS晶体管的源极连接后的共同引出端作为所述稳压电路的输出端；
其中，所述第一NMOS晶体管和第一PMOS晶体管，分别设置为工作在亚阈值区。
2.如权利要求1所述的稳压电路，其特征在于：
所述稳压电路的输出端的输出电压信号的电压值根据所述第一NMOS晶体管的阈值电压与所述第一PMOS晶体管的阈值电压的绝对值之和确定。
3.如权利要求1所述的稳压电路，其特征在于：
所述稳压电路还包括第三NMOS晶体管；
所述第三NMOS晶体管的栅极与所述第一NMOS晶体管的栅极连接；
所述第三NMOS晶体管的源极和漏极连接后接地。
4.如权利要求1所述的稳压电路，其特征在于：
所述第二外部电源的电压值根据所述第一NMOS晶体管、所述第二NMOS晶体管、以及所述第一PMOS晶体管确定。
5.如权利要求1所述的稳压电路，其特征在于：
所述第一NMOS晶体管和所述第二NMOS晶体管具有相同的阈值电压。
6.一种放大电路，其特征在于，包括：
稳压电路和C类运算放大器；
所述稳压电路包括电流源、第一NMOS晶体管、第一PMOS晶体管、第二NMOS晶体管；
所述第一NMOS晶体管的漏极与所述第二NMOS晶体管的栅极连接后的共同引出端通过所述电流源与第一外部电源连接；所述第二NMOS晶体管的漏极与第二外部电源连接；
所述第一NMOS晶体管的源极与所述第一PMOS晶体管的源极连接；
所述第一PMOS晶体管的栅极与所述第一PMOS晶体管的漏极连接后的共同引出端接地；
所述第一NMOS晶体管的栅极与所述第二NMOS晶体管的源极连接后的共同引出端作为所述稳压电路的输出端；
所述稳压电路的输出端与所述C类运算放大器连接，以向所述C类运算放大器提供电源电压；
其中，所述第一NMOS晶体管和第一PMOS晶体管，分别设置为工作在亚阈值区；
所述C类运算放大器的输入端作为所述放大电路的输入端；
所述C类运算放大器的输出端作为所述放大电路的输出端。
7.如权利要求6所述的放大电路，其特征在于：
所述稳压电路的输出端的输出电压信号的电压值根据所述第一NMOS晶体管的阈值电压与所述第一PMOS晶体管的阈值电压的绝对值之和确定。
8.如权利要求6所述的放大电路，其特征在于：
所述稳压电路还包括第三NMOS晶体管；
所述第三NMOS晶体管的栅极与所述第一NMOS晶体管的栅极连接；
所述第三NMOS晶体管的源极和漏极连接后接地。
9.如权利要求6所述的放大电路，其特征在于：
所述第二外部电源的电压值根据所述第一NMOS晶体管、所述第二NMOS晶体管、以及所述第一PMOS晶体管确定。
10.如权利要求6所述的放大电路，其特征在于：
所述第一NMOS晶体管和所述第二NMOS晶体管具有相同的阈值电压；
所述C类运算放大器包括一个或多个输入NMOS晶体管以及一个或多个输入PMOS晶体管；
所述稳压电路中的第一NMOS晶体管与所述C类运算放大器中的每个输入NMOS晶体管具有相同的阈值电压；
所述稳压电路中的第一PMOS晶体管与所述C类运算放大器中的每个输入PMOS晶体管具有相同的阈值电压。
CN202210096165.8A 2022-01-26 2022-01-26 稳压电路和放大电路 Pending CN114253342A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210096165.8A CN114253342A (zh) 2022-01-26 2022-01-26 稳压电路和放大电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210096165.8A CN114253342A (zh) 2022-01-26 2022-01-26 稳压电路和放大电路

Publications (1)

Publication Number Publication Date
CN114253342A true CN114253342A (zh) 2022-03-29

Family

ID=80799880

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210096165.8A Pending CN114253342A (zh) 2022-01-26 2022-01-26 稳压电路和放大电路

Country Status (1)

Country Link
CN (1) CN114253342A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115842533A (zh) * 2023-02-23 2023-03-24 芯翼信息科技(南京)有限公司 一种低压宽频超低功耗环形振荡器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5315230A (en) * 1992-09-03 1994-05-24 United Memories, Inc. Temperature compensated voltage reference for low and wide voltage ranges
CN101692603A (zh) * 2009-04-21 2010-04-07 浙江大学 增益自举型c类反向器及其应用电路
CN204539115U (zh) * 2014-12-30 2015-08-05 天津大学 基于悬浮电流源增益自举反相器的开关电容积分器
CN110858082A (zh) * 2018-08-24 2020-03-03 新唐科技股份有限公司 单一晶体管控制的稳压器及应用此稳压器的集成电路
CN112947664A (zh) * 2021-04-12 2021-06-11 上海物骐微电子有限公司 一种温度自适应电压源

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5315230A (en) * 1992-09-03 1994-05-24 United Memories, Inc. Temperature compensated voltage reference for low and wide voltage ranges
CN101692603A (zh) * 2009-04-21 2010-04-07 浙江大学 增益自举型c类反向器及其应用电路
CN204539115U (zh) * 2014-12-30 2015-08-05 天津大学 基于悬浮电流源增益自举反相器的开关电容积分器
CN110858082A (zh) * 2018-08-24 2020-03-03 新唐科技股份有限公司 单一晶体管控制的稳压器及应用此稳压器的集成电路
CN112947664A (zh) * 2021-04-12 2021-06-11 上海物骐微电子有限公司 一种温度自适应电压源

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115842533A (zh) * 2023-02-23 2023-03-24 芯翼信息科技(南京)有限公司 一种低压宽频超低功耗环形振荡器

Similar Documents

Publication Publication Date Title
US10019023B2 (en) Low-dropout linear regulator with super transconductance structure
JP4824881B2 (ja) 非反転可変利得段を用いたｐｍｏｓ低ドロップアウト電圧レギュレータ
US6304131B1 (en) High power supply ripple rejection internally compensated low drop-out voltage regulator using PMOS pass device
CN110311636B (zh) 应用于包络跟踪电源调制器的高带宽高摆幅线性放大器
US11693441B2 (en) Dual loop voltage regulator utilizing gain and phase shaping
CN101727119A (zh) 具有有效补偿的低压差线性电压源
CN109150115B (zh) 一种射频功率放大器偏置电路
US5315264A (en) Rail-to-rail opamp with large sourcing current and small quiescent current
CN114253342A (zh) 稳压电路和放大电路
CN109947168A (zh) 一种低噪声低压差线性稳压器电路
KR20220015461A (ko) 연산 증폭기
US6377120B1 (en) Regulated-cascode amplifier with clamping circuit
CN117075673B (zh) 一种嵌套环路低压差线性稳压器
CN114006610A (zh) 一种带有自适应负载变化的频率补偿电路的稳定电路
CN112491369B (zh) 一种传感器信号处理电路
CN111538364A (zh) 一种带隙基准电压源以及电子设备
CN217216505U (zh) 运算放大器电路
CN108445959B (zh) 一种可选接片外电容的低压差线性稳压器
US5510699A (en) Voltage regulator
CN116225118A (zh) 一种基于pn互补型电流补偿电源纹波前馈的ldo电路
CN210183292U (zh) 带内置负反馈的跟随器电路结构
US20170324387A1 (en) Input feed-forward technique for class ab amplifier
US3487324A (en) Plural channel amplifier system having variable feedback means
US9367073B2 (en) Voltage regulator
US6300831B1 (en) Compensating a Gm-boosted folded-cascode amplifier

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20220329