CN114242585A - 一种后栅工艺中去除多晶硅牺牲栅的方法及装置 - Google Patents

一种后栅工艺中去除多晶硅牺牲栅的方法及装置 Download PDF

Info

Publication number
CN114242585A
CN114242585A CN202010943482.XA CN202010943482A CN114242585A CN 114242585 A CN114242585 A CN 114242585A CN 202010943482 A CN202010943482 A CN 202010943482A CN 114242585 A CN114242585 A CN 114242585A
Authority
CN
China
Prior art keywords
supply line
polysilicon
gate
chemical
etchant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010943482.XA
Other languages
English (en)
Inventor
李春雨
胡艳鹏
卢一泓
李琳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Zhenxin Beijing Semiconductor Co Ltd
Original Assignee
Institute of Microelectronics of CAS
Zhenxin Beijing Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS, Zhenxin Beijing Semiconductor Co Ltd filed Critical Institute of Microelectronics of CAS
Priority to CN202010943482.XA priority Critical patent/CN114242585A/zh
Publication of CN114242585A publication Critical patent/CN114242585A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)

Abstract

本发明公开了一种后栅工艺中去除多晶硅牺牲栅的方法及装置，属于半导体技术领域，解决了现有技术中栅沟槽底部区域会产生多晶硅残留的问题。本发明去除多晶硅牺牲栅的方法采用多晶硅刻蚀剂对多晶硅进行湿法刻蚀形成无多晶硅残留的沟槽，所述多晶硅刻蚀剂中含有异丙醇。本发明含有异丙醇的多晶硅刻蚀剂可以明显降低表面张力，使之与栅沟槽底部的残留多晶硅充分接触，加强反应，从而解决多晶硅的残留问题。

Description

一种后栅工艺中去除多晶硅牺牲栅的方法及装置
技术领域
本发明属于半导体技术领域，特别涉及一种后栅工艺中去除多晶硅牺牲栅的方法及装置。
背景技术
集成电路尤其是超大规模集成电路中的主要器件是金属-氧化物-半导体(metaloxidesemiconductor,MOS)场效应晶体管，简称MOS晶体管。自从MOS晶体管被发明以来，其几何尺寸一直在不断缩小。在此情况下，各种实际的和基本的限制和技术挑战开始出现，器件尺寸的进一步缩小正变得越来越困难。在晶体管器件在缩小的过程中，由于栅氧化层厚度减小带来的较高的栅极漏电流。为此，现已提出的解决方案是，采用金属栅极和高介电常数(K)栅介质层替代传统的重掺杂多晶硅栅极和二氧化硅(或氮氧化硅)栅介质层。
在后栅半导体工艺中，用金属栅极替代多晶硅栅极以改善器件性能的过程中，需先去伪多晶硅栅极，然后再用金属栅极进行替代。
而现有的采用碱液进行湿法刻蚀的伪多晶硅栅极去除工艺中，栅沟槽底部区域会产生多晶硅残留的问题，如图1所示，影响半导体器件的导电性能。即使增加伪多晶硅栅极去除工艺的时间，也不能有效减少此问题的发生，甚至会造成栅氧化层过蚀刻的问题。
发明内容
鉴于以上分析，本发明旨在提供了一种后栅工艺中去除多晶硅牺牲栅的方法及装置，解决了现有技术中栅沟槽底部区域会产生多晶硅残留的问题。
本发明的目的主要是通过以下技术方案实现的：
本发明提供了一种后栅工艺中去除多晶硅牺牲栅的方法，采用多晶硅刻蚀剂对多晶硅进行湿法刻蚀形成无多晶硅残留的沟槽，多晶硅刻蚀剂中含有异丙醇。
在一种可能的设计中，多晶硅刻蚀剂还含有碱液，碱液为氨水或四甲基氢氧化铵，碱液采用去离子水稀释。
在一种可能的设计中，碱液、异丙醇和去离子水分别加入化学药品混合罐中混合均匀后进入刻蚀剂供给线。
在一种可能的设计中，碱液和去离子水加入化学药品混合罐中混合均匀后进入蚀刻剂供给线，在刻蚀剂供给线中加入异丙醇。
在一种可能的设计中，化学药品混合罐中的药品经过循环泵依次进入加热器和过滤器后循环至化学药品混合罐。
在一种可能的设计中，碱液与去离子水的体积比为1：2～1：10；异丙醇体积为碱液和水的混合液体积的0.5％～5％。
在一种可能的设计中，刻蚀剂的刻蚀温度为30～80℃。
在一种可能的设计中，刻蚀剂流量为600～2500ml/min。
本发明还提供了一种后栅工艺中去除多晶硅牺牲栅的装置，包括化学药品混合罐、药品供给线、药品加热过滤循环管线和刻蚀剂供给线；
化学药品混合罐上部设置有全部或部分药品供给线；
化学药品混合罐一侧设置有药品加热过滤循环管线；用于对多晶硅刻蚀剂所需的化学药品进行加热和过滤处理；沿循环方向，药品加热过滤循环管线上依次设置有循环泵、加热器和过滤器；
化学药品混合罐底部设置有刻蚀剂供给线，用于供给刻蚀剂；化学药品混合罐上部设置有部分药品供给线时，其余药品供给线设置在刻蚀剂供给线上。
在一种可能的设计中，药品供给线包括去离子水供给线、碱液供给线和异丙醇供给线；去离子水供给线、碱液供给线和异丙醇供给线分别设置在化学药品混合罐上部。
在一种可能的设计中，药品供给线包括去离子水供给线、碱液供给线和异丙醇供给线；去离子水供给线和碱液供给线分别设置在化学药品混合罐上部，异丙醇供给线设置在刻蚀剂供给线上。
与现有技术相比，本发明至少能实现以下技术效果之一：
1)本发明湿法刻蚀采用的多晶硅刻蚀剂包括异丙醇(IPA)，IPA可以明显降低多晶硅刻蚀剂表面张力，使之与栅沟槽底部的残留多晶硅充分接触，加强反应，从而解决多晶硅的残留问题。且不会因为需要延长刻蚀时间，造成栅氧化层厚度的缩减。
2)化学药品混合罐上部设置有全部或部分药品供给线；其中异丙醇供给线设置在刻蚀剂供给线上，当刻蚀工艺不需要IPA时，只需停止IPA供给即可，不用将化学药品混合罐中的溶液整体更换；或者异丙醇供给线设置在化学药品混合罐上部，采用化学药品混合罐可使药品混合更加均匀，加入IPA剂量控制更准确，且多晶硅去除装置的结构简单成本较低。
3)化学药品混合罐一侧设置有药品加热过滤循环管线；沿循环方向，药品加热过滤循环管线上依次设置有循环泵、加热器和过滤器。加热器对刻蚀剂进行加热处理，使其达到理想的反应速率，从而取得理想的刻蚀效果；过滤器可过滤刻蚀剂中的颗粒，防止杂质在刻蚀时堵塞刻蚀剂供给线。
本发明的其他特征和优点将在随后的说明书中阐述，并且，部分可从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书以及附图中所特别指出的结构来实现和获得。
附图说明
附图仅用于示出具体实施例的目的，而并不认为是对本发明的限制，在整个附图中，相同的附图标记表示相同的部件。
图1为现有技术去除多晶硅效果示意图；
图2为本发明去除多晶硅效果示意图；
图3为本发明去除多晶硅装置示意图一；
图4为本发明去除多晶硅装置示意图二；
图5为对比例1去除多晶硅装置示意图。
附图标记
1-半导体衬底；2-界面层；3-牺牲栅；4-介质层；5-侧墙；6-化学药品混合罐；7-去离子水供给线；8-碱液供给线；9-异丙醇供给线；10-刻蚀剂供给线；11-循环泵；12-加热器；13-过滤器。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
本申请的实施例运用于后栅工艺中的多晶硅牺牲栅去除。以下将根据本发明的一个实施例描述如何采用本发明的技术方案去除牺牲栅。
如图1、图2所示，半导体衬底1上已经完成了替代栅工艺中牺牲栅和源漏形成。半导体衬底1上形成有界面层2，在某些实施例中可能还有栅介质层(未示出)。位于界面层2上有牺牲栅3，环绕牺牲栅3的侧墙5，以及位于半导体衬底1上的介质层4。此外，半导体衬底1上还形成有源/漏区，图中未示出。
图2中的晶体管各部件的形成可以按照常规技术，例如可以先在半导体衬底1上形成栅介质层和牺牲栅层，接着刻蚀所述牺牲栅层形成牺牲栅，在牺牲栅外侧形成侧墙，然后形成源漏区。最后可以在整个半导体衬底上沉积层间介质层，并进行CMP至牺牲栅顶部露出。本发明的实施例对此不做限制。
本发明牺牲栅3为多晶硅牺牲栅，为了去除栅沟槽底部区域的残留多晶硅，需改善湿法刻蚀中多晶硅刻蚀剂的润湿性(wettability)。润湿性是指一种液体在一种固体表面铺展的能力或倾向性。接触角θ最小为0°，最大为180°。接触角越小，则润湿性越好。θ＝0，液体完全润湿固体表面，液体在固体表面铺展，而液体表面张力越小，润湿性能越好，液体与固体接触面积越大，反应越充分。微结构化一个表面将会放大表面张力。疏水性表面(具有大于90°的接触角)在微结构化之后会变得更加疏水，其新的接触角将比原来增大。然而，一个亲水性表面(具有小于90°的接触角)在微结构化之后却会变得更加亲水，其新的接触角将比原来减小。多晶硅本身具有疏水性，栅沟槽底部的残余的多晶硅经过微结构放大后疏水性更大，更难与多晶硅刻蚀剂接触反应。
本发明湿法刻蚀采用的多晶硅刻蚀剂中含有异丙醇(IPA)，IPA可以明显降低多晶硅刻蚀剂表面张力，使之与栅沟槽底部的残留多晶硅充分接触，加强反应，从而解决多晶硅的残留问题，如图2所示。
多晶硅刻蚀剂还包括碱液，碱液为氨水(ammonia)或四甲基氢氧化铵(TMAH)，碱液采用去离子水稀释。
具体的，碱液与去离子水的体积比为1：2～1：10，如1：4，1：6，1：8等；异丙醇为碱液和水的混合液的0.5％～5％(体积分数)，如1％，3％等。若碱液的比例过低会造成刻蚀无法进行，过高则会造成刻蚀一致性变差的问题。异丙醇含量过低则达不到添加异丙醇的效果，含量过高则会导致刻蚀能力下降，且成本过高。
多晶硅刻蚀剂温度为30～80℃，温度过低会增长工艺时间，产能下降，温度过高则会造成一致性变差。刻蚀时多晶硅刻蚀剂的流量为600～2500ml/min，若流量过低，处理整片晶圆时会产生一致性差的问题，且增长工艺时间；若流量过高，成本增加，且容易造成阀门等零件间的控制效果产生差异而造成均匀性不良。
异丙醇的加入方法为：直接将碱液、异丙醇和去离子水添加到化学药品混合罐6中混合均匀。采用化学药品混合罐6可使药品混合更加均匀，加入IPA剂量控制更准确，且多晶硅去除装置的结构简单成本较低。但换液时需要整体更换，即工艺不需要IPA时需要把化学药品混合罐6里的溶液整体更换。
异丙醇的另一加入方法为：先将碱液和去离子水添加到化学药品混合罐6中混合均匀，然后将异丙醇的供给线连接到刻蚀剂供给线10上，刻蚀时进行实时混合。IPA注入刻蚀剂供给线10上实时混合，需要单独的流量计或定量阀对IPA的供给量进行控制，并与刻蚀剂协同控制，***较为复杂；但当刻蚀工艺不需要IPA时，只需停止IPA供给即可，不用将化学药品混合罐6中的溶液整体更换。
在完成牺牲栅的刻蚀之后，可以通过常规技术在栅极沟槽中形成金属栅极，从而完成替代栅工艺。示例性的，可以直接在伪栅极原来的位置填充金属并通过CMP去除多余的金属以形成金属栅极。根据本发明的一些实施例，还可以在栅极沟槽中先形成栅介质层、功函数金属层和栅导体层。
本发明还公开了一种去除多晶硅的装置，可用在栅极替代工艺中去除多晶硅，如图3、图4所示，包括化学药品混合罐6、药品供给线和刻蚀剂供给线10；化学药品混合罐6用于对多晶硅刻蚀剂使用的化学药品进行处理，每个药品供给线用于向化学药品混合罐6或刻蚀剂供给线10输入一种化学药品，刻蚀剂供给线10用于输出刻蚀剂。
药品供给线包括去离子水供给线7、碱液供给线8和异丙醇供给线9。去离子水供给线7、碱液供给线8均设置在化学药品混合罐6上。异丙醇供给线9有两种设置方法：一种是设置在化学药品混合罐6上；另一种是设置在刻蚀剂供给线10上。
化学药品混合罐6上设置有药品加热过滤循环管线，药品加热过滤循环管线药上依次设置有循环泵11、加热器12和过滤器13；循环泵11用于将化学药品混合罐6中的液体从底部抽出，从上方重新流入，一方面用于促进刻蚀剂所用化学药品的混合，另一方面，用于将刻蚀剂从化学药品混合罐6抽入循环管道从而对刻蚀剂进行过滤和加热。对刻蚀剂进行过滤是为了防止化学药品中存在不能溶化的杂质，在刻蚀时堵塞刻蚀剂供给线10，如果刻蚀剂循环使用则更需要进行过滤甚至多次过滤，将溶液中的颗粒过滤清除。加热是为了将刻蚀剂加热至设定温度，从而使刻蚀达到理想的反应速率和刻蚀效果。化学反应与温度有关，一般来说温度越高反应越快，加热刻蚀剂可以得到更快的反应速率，但是在半导体工艺中并非速率越快越好，需要控制在合适的温度。本发明控制多晶硅刻蚀剂温度在30～80℃，温度过低会增长工艺时间，产能下降，温度过高则会造成一致性变差。加热器可以控制加热温度，精度±0.5，过滤器可以过滤0.2um以上颗粒。
异丙醇供给线9设置在刻蚀剂供给线10上时，为了防止异丙醇的加入降低刻蚀剂的温度，从而影响反应速率，在异丙醇供给线9上设置第二加热器。此时，异丙醇供给线9上还设置有定量阀或流量计，用于调整加入刻蚀剂供给线10内IPA的量。IPA的注入量均由定量阀或流量计进行控制。
实施例1
多晶硅刻蚀剂包括异丙醇、氨水和去离子水，异丙醇从化学药品混合罐6上方加入，碱液与去离子水的体积比为1：2；异丙醇为碱液和水的混合液的5％(体积分数)；多晶硅刻蚀剂温度为30℃，刻蚀时刻蚀剂流量为1000ml/min。
进行湿法刻蚀的伪多晶硅栅极去除工艺中，栅沟槽底部区域刻蚀没有多晶硅残留，也没有造成栅氧化层过蚀刻的问题。
实施例2
多晶硅刻蚀剂包括异丙醇、氨水和去离子水，异丙醇从刻蚀剂供给线10加入，碱液与去离子水的体积比为1：10；异丙醇为碱液和水的混合液的0.5％(体积分数)；多晶硅刻蚀剂温度为80℃，刻蚀时刻蚀剂流量为2000ml/min。
进行湿法刻蚀的伪多晶硅栅极去除工艺中，栅沟槽底部区域刻蚀没有多晶硅残留，也没有造成栅氧化层过蚀刻的问题。
实施例3
多晶硅刻蚀剂包括异丙醇、TMAH和去离子水，异丙醇从化学药品混合罐6上方加入，碱液与去离子水的体积比为1：5；异丙醇为碱液和水的混合液的3％(体积分数)；多晶硅刻蚀剂温度为50℃，刻蚀时刻蚀剂流量为1500ml/min。
进行湿法刻蚀的伪多晶硅栅极去除工艺中，栅沟槽底部区域刻蚀没有多晶硅残留，也没有造成栅氧化层过蚀刻的问题。
实施例4
碱液与去离子水的体积比为1：8；异丙醇为碱液和水的混合液的2％(体积分数)。将异丙醇、氨水和去离子水分别从异丙醇供给线、碱液供给线和去离子水供给线按比例加入化学药品混合罐进行混合。循环泵将化学药品混合罐中的液体从底部抽出，经过加热、过滤后重新进入化学药品混合罐。将化学药品混合罐中的多晶硅刻蚀剂混合均匀并加热到60℃。
刻蚀时，多晶硅刻蚀剂从刻蚀剂供给线送到待刻蚀的多晶硅上方。刻蚀时刻蚀剂流量为1800ml/min。
进行湿法刻蚀的伪多晶硅栅极去除工艺中，栅沟槽底部区域刻蚀没有多晶硅残留，也没有造成栅氧化层过蚀刻的问题。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种后栅工艺中去除多晶硅牺牲栅的方法，其特征在于，采用多晶硅刻蚀剂对多晶硅进行湿法刻蚀形成无多晶硅残留的沟槽，所述多晶硅刻蚀剂中含有异丙醇。
2.根据权利要求1所述的后栅工艺中去除多晶硅牺牲栅的方法，其特征在于，所述多晶硅刻蚀剂还含有碱液，所述碱液为氨水或四甲基氢氧化铵，所述碱液采用去离子水稀释。
3.根据权利要求2所述的后栅工艺中去除多晶硅牺牲栅的方法，其特征在于，所述碱液、异丙醇和去离子水分别加入化学药品混合罐中混合均匀后进入刻蚀剂供给线。
4.根据权利要求2所述的后栅工艺中去除多晶硅牺牲栅的方法，其特征在于，所述碱液和去离子水加入化学药品混合罐中混合均匀后进入蚀刻剂供给线，在刻蚀剂供给线中加入异丙醇。
5.根据权利要求3或4所述的后栅工艺中去除多晶硅牺牲栅的方法，其特征在于，化学药品混合罐中的药品经过循环泵依次进入加热器和过滤器后循环至化学药品混合罐。
6.根据权利要求2所述的所述的后栅工艺中去除多晶硅牺牲栅的方法，其特征在于，碱液与去离子水的体积比为1：2～1：10；异丙醇体积为碱液和水的混合液体积的0.5％～5％。
7.根据权利要求2所述的所述的后栅工艺中去除多晶硅牺牲栅的方法，其特征在于，所述刻蚀剂的刻蚀温度为30～80℃。
8.根据权利要求2所述的所述的后栅工艺中去除多晶硅牺牲栅的方法，其特征在于，刻蚀剂流量为600～2500ml/min。
9.一种后栅工艺中去除多晶硅牺牲栅的装置，其特征在于，包括化学药品混合罐、药品供给线、药品加热过滤循环管线和刻蚀剂供给线；
化学药品混合罐上部设置有全部或部分药品供给线；
化学药品混合罐一侧设置有药品加热过滤循环管线；用于对多晶硅刻蚀剂所需的化学药品进行加热和过滤处理；沿循环方向，药品加热过滤循环管线上依次设置有循环泵、加热器和过滤器；
化学药品混合罐底部设置有刻蚀剂供给线，用于供给刻蚀剂；化学药品混合罐上部设置有部分药品供给线时，其余药品供给线设置在刻蚀剂供给线上。
10.根据权利要求9所述的后栅工艺中去除多晶硅牺牲栅的装置，其特征在于，所述药品供给线包括去离子水供给线、碱液供给线和异丙醇供给线；
去离子水供给线、碱液供给线和异丙醇供给线分别设置在化学药品混合罐上部；
或去离子水供给线和碱液供给线分别设置在化学药品混合罐上部，异丙醇供给线设置在刻蚀剂供给线上。
CN202010943482.XA 2020-09-09 2020-09-09 一种后栅工艺中去除多晶硅牺牲栅的方法及装置 Pending CN114242585A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010943482.XA CN114242585A (zh) 2020-09-09 2020-09-09 一种后栅工艺中去除多晶硅牺牲栅的方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010943482.XA CN114242585A (zh) 2020-09-09 2020-09-09 一种后栅工艺中去除多晶硅牺牲栅的方法及装置

Publications (1)

Publication Number Publication Date
CN114242585A true CN114242585A (zh) 2022-03-25

Family

ID=80742784

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010943482.XA Pending CN114242585A (zh) 2020-09-09 2020-09-09 一种后栅工艺中去除多晶硅牺牲栅的方法及装置

Country Status (1)

Country Link
CN (1) CN114242585A (zh)

Similar Documents

Publication Publication Date Title
CN105225937B (zh) 半导体器件的形成方法
TWI434415B (zh) 鰭式場效電晶體及其製造方法
CN101901762B (zh) 用于形成金属栅极晶体管的方法
US7776756B1 (en) Etching apparatus, a method of controlling an etching solution, and a method of manufacturing a semiconductor device
CN1324654C (zh) 金属栅极形成方法
CN103545183B (zh) Cmos器件及其制作方法
CN103531453A (zh) 半导体集成器件及其制作方法
EP2041781A1 (en) Subresolution silicon features and methods for forming the same
US9881816B2 (en) Cleaning composition and method for semiconductor device fabrication
US8716146B2 (en) Low temperature etching of silicon nitride structures using phosphoric acid solutions
US20110253176A1 (en) Method and apparatus for washing substrate
CN105336621B (zh) 鳍式场效应管的形成方法
US20180151395A1 (en) Cleaning composition, cleaning apparatus, and method for manufacturing semiconductor device
CN103021870B (zh) Mos晶体管的制作方法和圆角化沟槽顶部尖角的方法
CN105609408A (zh) 半导体器件的形成方法
US10522365B2 (en) Methods for reducing scratch defects in chemical mechanical planarization
CN114242585A (zh) 一种后栅工艺中去除多晶硅牺牲栅的方法及装置
KR20180034368A (ko) 반도체 장치 제조를 위한 세정 방법
US11437251B2 (en) Substrate processing apparatus for producing mixed processing liquid
KR20180131458A (ko) 기판 처리 방법 및 기판 처리 장치
CN105097537B (zh) 鳍式场效应管的形成方法
US6941956B2 (en) Substrate treating method and apparatus
US9966455B2 (en) Method for manufacturing a semiconductor device
CN105990234A (zh) 半导体器件的形成方法
US20080176384A1 (en) Methods of forming impurity regions in semiconductor devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination