CN114222445B - 一种电路板制作方法及电路板 - Google Patents

一种电路板制作方法及电路板 Download PDF

Info

Publication number
CN114222445B
CN114222445B CN202111318306.8A CN202111318306A CN114222445B CN 114222445 B CN114222445 B CN 114222445B CN 202111318306 A CN202111318306 A CN 202111318306A CN 114222445 B CN114222445 B CN 114222445B
Authority
CN
China
Prior art keywords
copper foil
blind hole
foil layer
group
structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111318306.8A
Other languages
English (en)
Other versions
CN114222445A (zh
Inventor
康国庆
王园园
张霞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Kinwong Electronic Co Ltd
Original Assignee
Shenzhen Kinwong Electronic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Kinwong Electronic Co Ltd filed Critical Shenzhen Kinwong Electronic Co Ltd
Priority to CN202111318306.8A priority Critical patent/CN114222445B/zh
Publication of CN114222445A publication Critical patent/CN114222445A/zh
Application granted granted Critical
Publication of CN114222445B publication Critical patent/CN114222445B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/428—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本申请提供了一种电路板制作方法及电路板。该电路板制作方法包括：预备基材，基材包括芯板和覆设于芯板两侧的第一铜箔层和第二铜箔层；在基材上钻设盲孔结构，并在第一铜箔层指向第二铜箔层的方向，使盲孔结构到达第二铜箔层临近芯板的一侧；在第一铜箔层和第二铜箔层上进行一次图形转移并制作线路图形；对盲孔结构进行金属化处理，在盲孔结构中通过导电材料使第一铜箔层和第二铜箔层之间形成电性互联。本申请提供的电路板制作方法在一次图形转移后对盲孔结构进行金属化处理，铜箔层厚未发生变化，均匀性佳，便于制作细密化的线路图形；利用盲孔结构中的导电材料和铜箔层连成铜层网络，替代现有技术中的嵌埋铜块，其尺寸小且具高导热性能。

Description

一种电路板制作方法及电路板
技术领域
本申请属于电路板制作技术领域，更具体地说，是涉及一种电路板制作方法及电路板。
背景技术
随着电子产品的小型化和智能化发展，作为电子产品的基础元器件，印制电路板同步趋于精密化和多元化发展。例如，基于高密度互联板，任意层互联技术所呈现的任意层互联板成为市场最前沿的需求。其中，任意层互联指印制电路板的每层之间均通过激光微孔实现层间互联，采用任意层互联可使电路板的每寸空间均得以被充分利用，布线密度大，设计更精密且更灵活。
高密度集成使印制板的尺寸急剧缩小，电子元器件密集地贴装于印制板，其工作温度不断上升。例如传统印制板的工作温升大多在70℃上下，而高密度集成化或大功率化的印制板，其工作温升可达110℃上下，甚至可超过130℃。根据大量试验和统计数据表明，印制板的工作温度成为影响电子元器件寿命和性能的最主要因素。为了解决该问题，行业内通常采用高导热的印制板材料和结构制作导/散热印制板，利用印制板内部导热系数大的材料,将热量迅速传导至板面再散发出去，如金属基板、埋嵌铜块板、厚铜板等。然而，由于金属板较厚重，并不适于轻薄小化的任意层互联板。埋嵌铜块板是将铜块直接埋/嵌入印制板中，如铜块尺寸太小，则会影响生产加工效率，如铜块尺寸太大，则影响板面布线面积。厚铜板无法制作细密线路，且其导热性能也不佳。
发明内容
本申请实施例的目的在于提供一种电路板制作方法及电路板，以解决现有技术中存在的导热型电路板产品尺寸大、导热性能差且无法制作细密化线路图形的技术问题。
为实现上述目的，本申请采用的技术方案是：提供一种电路板制作方法，所述的电路板制作方法包括：
预备基材，所述基材包括芯板和分别覆设于所述芯板的相对两侧的第一铜箔层和第二铜箔层；
在所述基材上钻设至少一个盲孔结构，并在所述第一铜箔层指向所述第二铜箔层的方向，使所述盲孔结构到达所述第二铜箔层临近所述芯板的一侧；
在所述第一铜箔层和所述第二铜箔层上进行一次图形转移并制作线路图形；
对所述盲孔结构进行金属化处理，在所述盲孔结构中通过导电材料使所述第一铜箔层和第二铜箔层之间形成电性互联。
一实施例中，在所述基材上钻设至少一个盲孔结构，包括：
沿所述第一铜箔层指向所述第二铜箔层的方向，在所述基材上钻设第一组盲孔结构和第二组盲孔结构；
其中，所述第一组盲孔结构包括至少一个所述盲孔结构，所述第一组盲孔结构用于导电；所述第二组盲孔结构包括至少两个所述盲孔结构，至少两个所述盲孔结构呈阵列布设，所述第二组盲孔结构用于导热。
一实施例中，所述一次图形转移包括贴干膜、曝光、显影处理；
在所述第一铜箔层和所述第二铜箔层上进行一次图形转移并制作线路图形，包括：
在所述第一铜箔层上贴干膜，并使该干膜覆盖所述第一铜箔层上的预设线路图形、所述第一组盲孔结构的孔口侧对应的孔盘所在的区域、所述第二组盲孔结构的孔口侧对应的孔盘所在的区域，再对所述第一铜箔层上的裸露区域进行一次蚀刻而获得所述第一铜箔层上的线路图形；其中，该干膜覆盖所述第二组盲孔结构中的所有所述盲孔结构的孔口侧对应的孔盘所形成的整体区域；
在所述第二铜箔层上贴干膜，并使该干膜覆盖所述第二铜箔层上的预设线路图形、所述第一组盲孔结构的孔底侧对应的孔盘所在的区域、所述第二组盲孔结构的孔底侧对应的孔盘所在的区域，再对所述第二铜箔层上的裸露区域进行一次蚀刻而获得所述第二铜箔层上的线路图形；其中，该干膜覆盖所述第二组盲孔结构中的所有所述盲孔结构的孔底侧对应的孔盘所形成的整体区域。
一实施例中，对所述盲孔结构进行金属化处理，包括：
在所述第一组盲孔结构和所述第二组盲孔结构的孔壁上进行导电材料附着处理；
在所述第一组盲孔结构和所述第二组盲孔结构中进行电镀填孔处理。
一实施例中，在所述第一组盲孔结构和所述第二组盲孔结构的孔壁上进行导电材料附着处理，包括：
在所述第一铜箔层和所述第二铜箔层的整个层表面上进行导电材料附着处理，以使所述第一组盲孔结构和所述第二组盲孔结构的孔壁上均形成有导电材料层，进而使所述第一组盲孔结构和所述第二组盲孔结构与第一铜箔层和第二铜箔层之间形成电性互联；
其中，所述第一铜箔层的整个层表面包括所述第一铜箔层上的线路图形的表面、一次蚀刻区域的表面、所述盲孔结构的孔壁和所述盲孔结构的孔口侧对应的孔盘的表面；所述第二铜箔层的整个层表面包括所述第二铜箔层上的线路图形的表面、一次蚀刻区域的表面、所述盲孔结构的孔底侧对应的孔盘的表面。
一实施例中，在所述第一组盲孔结构和所述第二组盲孔结构的孔壁上进行导电材料附着处理之后，且在所述第一组盲孔结构和所述第二组盲孔结构中进行电镀填孔处理之前，还包括在所述第一铜箔层和所述第二铜箔层上进行二次图形转移，所述二次图形转移包括贴干膜、曝光、显影处理：
在所述第一铜箔层和所述第二铜箔层上进行二次图形转移，包括：
在所述第一铜箔层上贴干膜，并使该干膜覆盖所述第一铜箔层上的线路图形和蚀刻区域，而裸露出所述第一组盲孔结构以及其孔口侧对应的孔盘所在的区域、所述第二组盲孔结构以及其孔口侧对应的孔盘所在的区域；其中，该干膜裸露出所述第二组盲孔结构中的所有所述盲孔结构的孔口侧对应的孔盘所形成的整体区域；
在所述第二铜箔层上贴干膜，并使该干膜覆盖所述第二铜箔层上的线路图形和蚀刻区域，以及所述第一组盲孔结构的孔底侧对应的孔盘所在的区域，而裸露出所述第二组盲孔结构的孔底侧对应的孔盘所在的区域；其中，该干膜裸露出所述第二组盲孔结构中的所有所述盲孔结构的孔底侧对应的孔盘所形成的整体区域。
一实施例中，在所述第一组盲孔结构和所述第二组盲孔结构中进行电镀填孔时，还包括：
在所述第一组盲孔结构的孔口侧对应的孔盘所在的区域、所述第二组盲孔结构中的所有所述盲孔结构的孔口侧对应的孔盘所形成的整体区域、所述第二组盲孔结构中的所有所述盲孔结构的孔底侧对应的孔盘所形成的整体区域进行电镀加厚处理。
一实施例中，在所述第一组盲孔结构和所述第二组盲孔结构中进行电镀填孔处理之后，还包括：
在所述第一铜箔层和所述第二铜箔层的一次蚀刻区域进行二次蚀刻处理，以蚀刻去除所述导电材料附着处理过程中附着于一次蚀刻区域内的导电材料层。
一实施例中，在所述第一铜箔层和所述第二铜箔层的一次蚀刻区域进行二次蚀刻处理之后，还包括：
在经二次蚀刻处理之后的所述基材的任意侧依次层压芯板和铜箔层，并按照所述电路板制作方法对所述芯板和铜箔层构成的整层进行处理；
依次类推，直至形成具有预设层数且任意层互联的电路板。
与现有技术相比，本申请提供的电路板制作方法的有益效果在于：
其一、本申请提供的电路板制作方法，采用先在第一铜箔层和第二铜箔层上进行一次图形转移并制作线路图形后，再对盲孔结构进行金属化处理，在盲孔结构中通过导电材料使第一铜箔层和第二铜箔层之间形成电性互联；如此，一次图形转移以形成线路图形时，铜箔层的厚度未发生变化，其表面均匀性佳，直接蚀刻可良好地控制蚀刻因子，便于制作细密化的线路图形；
其二、在基材上钻设至少一个盲孔结构，对盲孔结构进行金属化处理，在盲孔结构中通过导电材料使第一铜箔层和第二铜箔层之间形成电性互联，利用盲孔结构中的导电材料和铜箔层连成铜层网络，替代现有技术中的嵌埋铜块，实现小尺寸且具高导热性能的目的。
本申请的另一目的还在于提供一种根据上述的电路板制作方法制作的电路板，所述的电路板包括基材；
所述基材包括芯板和分别覆设于所述芯板的相对两侧的第一铜箔层和第二铜箔层；所述基材上设有盲孔结构，沿所述第一铜箔层指向所述第二铜箔层的方向，所述盲孔结构贯穿所述第一铜箔层和所述芯板的厚度并到达所述第二铜箔层临近所述芯板的一侧，所述盲孔结构中填充有导电材料；
所述第一铜箔层和所述第二铜箔层上均设有线路图形，所述第一铜箔层和所述第二铜箔层上的线路图形通过所述盲孔结构中的导电材料电性互联。
一实施例中，所述基材上设有第一组盲孔结构和第二组盲孔结构；
其中，所述第一组盲孔结构包括至少一个所述盲孔结构，所述第一组盲孔结构用于导电；所述第二组盲孔结构包括至少两个所述盲孔结构，至少两个所述盲孔结构呈阵列布设，所述第二组盲孔结构用于导热。
一实施例中，所述第二组盲孔结构中的所有所述盲孔结构的孔口侧对应的孔盘所形成的整体区域表面和所述第二组盲孔结构中的所有所述盲孔结构的孔底侧对应的孔盘所形成的整体区域表面，均电镀有电镀加厚层，所述电镀加厚层具有导电性。
本申请提供的电路板相比于现有技术的有益效果，同于本申请提供的电路板制作方法相比于现有技术的有益效果，此处不再赘述。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的电路板制作方法的流程图；
图2为本申请实施例提供的电路板制作方法的步骤103的流程图；
图3为本申请实施例提供的电路板制作方法的步骤104的流程图；
图4为本申请实施例提供的电路板制作方法的步骤104的流程图；
图5为本申请实施例提供的基材示意图；
图6为本申请实施例提供的经钻孔后具有盲孔结构的基材示意图；
图7为本申请实施例提供的一次图形转移中贴有干膜的基材示意图；
图8为本申请实施例提供的经一次蚀刻后的基材示意图；
图9为本申请实施例提供的去除一次图形转移所贴干膜后并制作有线路图形的基材示意图；
图10为本申请实施例提供的于盲孔结构中附着有导电材料层的基材示意图；
图11为本申请实施例提供的二次图形转移中贴有干膜的基材示意图；
图12为本申请实施例提供的经电镀加厚处理后具有电镀加厚层的基材示意图；
图13为本申请实施例提供的去除二次图形转移所贴干膜后的基材示意图；
图14为本申请实施例提供的经快速蚀刻后的基材示意图；
图15为本申请实施例提供的具有多层基材的电路板示意图。
其中，图中各附图标记：
10、基材；101、芯板；102、第一铜箔层；103、第二铜箔层；20、盲孔结构；201、第一组盲孔结构；202、第二组盲孔结构；30、干膜；40、线路图形；50、导电材料层；60、电镀填孔柱；70、电镀加厚层。
具体实施方式
为了使本申请所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。
需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
现对本申请实施例提供的电路板制作方法及电路板进行说明。
请参阅图1至图15，本申请实施例提供的电路板制作方法依次包括以下步骤101至步骤107。以下将结合图1至图4的流程图和图5至图15的结构图，对该制作方法所涉及的每一步骤进行详细叙述。
步骤101、预备基材10：基材10包括芯板101和分别覆设于芯板101的相对两侧的第一铜箔层102和第二铜箔层103。其中，基材10如图5所示。
芯板101双面进行覆铜设计，构成设于芯板101的相对两侧的第一铜箔层102和第二铜箔层103，且第一铜箔层102和第二铜箔层103的铜箔厚度等于下述的线路图形40的预设厚度。
步骤102、钻孔：在基材10上钻设至少一个盲孔结构20，并在第一铜箔层102指向第二铜箔层103的方向，使盲孔结构20到达第二铜箔层103临近芯板101的一侧。其中，钻孔后的基材10如图6所示。
其中，在第一铜箔层102指向第二铜箔层103的方向，所有盲孔结构20的孔径逐渐减小。本实施例中，优选采用激光烧蚀的加工方式在基材10上钻设盲孔结构20。
其中，在基材10上钻设至少一个盲孔结构20，包括：
沿第一铜箔层102指向第二铜箔层103的方向，在基材10上钻设第一组盲孔结构201和第二组盲孔结构202；其中，第一组盲孔结构201包括至少一个盲孔结构20，第一组盲孔结构201用于联通各层线路以实现导电；第二组盲孔结构202包括至少两个盲孔结构20，至少两个盲孔结构20呈阵列布设，第二组盲孔结构202用于导热。
本实施例中，第一组盲孔结构201根据实际需求确定其中的盲孔结构20的数量。本实施例中，第二组盲孔结构202为盲孔结构20的集合，亦即第二组盲孔结构202至少由两个或两个以上的盲孔结构20组成。在同一层基材10上，第二组盲孔结构202中的多个盲孔结构20呈矩形或方形阵列排布。或者，第二组盲孔结构202中的多个盲孔结构20以其中一个为圆心，其他的盲孔结构20则均匀分布于以该圆心为中心的同一圆周上。
本实施例中，盲孔结构20的孔径可与现有电路板上的常规盲孔的最大孔径保持一致，在盲孔结构20中进行下述的金属化处理后，盲孔结构20中填充如铜柱，可利于散热。当然，第二组盲孔结构202的区域大小可根据电路板所需的导热区的尺寸进行设计，例如可适当调小盲孔结构20的孔径。
步骤103、一次图形转移：在第一铜箔层102和第二铜箔层103上进行一次图形转移并制作线路图形40。
其中，一次图形转移可理解为第一次图形转移，其包括贴干膜30、曝光、显影处理。其中，一次图形转移中贴有干膜的基材10如图7所示。具体地，如图2所示，在第一铜箔层102和第二铜箔层103上进行一次图形转移并制作线路图形40，包括：
步骤1031、在第一铜箔层102贴干膜30，并使该干膜30覆盖第一铜箔层102上的预设线路图形40、第一组盲孔结构201的孔口侧对应的孔盘所在的区域、第二组盲孔结构202的孔口侧对应的孔盘所在的区域，再对第一铜箔层102上的裸露区域进行一次蚀刻而获得第一铜箔层102上的线路图形40；其中，该干膜30覆盖第二组盲孔结构202中的所有盲孔结构20的孔口侧对应的孔盘所形成的整体区域。
步骤1032、在第二铜箔层103贴干膜30，并使该干膜30覆盖第二铜箔层103上的预设线路图形40、第一组盲孔结构201的孔底侧对应的孔盘所在的区域、第二组盲孔结构202的孔底侧对应的孔盘所在的区域，再对第二铜箔层103上的裸露区域进行一次蚀刻而获得第二铜箔层103上的线路图形40；其中，该干膜30覆盖第二组盲孔结构202中的所有盲孔结构20的孔底侧对应的孔盘所形成的整体区域。其中，经一次蚀刻后的基材10如图8所示。
其中，对第一铜箔层102上的裸露区域进行一次蚀刻而获得第一铜箔层102上的线路图形40后，去除第一铜箔层102上的剩余干膜30；对第二铜箔层103上的裸露区域进行一次蚀刻而获得第二铜箔层103上的线路图形40后，去除第二铜箔层103上的剩余干膜30。其中，去除一次图形转移所贴干膜后并制作有线路图形的基材如图9所示。
其中，上述步骤1031和1032同步进行。
其中，第二组盲孔结构202对应的孔盘为一个整体，任意相邻的两个盲孔结构20的孔盘通过铜箔层相连而无间隙，可认为第二组盲孔结构202对应的孔盘为同一个网络，且电性连通。
步骤104、金属化处理：对盲孔结构20进行金属化处理，在盲孔结构20中通过导电材料使第一铜箔层102和第二铜箔层103之间形成电性互联。
具体地，如图3所示，对盲孔结构20进行金属化处理，包括下述的步骤1041和步骤1042。
步骤1041、导电材料附着处理：在第一组盲孔结构201和第二组盲孔结构202的孔壁上进行导电材料附着处理。
例如使用化学沉铜方式、黑孔工艺或石墨烯工艺，在盲孔结构20的孔壁上形成致密的导电材料层50。本实施例优选化学沉铜方式，在盲孔结构20的孔壁上形成致密的薄铜层，使板面铜箔层与薄铜层形成电性连接，便于后续镀铜操作。
更为具体地，在第一组盲孔结构201和第二组盲孔结构202的孔壁上进行导电材料附着处理，包括：
在第一铜箔层102和第二铜箔层103的整个层表面上进行导电材料附着处理，以使第一组盲孔结构201和第二组盲孔结构202的孔壁上均形成有导电材料层50，进而使第一铜箔层102和第二铜箔层103之间形成电性互联。
其中，第一铜箔层102的整个层表面包括第一铜箔层102上的线路图形40的表面、一次蚀刻区域的表面、盲孔结构20的孔壁和盲孔结构20的孔口侧对应的孔盘的表面；第二铜箔层103的整个层表面包括第二铜箔层103上的线路图形40的表面、一次蚀刻区域的表面、盲孔结构20的孔底侧对应的孔盘的表面。其中，盲孔结构中附着有导电材料层的基材如图10所示。
需要说明的是，本实施例中，化学沉铜是整板进行，因此板面上的线路图形40部分和蚀刻后露出的基材10部分也会沉积薄铜，但是化学沉铜带来的铜层厚度较薄，几乎不影响线路图形40的形状。
步骤1042、电镀填孔处理：在第一组盲孔结构201和第二组盲孔结构202中进行电镀填孔处理，而形成电镀填孔柱60。其中，电镀填孔后的基材10如图12所示。
步骤105、二次图形转移：在第一铜箔层102和第二铜箔层103上进行二次图形转移。
本申请实施例中，在步骤1041(导电材料附着处理)之后，且在步骤1042(电镀填孔处理)之前，还包括步骤105(二次图形转移)。
其中，二次图形转移可理解为第二次图形转移，其包括贴干膜30、曝光、显影处理。具体地，如图4所示，在第一铜箔层102和第二铜箔层103上进行二次图形转移，包括下述的步骤1051和步骤1052。
步骤1051、在第一铜箔层102上贴干膜30，并使该干膜30覆盖第一铜箔层102上的线路图形40和蚀刻区域，而裸露出第一组盲孔结构201以及其孔口侧对应的孔盘所在的区域、第二组盲孔结构202以及其孔口侧对应的孔盘所在的区域；其中，该干膜30裸露出第二组盲孔结构202中的所有盲孔结构20的孔口侧对应的孔盘所形成的整体区域；
步骤1052、在第二铜箔层103上贴干膜30，并使该干膜30覆盖第二铜箔层103上的线路图形40和蚀刻区域，以及第一组盲孔结构201的孔底侧对应的孔盘所在的区域，而裸露出第二组盲孔结构202的孔底侧对应的孔盘所在的区域；其中，该干膜30裸露出第二组盲孔结构202中的所有盲孔结构20的孔底侧对应的孔盘所形成的整体区域。其中，二次图形转移中贴有干膜30的基材10如图11所示。
其中，上述步骤1051和1052同步进行。
优选地，上述的在第一铜箔层102和第二铜箔层103上进行图形转移并制作线路图形40的过程中所使用的干膜30的厚度小于上述的在对盲孔结构20进行金属化处理过程中所使用的干膜30的厚度。二次图形转移使用的干膜30厚度大于一次图形转移使用的干膜30厚度，一次图形转移使用薄干膜30，其解析度更好，有利于制作细密线路。而二次图形转移使用厚干膜30时，可避免电镀形成厚铜线路时夹膜，以避免影响蚀刻品质。由于二次图形转移时板面已有线路图形40，线路图形40和基材10面会形成台阶，为了使干膜30和铜箔层更好的贴合，需使用真空压膜机进行贴膜。
其中，在上述步骤1042中还包括下述的电镀加厚处理，该电镀加厚处理与上述的电镀填孔处理同步进行，其中：
电镀加厚处理：在第一组盲孔结构201的孔口侧对应的孔盘所在的区域、第二组盲孔结构202中的所有盲孔结构20的孔口侧对应的孔盘所形成的整体区域、第二组盲孔结构202中的所有盲孔结构20的孔底侧对应的孔盘所形成的整体区域进行电镀加厚处理而形成电镀加厚层70。经电镀加厚处理后具有电镀加厚层70的基材10如图12所示。
如此，对显影后的芯板101进行电镀填孔处理，将芯板101上的盲孔结构20使用电镀铜填充，一并加厚未被干膜30覆盖的孔盘部分。其中，本方案的电镀填孔优选为VCP电镀设备进行加工。
其中，在上述步骤1042完成之后，还包括：
步骤106、快速蚀刻：在第一铜箔层102和第二铜箔层103的一次蚀刻区域进行二次蚀刻处理，以蚀刻去除导电材料附着处理过程中附着于一次蚀刻区域内的导电材料层50。其中，经快速蚀刻后的基材10如图14所示。
因电镀填孔处理时，仅电镀加厚了盲孔结构20及对应孔口侧的铜箔层厚度，其他线路图形40部分和沉积了薄铜的基材10部分都被干膜30覆盖，铜层厚度未发生变化。因此，在去除二次图形转移所贴干膜之后，该快速蚀刻步骤中仅需蚀刻去除板面沉积的薄铜。快速蚀刻又叫差分蚀刻或闪蚀，通过控制蚀刻时间，在较短的时间内蚀刻去除基铜，本实施例中的基铜即化学沉积的薄铜。蚀刻完成后，板面形成预设的图形线路及已电镀填孔的盲孔。其中，去除二次图形转移所贴干膜30后的基材10如图13所示。
其中，在第一铜箔层102和第二铜箔层103的一次蚀刻区域进行二次蚀刻处理之后，还包括：
步骤107、任意层互联制作：在经二次蚀刻处理之后的基材10的任意侧依次层压芯板101和铜箔层，并按照电路板制作方法对芯板101和铜箔层构成的整层进行处理；依次类推，直至形成具有预设层数且任意层互联的电路板。其中，具有多层基材10的电路板如图15所示。
在快速蚀刻后的芯板101两侧分别层压芯板101(优选半固化片)和薄铜箔，以形成4层板，重复上述的制作方法。若需进一步增加层数，则再次压合半固化片和薄铜箔，依此类推，直至形成预设层数的任意层互联板。
其中，在钻孔步骤中，需注意的是，常规盲孔可正常钻设，而用于导热的第二组盲孔结构202的集合，需和已钻设的第二组盲孔结构202的集合在垂直方向上一一对应设置，最终形成贯通板面的金属化盲孔结构20的集合。
其中，在二次图形转移和电镀填孔处理步骤中，因叠层之后再钻设的盲孔结构20，其孔底侧已经被压合，属于内层线路，已不能再进行电镀加厚，所以无需考虑干膜30覆盖的问题。可以理解的是，用于导热的盲孔结构20在板内可设置于多处，各处用于导热的盲孔结构20的数量和排布方式可相同或可不同。
与现有技术相比，本申请实施例提供的电路板制作方法的有益效果在于：
其一、本申请提供的电路板制作方法，采用先在第一铜箔层102和第二铜箔层103上进行一次图形转移并制作线路图形40后，再对盲孔结构20进行金属化处理，在盲孔结构20中通过导电材料使第一铜箔层102和第二铜箔层103之间形成电性互联；如此，一次图形转移以形成线路图形40时，铜箔层的厚度未发生变化，其表面均匀性佳，直接蚀刻可良好地控制蚀刻因子，便于制作细密化的线路图形40。
其二、在基材10上钻设至少一个盲孔结构20，对盲孔结构20进行金属化处理，在盲孔结构20中通过导电材料使第一铜箔层102和第二铜箔层103之间形成电性互联，利用盲孔结构20中的导电材料和铜箔层连成铜层网络，替代现有技术中的嵌埋铜块，实现小尺寸且具高导热性能的目的。
其三、盲孔结构20的电镀填充由整板电镀改成局部电镀，无需整板镀铜再减铜以制作细密线路，节约了金属资源，同时亦无需使用超薄铜箔，节约了总的生产成本。
其四、在快速蚀刻步骤中，待蚀刻的基铜厚度仅为化学沉积的铜层，蚀刻时间短，可使线路的侧蚀量得到精确的控制，蚀刻的精密度更高。
本申请的另一目的还在于提供一种根据上述的电路板制作方法制作的电路板，的电路板包括基材10；基材10包括芯板101和分别覆设于芯板101的相对两侧的第一铜箔层102和第二铜箔层103；基材10上设有盲孔结构20，沿第一铜箔层102指向第二铜箔层103的方向，盲孔结构20贯穿第一铜箔层102和芯板101的厚度并到达第二铜箔层103临近芯板101的一侧，盲孔结构20中填充有导电材料；第一铜箔层102和第二铜箔层103上均设有线路图形40，第一铜箔层102和第二铜箔层103上的线路图形40通过盲孔结构20中的导电材料电性互联。
一实施例中，基材10上设有第一组盲孔结构201和第二组盲孔结构202；
其中，第一组盲孔结构201包括至少一个盲孔结构20，第一组盲孔结构201用于导电；第二组盲孔结构202包括至少两个盲孔结构20，至少两个盲孔结构20呈阵列布设，第二组盲孔结构202用于导热。
一实施例中，第二组盲孔结构202中的所有盲孔结构20的孔口侧对应的孔盘所形成的整体区域表面和第二组盲孔结构202中的所有盲孔结构20的孔底侧对应的孔盘所形成的整体区域表面，均电镀有电镀加厚层70，电镀加厚层70具有导电性。
一实施例中，第一组盲孔结构201的孔口侧对应的孔盘所在的区域表面电镀有电镀加厚层70，电镀加厚层70具有导电性。
本申请提供的电路板相比于现有技术的有益效果，同于本申请提供的电路板制作方法相比于现有技术的有益效果，此处不再赘述。
以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种电路板制作方法，其特征在于，包括：
预备基材(10)，所述基材(10)包括芯板(101)和分别覆设于所述芯板(101)的相对两侧的第一铜箔层(102)和第二铜箔层(103)；
在所述基材(10)上钻设至少一个盲孔结构(20)，并在所述第一铜箔层(102)指向所述第二铜箔层(103)的方向，使所述盲孔结构(20)到达所述第二铜箔层(103)临近所述芯板(101)的一侧，所述盲孔结构(20)包括第一组盲孔结构(201)和第二组盲孔结构(202)；
在所述第一铜箔层(102)和所述第二铜箔层(103)上进行一次图形转移并制作线路图形(40)，所述一次图形转移包括贴干膜(30)、曝光、显影处理；
对所述盲孔结构(20)进行金属化处理，在所述盲孔结构(20)中通过导电材料使所述第一铜箔层(102)和第二铜箔层(103)之间形成电性互联，所述金属化处理包括：在所述第一组盲孔结构(201)和所述第二组盲孔结构(202)的孔壁上进行导电材料附着处理；在所述第一组盲孔结构(201)和所述第二组盲孔结构(202)中进行电镀填孔处理，形成电镀填孔柱(60)，所述电镀填孔柱(60)完全填充所述第一组盲孔结构(201)和所述第二组盲孔结构(202)；
在所述第一组盲孔结构(201)和所述第二组盲孔结构(202)的孔壁上进行导电材料附着处理之后，且在所述第一组盲孔结构(201)和所述第二组盲孔结构(202)中进行电镀填孔处理之前，还包括在所述第一铜箔层(102)和所述第二铜箔层(103)上进行二次图形转移，所述二次图形转移包括贴干膜(30)、曝光、显影处理，所述干膜(30)覆盖所述第一铜箔层(102)及所述第二铜箔层(103)上的线路图形(40)和蚀刻区域，而裸露出所述第一组盲孔结构(201)以及其孔口侧对应的孔盘所在的区域、所述第二组盲孔结构(202)以及其孔口侧对应的孔盘所在的区域。
2.如权利要求1所述的电路板制作方法，其特征在于：
所述第一组盲孔结构(201)包括至少一个所述盲孔结构(20)，所述第一组盲孔结构(201)用于导电；所述第二组盲孔结构(202)包括至少两个所述盲孔结构(20)，至少两个所述盲孔结构(20)呈阵列布设，所述第二组盲孔结构(202)用于导热。
3.如权利要求2所述的电路板制作方法，其特征在于：
在所述第一铜箔层(102)和所述第二铜箔层(103)上进行一次图形转移并制作线路图形(40)，包括：
在所述第一铜箔层(102)上贴干膜(30)，并使该干膜(30)覆盖所述第一铜箔层(102)上的预设线路图形(40)、所述第一组盲孔结构(201)的孔口侧对应的孔盘所在的区域、所述第二组盲孔结构(202)的孔口侧对应的孔盘所在的区域，再对所述第一铜箔层(102)上的裸露区域进行一次蚀刻而获得所述第一铜箔层(102)上的线路图形(40)；其中，该干膜(30)覆盖所述第二组盲孔结构(202)中的所有所述盲孔结构(20)的孔口侧对应的孔盘所形成的整体区域；
在所述第二铜箔层(103)上贴干膜(30)，并使该干膜(30)覆盖所述第二铜箔层(103)上的预设线路图形(40)、所述第一组盲孔结构(201)的孔底侧对应的孔盘所在的区域、所述第二组盲孔结构(202)的孔底侧对应的孔盘所在的区域，再对所述第二铜箔层(103)上的裸露区域进行一次蚀刻而获得所述第二铜箔层(103)上的线路图形(40)；其中，该干膜(30)覆盖所述第二组盲孔结构(202)中的所有所述盲孔结构(20)的孔底侧对应的孔盘所形成的整体区域。
4.如权利要求3所述的电路板制作方法，其特征在于：
在所述第一组盲孔结构(201)和所述第二组盲孔结构(202)的孔壁上进行导电材料附着处理，包括：
在所述第一铜箔层(102)和所述第二铜箔层(103)的整个层表面上进行导电材料附着处理，以使所述第一组盲孔结构(201)和所述第二组盲孔结构(202)的孔壁上均形成有导电材料层(50)，进而使所述第一组盲孔结构(201)和所述第二组盲孔结构(202)与第一铜箔层(102)和第二铜箔层(103)之间形成电性互联；
其中，所述第一铜箔层(102)的整个层表面包括所述第一铜箔层(102)上的线路图形(40)的表面、一次蚀刻区域的表面、所述盲孔结构(20)的孔壁和所述盲孔结构(20)的孔口侧对应的孔盘的表面；所述第二铜箔层(103)的整个层表面包括所述第二铜箔层(103)上的线路图形(40)的表面、一次蚀刻区域的表面、所述盲孔结构(20)的孔底侧对应的孔盘的表面。
5.如权利要求4所述的电路板制作方法，其特征在于：
在所述第一组盲孔结构(201)和所述第二组盲孔结构(202)中进行电镀填孔处理时，还包括：
在所述第一组盲孔结构(201)的孔口侧对应的孔盘所在的区域、所述第二组盲孔结构(202)中的所有所述盲孔结构(20)的孔口侧对应的孔盘所形成的整体区域、所述第二组盲孔结构(202)中的所有所述盲孔结构(20)的孔底侧对应的孔盘所形成的整体区域进行电镀加厚处理。
6.如权利要求4所述的电路板制作方法，其特征在于，还包括：
在所述第一组盲孔结构(201)和所述第二组盲孔结构(202)中进行电镀填孔处理之后，还包括：
在所述第一铜箔层(102)和所述第二铜箔层(103)的一次蚀刻区域进行二次蚀刻处理，以蚀刻去除所述导电材料附着处理过程中附着于一次蚀刻区域内的导电材料层(50)。
7.如权利要求6所述的电路板制作方法，其特征在于：
在所述第一铜箔层(102)和所述第二铜箔层(103)的一次蚀刻区域进行二次蚀刻处理之后，还包括：
在经二次蚀刻处理之后的所述基材(10)的任意侧依次层压芯板(101)和铜箔层，并按照所述电路板制作方法对所述芯板(101)和铜箔层构成的整层进行处理；
依次类推，直至形成具有预设层数且任意层互联的电路板。
8.一种根据权利要求1-7任一项所述的电路板制作方法制作的电路板，其特征在于，包括基材(10)；
所述基材(10)包括芯板(101)和分别覆设于所述芯板(101)的相对两侧的第一铜箔层(102)和第二铜箔层(103)；所述基材(10)上设有盲孔结构(20)，沿所述第一铜箔层(102)指向所述第二铜箔层(103)的方向，所述盲孔结构(20)贯穿所述第一铜箔层(102)和所述芯板(101)的厚度并到达所述第二铜箔层(103)临近所述芯板(101)的一侧，所述盲孔结构(20)中填充有导电材料；
所述第一铜箔层(102)和所述第二铜箔层(103)上均设有线路图形(40)，所述第一铜箔层(102)和所述第二铜箔层(103)上的线路图形(40)通过所述盲孔结构(20)中的导电材料电性互联；
所述基材(10)上设有第一组盲孔结构(201)和第二组盲孔结构(202)，所述第一组盲孔结构(201)和所述第二组盲孔结构(202)中均形成有电镀填孔柱(60)，所述电镀填孔柱(60)完全填充所述第一组盲孔结构(201)和所述第二组盲孔结构(202)。
9.如权利要求8所述的电路板，其特征在于：
所述第一组盲孔结构(201)包括至少一个所述盲孔结构(20)，所述第一组盲孔结构(201)用于导电；所述第二组盲孔结构(202)包括至少两个所述盲孔结构(20)，至少两个所述盲孔结构(20)呈阵列布设，所述第二组盲孔结构(202)用于导热。
10.如权利要求9所述的电路板，其特征在于：
所述第二组盲孔结构(202)中的所有所述盲孔结构(20)的孔口侧对应的孔盘所形成的整体区域表面和所述第二组盲孔结构(202)中的所有所述盲孔结构(20)的孔底侧对应的孔盘所形成的整体区域表面，均电镀有电镀加厚层(70)，所述电镀加厚层(70)具有导电性。
CN202111318306.8A 2021-11-09 2021-11-09 一种电路板制作方法及电路板 Active CN114222445B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111318306.8A CN114222445B (zh) 2021-11-09 2021-11-09 一种电路板制作方法及电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111318306.8A CN114222445B (zh) 2021-11-09 2021-11-09 一种电路板制作方法及电路板

Publications (2)

Publication Number Publication Date
CN114222445A CN114222445A (zh) 2022-03-22
CN114222445B true CN114222445B (zh) 2023-07-14

Family

ID=80696747

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111318306.8A Active CN114222445B (zh) 2021-11-09 2021-11-09 一种电路板制作方法及电路板

Country Status (1)

Country Link
CN (1) CN114222445B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114867191A (zh) * 2022-05-17 2022-08-05 高德(江苏)电子科技股份有限公司 双面基板选择性镀铜块的印刷电路板及其制造方法
CN115052411A (zh) * 2022-05-17 2022-09-13 高德(江苏)电子科技股份有限公司 三层芯板选择性镀铜块的印刷电路板及其制造方法
CN115023052A (zh) * 2022-06-29 2022-09-06 生益电子股份有限公司 一种印制电路板以及制备方法、微型发光显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005236067A (ja) * 2004-02-20 2005-09-02 Dainippon Printing Co Ltd 配線基板と配線基板の製造方法、および半導パッケージ
CN104270888A (zh) * 2014-09-28 2015-01-07 广州兴森快捷电路科技有限公司 高密度封装基板孔上盘产品及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4034772B2 (ja) * 2004-09-16 2008-01-16 Ｔｄｋ株式会社 多層基板及びその製造方法
JP2006179822A (ja) * 2004-12-24 2006-07-06 Cmk Corp プリント配線板とその製造方法
CN101730386B (zh) * 2008-10-20 2011-09-07 欣兴电子股份有限公司 电路板细线路的制造方法
CN107801310A (zh) * 2017-11-29 2018-03-13 瑞声声学科技(苏州)有限公司 电路板制作方法及电路板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005236067A (ja) * 2004-02-20 2005-09-02 Dainippon Printing Co Ltd 配線基板と配線基板の製造方法、および半導パッケージ
CN104270888A (zh) * 2014-09-28 2015-01-07 广州兴森快捷电路科技有限公司 高密度封装基板孔上盘产品及其制备方法

Also Published As

Publication number Publication date
CN114222445A (zh) 2022-03-22

Similar Documents

Publication Publication Date Title
CN114222445B (zh) 一种电路板制作方法及电路板
KR100733253B1 (ko) 고밀도 인쇄회로기판 및 그 제조방법
US5915753A (en) Method of producing a high-density printed wiring board for mounting
EP2424338B1 (en) Multilayer printed wiring boards with holes requiring copper wrap plate
EP2647267B1 (en) Method for manufacturing printed circuit board
CN110519912B (zh) 一种内嵌导热体的pcb制作方法及pcb
US5146674A (en) Manufacturing process of a high density substrate design
KR100957418B1 (ko) 인쇄회로기판의 제조방법 및 그에 따라서 제조된 인쇄회로기판
CN107249252B (zh) 一种印制电路板的制作方法及印制电路板
US20090242238A1 (en) Buried pattern substrate
CN114222434B (zh) 一种阶梯线路的制作方法及线路板
CN110621123A (zh) 一种导热pcb的制作方法及pcb
KR100857165B1 (ko) 회로기판 제조방법
US7278205B2 (en) Multilayer printed wiring board and production method therefor
KR100752017B1 (ko) 인쇄회로기판의 제조방법
KR100782404B1 (ko) 인쇄회로기판 및 그 제조방법
CN114885524B (zh) 一种密集铜浆孔线路板的制作方法及线路板
CN115066112B (zh) 一种耐高压平面变压器的pcb板制作方法
CN116156791A (zh) 一种在芯板层及增层均埋入元器件的pcb板结构及其制作方法
CN115484759A (zh) 一种多阶光模块hdi板及其加工方法
EP2113038B1 (en) Multilayer printed wiring boards with copper filled through-holes
US20070029109A1 (en) Multilayer printed wiring board and production method therefor
KR100658972B1 (ko) 인쇄회로기판 및 그 제조방법
CN114521070B (zh) 一种印制线路板及其制备方法
CN110708864B (zh) 一种含有散热介质的印制电路板及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant