CN114188411A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN114188411A
CN114188411A CN202110023207.0A CN202110023207A CN114188411A CN 114188411 A CN114188411 A CN 114188411A CN 202110023207 A CN202110023207 A CN 202110023207A CN 114188411 A CN114188411 A CN 114188411A
Authority
CN
China
Prior art keywords
wiring
semiconductor layer
nitride semiconductor
gate electrode
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110023207.0A
Other languages
English (en)
Inventor
吉冈启
矶部康裕
洪洪
小林仁
大野哲也
杉山亨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Publication of CN114188411A publication Critical patent/CN114188411A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Element Separation (AREA)

Abstract

提供输出电容小的半导体装置，从下到上具备：基板；第一氮化物半导体层；带隙更大的第二氮化物半导体层；第一源极电极；第二源极电极，还具备：设于第一源极电极与第二源极电极间的第二氮化物半导体层之上的第一栅极电极；设于第二源极电极与第一栅极电极间的第二氮化物半导体层之上的第二栅极电极；漏极电极，设于第一栅极电极与第二栅极电极间的第二氮化物半导体层之上，具有第一布线、设于第二栅极电极与第一布线间的第二布线、设于第一布线与第二布线间的下方的第二氮化物半导体层的元件分离区域、和设于第一布线、第二布线以及元件分离区域之上并与第一布线以及第二布线电连接的第四布线；以及设于元件分离区域与第四布线间的绝缘膜。

Description

半导体装置
相关申请
本申请享受以日本专利申请2020－155011号(申请日：2020年9月15日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的所有内容。
技术领域
本发明的实施方式涉及半导体装置。
背景技术
作为新一代的功率半导体器件用的材料，III族氮化物例如GaN(氮化镓)类半导体正备受期待。GaN类半导体与Si(硅)相比具备更大的带隙。因此，GaN类半导体器件与Si(硅)半导体器件比较，能够实现小型且高耐压的功率半导体器件。
发明内容
本发明的实施方式提供输出电容较小的半导体装置。
实施方式的半导体装置具备：基板；设于基板上的第一氮化物半导体层；设于第一氮化物半导体层之上且带隙比第一氮化物半导体层更大的第二氮化物半导体层；设于第二氮化物半导体层之上的第一源极电极；设于第二氮化物半导体层之上的第二源极电极；设于第一源极电极与第二源极电极之间的、第二氮化物半导体层之上的第一栅极电极；设于第二源极电极与第一栅极电极之间的、第二氮化物半导体层之上的第二栅极电极；漏极电极，设于第一栅极电极与第二栅极电极之间的第二氮化物半导体层之上，具有第一布线、设于第二栅极电极与第一布线之间的第二布线、设于第一布线与第二布线之间的下方的第二氮化物半导体层的元件分离区域、和设于第一布线、第二布线以及元件分离区域之上并与第一布线以及第二布线电连接的第四布线；以及设于元件分离区域与第四布线之间的绝缘膜。
附图说明
图1是第一实施方式的半导体装置的示意俯视图。
图2的(a)、(b)是第一实施方式的半导体装置的示意图。
图3是第一实施方式的半导体装置的示意俯视图。
图4的(a)、(b)是第一实施方式的半导体装置的示意图。
图5的(a)～(d)是第一实施方式的其他方式的半导体装置的示意剖面图。
图6是成为第一实施方式的半导体装置的比较方式的半导体装置的示意剖面图。
图7是第二实施方式的半导体装置的示意俯视图。
图8的(a)、(b)是第二实施方式的半导体装置的示意剖面图。
图9是第三实施方式的半导体装置的示意俯视图。
具体实施方式
以下，参照附图对本发明的实施方式进行说明。另外，在以下的说明中，有对同一或者类似的部件标注相同的附图标记的情况。另外，有对说明过一次的部件等适当省略其说明的情况。
在本说明书中，为了表示部件等的位置关系，将附图的上方向记述为“上”，将附图的下方向记述为“下”。在本说明书中，“上”、“下”的概念并不一定是表示与重力朝向的关系的词语。
(第一实施方式)
本实施方式的半导体装置具备：基板；设于基板上的第一氮化物半导体层；设于第一氮化物半导体层之上且带隙比第一氮化物半导体层大的第二氮化物半导体层；设于第二氮化物半导体层之上的第一源极电极；设于第二氮化物半导体层之上的第二源极电极；设于第一源极电极与第二源极电极之间的第二氮化物半导体层之上的第一栅极电极；设于第二源极电极与第一栅极电极之间的第二氮化物半导体层之上的第二栅极电极；漏极电极，设于第一栅极电极与第二栅极电极之间的第二氮化物半导体层之上，具有第一布线、设于第二栅极电极与第一布线之间的第二布线、设于第一布线与第二布线之间的下方的第二氮化物半导体层的元件分离区域、和设于第一布线、第二布线以及元件分离区域之上并与第一布线以及第二布线电连接的第四布线；以及设于元件分离区域与第四布线之间的绝缘膜。
图1是本实施方式的半导体装置100的示意俯视图。图2是本实施方式的半导体装置100的示意图。图2的(a)是本实施方式的半导体装置100的主要部分的示意俯视图。图2的(b)是图2的(a)所示的本实施方式的半导体装置100的平面P的示意剖面图。另外，在图2的(a)中，省略了在图1中图示的源极布线50的图示。
本实施方式的半导体装置100是例如使用了GaN(氮化镓)、AlGaN(氮化铝镓)、InGaN(氮化铟镓)这样的氮化物半导体的HEMT(High Electron Mobility Transistor，高电子迁移率晶体管)。另外，本实施方式的半导体装置100的电极构造例如是多指触控(multi finger)构造。
作为基板2，例如使用Si(硅)基板或者蓝宝石基板。作为基板2，特别是优选使用Si(硅)基板。基板2具有基板面2a。
第一氮化物半导体层6例如是非掺杂的AlXGa1－XN(0≤X＜1)。第一氮化物半导体层6更具体而言，例如是非掺杂的GaN。第一氮化物半导体层6作为沟道层发挥功能。第一氮化物半导体层6的膜厚例如是0.2μm以上3μm以下。
第二氮化物半导体层8设于第一氮化物半导体层6之上。第二氮化物半导体层8的带隙比第一氮化物半导体层6的带隙大。第二氮化物半导体层8例如是非掺杂的AlYGa1－YN(0＜Y≤1、X＜Y)。第二氮化物半导体层8更具体而言，例如是非掺杂的Al0.2Ga0.8N。第二氮化物半导体层8作为阻挡层发挥功能。第二氮化物半导体层8的膜厚例如是15nm以上50nm以下。
第三氮化物半导体层4设于基板2与第一氮化物半导体层6之间。第三氮化物半导体层4作为缓和与基板2之间的晶格失配的缓冲层发挥功能。第三氮化物半导体层4例如由氮化铝镓(AlWGa1－WN(0＜W＜1))的多层构造形成。
在本实施方式中，定义X方向、与X方向垂直地交叉的Y方向、以及与X方向以及Y方向垂直地交叉的Z方向。Z方向是基板2、第三氮化物半导体层4、第一氮化物半导体层6以及第二氮化物半导体层8层叠的方向。基板2、基板面2a、第三氮化物半导体层4、第一氮化物半导体层6以及第二氮化物半导体层8相对于包含与X方向平行的X轴以及与Y方向平行的Y轴的面、即XY平面平行地设置。另外，基板2与第三氮化物半导体层4的界面、第三氮化物半导体层4与第一氮化物半导体层6的界面以及第一氮化物半导体层6与第二氮化物半导体层8的界面相对于XY平面平行地设置。另外，X方向是第一方向的一个例子，Y方向是第二方向的一个例子。图2的(a)所示的平面P是与YZ平面平行的平面。
在第一氮化物半导体层6与第二氮化物半导体层8之间设有异质结界面。在半导体装置100的导通动作时，在异质结界面形成二维电子气(2DEG)，成为载流子。
多个源极电极10在第二氮化物半导体层8之上分别分离地设置。图1中图示了多个作为源极电极10的源极电极10a、10b、10c以及10d。图2中图示了多个作为多个源极电极的源极电极10a(第一源极电极的一个例子)以及10b(第二源极电极的一个例子)。多个源极电极10沿X方向延伸。多个源极电极10例如具有钛(Ti)与铝(Al)的层叠构造或者镍(Ni)与金(Au)的层叠构造。
多个栅极电极12设于各个源极电极10之间的第二氮化物半导体层8之上。图1中图示了多个作为多个栅极电极12的栅极电极12a、12b、12c、12d、12e以及12f。图2中图示了多个作为多个栅极电极12的栅极电极12a(第一栅极电极的一个例子)以及12b(第二栅极电极的一个例子)。而且，栅极电极12a设于源极电极10a与源极电极10b之间。栅极电极12b设于栅极电极12a与源极电极10b之间。多个栅极电极12例如具有钛(Ti)与铝(Al)的层叠构造或者镍(Ni)与金(Au)的层叠构造。
漏极电极20设于各个栅极电极12之间的第二氮化物半导体层8之上。图2中图示了漏极电极20。图1中图示了作为多个漏极电极20分别具有的第四布线28的、第四布线28a、28b以及28c。
各个漏极电极20具有第一布线22a、第二布线22b、第五布线24a、第六布线24b、第四布线28a、绝缘膜26、以及元件分离区域40。
第一布线22a沿X方向延伸。
第二布线22b设于栅极电极12b与第一布线22a之间。第二布线22b沿X方向延伸。
元件分离区域40设于第一布线22a与第二布线22b之间的下方的第二氮化物半导体层8。在图2的(b)中，元件分离区域40设于源极电极10a以及栅极电极12a之下的第二氮化物半导体层8a与源极电极10b以及栅极电极12b之下的第二氮化物半导体层8b之间。而且，元件分离区域40的下部陷入第一氮化物半导体层6的上部，设于第一氮化物半导体层6。元件分离区域40例如通过向第一氮化物半导体层6或者第二氮化物半导体层8进行Ar(氩)离子注入而形成。另外，元件分离区域40也可以通过将相对介电常数较低的聚酰亚胺膜、BCB(苯并环丁烯)膜等绝缘体材料埋入第一氮化物半导体层6或者第二氮化物半导体层8而形成。
第五布线24a设于第一布线22a之上，并与第一布线22a电连接。
第六布线24b设于第二布线22b之上，并与第二布线22b电连接。
第四布线28a设于第五布线24a以及第六布线24b之上，并与第五布线24a以及第六布线24b电连接。换言之，第四布线28a设于第一布线22a与第四布线28a之间。另外，第六布线24b设于第二布线22b与第四布线28a之间。
绝缘膜26a在图2的(b)所示的半导体装置100的剖面上设于由元件分离区域40、第一布线22a、第五布线24a、第四布线28a、第六布线24b包围的部分。例如绝缘膜26a设于元件分离区域40与第四布线28a之间。
多个源极布线50设于各个源极电极10之上，与各个源极电极电连接。在图1中，作为多个源极布线50的源极布线50a、50b、50c以及50d设于源极电极10a、10b、10c以及10d之上。源极布线50a、50b、50c以及50d连接于布线54。第四布线28a、28b以及28c与布线56电连接。栅极电极12a、12b、12c、12d、12e以及12f与布线52电连接。布线54、布线56以及布线52例如与未图示的外部电路电连接。
另外，在第二氮化物半导体层8之上、多个源极电极10之上、多个栅极电极12之上、多个漏极电极20之上、多个源极布线50之上、布线52的周围、布线54的周围以及布线56的周围例如设有未图示的层间绝缘膜。
另外，半导体装置100的基板2例如搭载于金属制的封装150(图2的(b))之上。
第一布线22a、第二布线22b、第五布线24a、第六布线24b、第四布线28a、源极布线50、布线52、布线54以及布线56例如具有钛(Ti)与铝(Al)的层叠构造或者镍(Ni)与金(Au)的层叠构造。绝缘膜26a例如包含相对介电常数低的聚酰亚胺膜、BCB(苯并环丁烯)膜等绝缘体材料。
图3是本实施方式的半导体装置100的示意俯视图。图1与图3的不同点在于，在图3中图示了第一区域61、第二区域62、第三区域63、第四区域64、第五区域65、第六区域66以及第七区域67。第三区域63设于第一区域61与第二区域62之间。第二区域62设于第三区域63与第五区域65之间。第五区域65设于第二区域62与第四区域64之间。第四区域64设于第五区域65与第七区域67之间。第七区域67设于第四区域64与第六区域66之间。
图4是本实施方式的半导体装置100的示意图。图2与图4的不同点在于，在图4中图示了第一区域61、第二区域62以及第三区域63。在第三区域63配置有元件分离区域40a内的绝缘膜26a。
本实施方式的半导体装置具备：基板；设于基板上的第一氮化物半导体层；第二氮化物半导体层，具有第一区域、第二区域以及第一区域与第二区域之间的第三区域，设于第一氮化物半导体层之上，带隙比第一氮化物半导体层大；设于第一区域内并沿与基板的基板面平行的第一方向延伸的第一栅极电极；设于第一区域上并沿第一方向延伸的第一源极电极；设于第二区域上并沿第一方向延伸的第二栅极电极；设于第二区域上并沿第一方向延伸的第二源极电极；与设于第一区域上的第一布线以及设于第二区域上的第二布线连接的漏极电极；以及设于第三区域内的绝缘膜。
如图4所示，第一区域61内的第一布线22a设于比源极电极10a、栅极电极12a靠近第三区域63的绝缘膜26a的位置，第二区域62内的第二布线22b设于比源极电极10b、栅极电极12b靠近第三区域中的绝缘膜26a的位置。即，第一布线22a以及第二布线22b与其他层相比设于最靠近绝缘膜26a的位置。第一布线22a设于第一区域61的端部，第二布线22b设于第二区域62的端部。第一布线22a、第二布线22b、第五布线24a以及第六布线24b与绝缘膜26a相接。在本实施方式中，例如绝缘膜26a的底部比第二氮化物半导体层8深，设于第一氮化物半导体层6上。
另外，这里对第一区域61、第二区域62以及第三区域63进行了记载，但对于第四区域64、第五区域65、第六区域66以及第七区域67也相同。
图5是本实施方式的其他方式的半导体装置100的示意剖面图。
元件分离区域40可以如图5的(a)那样不陷入第一氮化物半导体层6，而是设于第二氮化物半导体层8。元件分离区域40如图5的(b)、图5的(c)以及图5的(d)所示，可以与包含聚酰亚胺膜、BCB(苯并环丁烯)膜等绝缘体材料的绝缘膜26a一体形成。另外，元件分离区域40可以如图5的(b)所示不陷入第一氮化物半导体层6，而是设于第二氮化物半导体层，并在元件分离区域40与第一氮化物半导体层6之间设有第二氮化物半导体层8的一部分。另外，元件分离区域40可以如图5的(c)所示与第一氮化物半导体层6的上表面相接。另外，元件分离区域40可以如图5的(d)所示，元件分离区域40的下部陷入第一氮化物半导体层6的上部，并设于第一氮化物半导体层6。
接下来，记载本实施方式的半导体装置100的作用效果。
图6是成为本实施方式的比较方式的半导体装置800的示意剖面图。未设有元件分离区域40、绝缘膜26a。另外，设有第一布线22a以及第二布线22b成为一体的布线22。另外，设有第五布线24a以及第六布线24b成为一体的布线24。
本实施方式的半导体装置被期待应用于高频功率半导体装置等。但是，半导体装置一般具有较大的输出电容Coss。输出电容Coss是漏极－源极间电容Cds与栅极－漏极间电容Cgd之和。这里，基板2与漏极电极20之间的电容成分、或者设于基板2之下的封装150与漏极电极20之间的电容成分对于漏极－源极间电容Cds造成很大影响。在高频动作中，向该输出电容Coss的充放电所引起的开关损失变大，有不能提供产生了较高的击穿强度与较高的电子迁移率的半导体装置的问题。
另外，在漏极电极20之下的异质结界面形成有二维电子气的情况下，漏极电极20与该二维电子气电连接。因此，基板2与该二维电子气之间的电容成分、或者设于基板2之下的封装150与该二维电子气之间的电容成分对输出电容Coss影响大，存在开关损失变大这一问题。
通过减小与基板面2a平行的面内的漏极电极20的面积，能够使Coss减少。但是，存在半导体装置的导通电阻变高这一问题。
在本实施方式的半导体装置100中，取代布线22(图6)而设有相互分离的第一布线22a以及第二布线22b。由此，能够减小基板2与漏极电极20之间的电容成分或者封装150与漏极电极20之间的电容成分。
另外，通过设置元件分离区域40，能够减少在第一布线22a与第二布线22b之间的下方的异质结界面形成的二维电子气的浓度。由此，能够减小基板2与该二维电子气之间的电容成分、或者封装150与该二维电子气之间的电容成分。另外，形成于第一布线22a与第二布线22b之间的下方的异质结界面的二维电子气的浓度更优选的是零。
通过以上，能够提供输出电容较小的半导体装置。另外，由于设有第四布线28a，抑制了导通电阻的增加。
另外，由于设有第五布线24a与第六布线24b，因此能够更加延长基板2或者封装150与第四布线28a的距离。由此，能够减小基板2或者封装150与第四布线28a之间的电容成分。
本实施方式的半导体装置100特别优选应用于基板2是Si(硅)基板的情况。这是因为，Si(硅)基板若与蓝宝石基板比较，则电导率较高，因此容易产生源于基板2与漏极电极20之间的输出电容Coss，开关损失容易变高。
绝缘膜26a是相对介电常数较低的聚酰亚胺膜、苯并环丁烯膜、或者含碳的硅氧化膜(SiOC膜)，从而能够进一步减小第四布线28a与基板2之间的电容成分。
根据本实施方式的半导体装置，能够提供输出电容较小的半导体装置。
(第二实施方式)
本实施方式的半导体装置具备：基板；设于基板上的第一氮化物半导体层；设于第一氮化物半导体层之上且带隙比第一氮化物半导体层大的第二氮化物半导体层；设于第二氮化物半导体层之上并沿与基板的基板面平行的第一方向延伸的第一源极电极；设于第二氮化物半导体层之上并沿第一方向延伸的第二源极电极；设于第一源极电极与第二源极电极之间的第二氮化物半导体层之上并沿第一方向延伸的第一栅极电极；设于第二源极电极与第一栅极电极之间的第二氮化物半导体层之上并沿第一方向延伸的第二栅极电极；漏极电极，设于第一栅极电极与第二栅极电极之间的第二氮化物半导体层之上，具有：沿第一方向延伸的第一布线、设于第二栅极电极与第一布线之间并沿第一方向延伸的第二布线、沿第一方向分别分离地设置在第一布线与第二布线之间的下方的第二氮化物半导体层中的多个元件分离区域、设于多个元件分离区域之间的第二氮化物半导体层之上并将第一布线与第二布线电连接的多个第三布线、和设于第一布线、第二布线、多个元件分离区域以及多个第三布线之上的第四布线；以及设于多个元件分离区域与第四布线之间的绝缘膜。
这里，省略与第一实施方式重复的内容的记载。
图7是本实施方式的半导体装置110的示意俯视图。图8是实施方式的半导体装置110的与YZ平面平行的平面P1中的示意剖面图(图8的(a))以及与YZ平面平行的平面P2中的示意剖面图(图8的(b))中的示意剖面图。
在半导体装置110中，如图7以及图8的(a)所示，多个元件分离区域40沿X方向分别分离地设置于第一布线22a与第二布线22b之间的第二氮化物半导体层8这一点与第一实施方式的半导体装置100不同。图7中图示了作为多个元件分离区域40的元件分离区域40a、40b以及40c。
另外，如图8的(b)所示，在多个元件分离区域40之间的第二氮化物半导体层8之上设有将第一布线22a与第二布线22b电连接的多个第三布线30这一点与第一实施方式的半导体装置100不同。图7中图示了作为多个第三布线30的第三布线30a、30b以及30c。
另外，未设有第五布线24a以及第六布线24b、而是多个第三布线30与第四布线28a电连接这一点，与第一实施方式的半导体装置100不同。
另外，在图8中，省略了绝缘膜26a的图示。
多个第三布线30的高度h2优选的是比第一布线22a的高度h1以及第二布线22b的高度h1高。这是因为加长第四布线28a与基板2或者封装150的距离而减小输出电容Coss的缘故。另外，第一布线22a的高度与第二布线22b的高度也可以不同。
在本实施方式的半导体装置中，也能够提供输出电容较小的半导体装置。
(第三实施方式)
本实施方式的半导体装置具备：基板；设于基板上的第一氮化物半导体层；设于第一氮化物半导体层之上且带隙比第一氮化物半导体层大的第二氮化物半导体层；第一源极电极，设于第二氮化物半导体层之上，沿与基板的基板面平行的第一方向延伸，随着沿第一方向延伸，与第一方向交叉的第二方向上的宽度增加；第二源极电极，设于第二氮化物半导体层之上，沿第一方向延伸，随着沿第一方向延伸，第二方向上的宽度增加；在第一源极电极与第二源极电极之间的第二氮化物半导体层之上，与第一源极电极以及第二源极电极分离地设置的第一栅极电极；在第二源极电极与第一栅极电极之间的第二氮化物半导体层之上，与第二源极电极以及第一栅极电极分离地设置的第二栅极电极；漏极电极，设于第一栅极电极与第二栅极电极之间的第二氮化物半导体层之上，具有沿第一方向延伸并随着沿第一方向延伸而第二方向上的宽度减少的第四布线、设于第二氮化物半导体层与第四布线之间且实质上平行于与第一栅极电极对置的第一源极电极的侧面地延伸的第一布线、设于第一布线与第二栅极电极之间的第二氮化物半导体层与第四布线之间且实质上平行于与第二栅极电极对置的第二源极电极的侧面地延伸的第二布线、和设于第一布线与第二布线之间之下的第二氮化物半导体层的元件分离区域；以及设于元件分离区域与第四布线之间的绝缘膜。
这里，省略与第一实施方式以及第二实施方式重复的内容的记载。
图9是本实施方式的半导体装置120的示意俯视图。
源极电极10a以及源极电极10b随着沿X方向延伸而增加Y方向上的宽度。这是因为认为越远离布线54(图1)，流经源极电极10a以及源极电极10b的载流子的量越变少，因此将远离布线54的部分中的多个源极电极10的宽度缩窄。
第四布线28随着沿X方向延伸而减少Y方向上的宽度。这是因为认为越远离布线56(图1)、流经漏极电极20的载流子的量越变少，因此将远离布线56的部分中的第四布线28的宽度缩窄。
这里，源极电极10a具有与栅极电极12a对置的侧面10a2和侧面10a1。源极电极10b具有与栅极电极12b对置的侧面10b1和侧面10b2。第四布线28具有与距栅极电极12b的距离相比距栅极电极12a的距离更短的侧面281、以及与距栅极电极12a的距离相比距栅极电极12b的距离更短的侧面282。
例如侧面10a2与侧面281相互平行。而且，栅极电极12a例如与侧面10a2以及侧面281实质上平行地延伸。另外，栅极电极12a也可以不与侧面10a2以及侧面281完全平行地延伸。
例如侧面10b1与侧面282相互平行。而且，栅极电极12b例如与侧面10b1以及侧面282实质上平行地延伸。另外，栅极电极12b也可以不与侧面10b1以及侧面282完全平行地延伸。
第一布线22a设于第二氮化物半导体层8与第四布线28之间。而且，第一布线22a与侧面10a2以及侧面281实质上平行地延伸。另外，第一布线22a也可以不与侧面10a2以及侧面281完全平行地延伸。
第二布线22b设于第一布线22a与栅极电极12b之间的第二氮化物半导体层8与第四布线28之间。而且，第二布线22b与侧面10b1以及侧面282实质上平行地延伸。另外，第二布线22b也可以不与侧面10b1以及侧面282完全平行地延伸。
第一布线22a与第二布线22b例如在结合部23中相互结合。
第五布线24a设于第一布线22a与第四布线28之间，将第一布线22a以及第四布线28电连接。第五布线24a例如与侧面10a2以及侧面281实质上平行地延伸。
第六布线24b设于第二布线22b与第四布线28之间，将第二布线22b与第四布线28电连接。第六布线24b例如与侧面10b1以及侧面282实质上平行地延伸。
第五布线24a与第六布线24b例如在结合部25中相互结合。
元件分离区域40设于第一布线22a与第二布线22b之间的下方的第二氮化物半导体层8。
在本实施方式那样的、源极电极10a以及源极电极10b随着沿X方向延伸而Y方向上的宽度增加、第四布线28随着沿X方向延伸而Y方向上的宽度减少那样的半导体装置120中，也能够提供输出电容较小的半导体装置。
虽然说明了本发明的几个实施方式以及实施例，但这些实施方式以及实施例是作为例子而提出的，并不意图限定发明的范围。这些新的实施方式能够以其他各种方式实施，在不脱离发明的主旨的范围内能够进行各种省略、替换、变更。这些实施方式及其变形包含在发明的范围、主旨中，并且包含在权利要求书所记载的发明及其等效的范围中。

Claims (9)

1.一种半导体装置，具备：
基板；
设于所述基板上的第一氮化物半导体层；
第二氮化物半导体层，设于所述第一氮化物半导体层之上，带隙比所述第一氮化物半导体层大；
设于所述第二氮化物半导体层之上的第一源极电极；
设于所述第二氮化物半导体层之上的第二源极电极；
第一栅极电极，设于所述第一源极电极与所述第二源极电极之间的所述第二氮化物半导体层之上；
第二栅极电极，设于所述第二源极电极与所述第一栅极电极之间的所述第二氮化物半导体层之上；
漏极电极，设于所述第一栅极电极与所述第二栅极电极之间的所述第二氮化物半导体层之上，并具有：
第一布线；
第二布线，设于所述第二栅极电极与所述第一布线之间；
元件分离区域，设于所述第一布线与所述第二布线之间的下方的所述第二氮化物半导体层；和
第四布线，设于所述第一布线、所述第二布线以及所述元件分离区域之上，并与所述第一布线以及所述第二布线电连接；以及
绝缘膜，设于所述元件分离区域与所述第四布线之间。
2.根据权利要求1所述的半导体装置，还具备：
第五布线，设于所述第一布线与所述第四布线之间，将所述第一布线与所述第四布线电连接；以及
第六布线，设于所述第二布线与所述第四布线之间，将所述第二布线与所述第四布线电连接。
3.一种半导体装置，具备：
基板；
设于所述基板上的第一氮化物半导体层；
第二氮化物半导体层，设于所述第一氮化物半导体层之上，带隙比所述第一氮化物半导体层大；
第一源极电极，设于所述第二氮化物半导体层之上，沿与所述基板的基板面平行的第一方向延伸；
第二源极电极，设于所述第二氮化物半导体层之上，沿所述第一方向延伸；
第一栅极电极，设于所述第一源极电极与所述第二源极电极之间的所述第二氮化物半导体层之上，沿所述第一方向延伸；
第二栅极电极，设于所述第二源极电极与所述第一栅极电极之间的所述第二氮化物半导体层之上，沿所述第一方向延伸；
漏极电极，设于所述第一栅极电极与所述第二栅极电极之间的所述第二氮化物半导体层之上，并具有：
沿所述第一方向延伸的第一布线；
第二布线，设于所述第二栅极电极与所述第一布线之间，沿所述第一方向延伸；
多个元件分离区域，沿所述第一方向分别分离地设置在所述第一布线与所述第二布线之间的下方的所述第二氮化物半导体层；
多个第三布线，设于所述多个元件分离区域之间的所述第二氮化物半导体层之上，将所述第一布线与所述第二布线电连接；以及
第四布线，设于所述第一布线、所述第二布线、所述多个元件分离区域以及所述多个第三布线之上；以及
绝缘膜，设于所述多个元件分离区域与所述第四布线之间。
4.根据权利要求3所述的半导体装置，
所述多个第三布线的高度比所述第一布线的高度以及所述第二布线的高度高，所述多个第三布线电连接于所述第四布线。
5.一种半导体装置，具备：
基板；
设于所述基板上的第一氮化物半导体层；
第二氮化物半导体层，设于所述第一氮化物半导体层之上，带隙比所述第一氮化物半导体层大；
第一源极电极，设于所述第二氮化物半导体层之上，沿与所述基板的基板面平行的第一方向延伸，随着沿所述第一方向延伸，与所述第一方向交叉的第二方向上的宽度增加；
第二源极电极，设于所述第二氮化物半导体层之上，沿所述第一方向延伸，随着沿所述第一方向延伸，所述第二方向上的宽度增加；
第一栅极电极，与所述第一源极电极以及所述第二源极电极分离地设置在所述第一源极电极与所述第二源极电极之间的所述第二氮化物半导体层之上；
第二栅极电极，与所述第二源极电极以及所述第一栅极电极分离地设置在所述第二源极电极与所述第一栅极电极之间的所述第二氮化物半导体层之上；
漏极电极，设于所述第一栅极电极与所述第二栅极电极之间的所述第二氮化物半导体层之上，并具有：
第四布线，沿所述第一方向延伸，随着沿所述第一方向延伸，所述第二方向上的宽度减少；
第一布线，设于所述第二氮化物半导体层与所述第四布线之间，实质上平行于与所述第一栅极电极对置的所述第一源极电极的侧面地延伸；
第二布线，设于所述第一布线与所述第二栅极电极之间的所述第二氮化物半导体层与所述第四布线之间，实质上平行于与所述第二栅极电极对置的所述第二源极电极的侧面地延伸；以及
元件分离区域，设于所述第一布线与所述第二布线之间的下方的所述第二氮化物半导体层；以及
绝缘膜，设于所述元件分离区域与所述第四布线之间。
6.根据权利要求5所述的半导体装置，还具备：
第五布线，设于所述第一布线与所述第四布线之间，将所述第一布线与所述第四布线电连接；以及
第六布线，设于所述第二布线与所述第四布线之间，将所述第二布线与所述第四布线电连接。
7.根据权利要求1至6中任一项所述的半导体装置，
所述基板是Si基板即硅基板。
8.一种半导体装置，具备：
基板；
设于所述基板上的第一氮化物半导体层；
第二氮化物半导体层，具有第一区域、第二区域以及所述第一区域与所述第二区域之间的第三区域，设于所述第一氮化物半导体层之上，带隙比所述第一氮化物半导体层大；
第一栅极电极，设于所述第一区域内，沿与所述基板的基板面平行的第一方向延伸；
第一源极电极，设于所述第一区域上，沿所述第一方向延伸；
第二栅极电极，设于所述第二区域上，沿所述第一方向延伸；
第二源极电极，设于所述第二区域上，沿所述第一方向延伸；
漏极电极，与设于所述第一区域上的第一布线以及设于所述第二区域上的第二布线连接；以及
设于所述第三区域内的绝缘膜。
9.根据权利要求8所述的半导体装置，
所述绝缘膜的底部比所述第二氮化物半导体层深并设于第一氮化物半导体层上。
CN202110023207.0A 2020-09-15 2021-01-08 半导体装置 Pending CN114188411A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-155011 2020-09-15
JP2020155011A JP7476062B2 (ja) 2020-09-15 2020-09-15 半導体装置

Publications (1)

Publication Number Publication Date
CN114188411A true CN114188411A (zh) 2022-03-15

Family

ID=80600944

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110023207.0A Pending CN114188411A (zh) 2020-09-15 2021-01-08 半导体装置

Country Status (3)

Country Link
US (2) US11830916B2 (zh)
JP (1) JP7476062B2 (zh)
CN (1) CN114188411A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7423569B2 (ja) * 2021-03-23 2024-01-29 株式会社東芝 半導体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4662198B2 (ja) 2004-04-14 2011-03-30 住友電気工業株式会社 横型半導体デバイスの配線構造
WO2009036266A2 (en) * 2007-09-12 2009-03-19 Transphorm Inc. Iii-nitride bidirectional switches
US20110147796A1 (en) * 2009-12-17 2011-06-23 Infineon Technologies Austria Ag Semiconductor device with metal carrier and manufacturing method
JP5658472B2 (ja) 2010-03-26 2015-01-28 ルネサスエレクトロニクス株式会社 電界効果トランジスタ
JP2012028441A (ja) 2010-07-21 2012-02-09 Sumitomo Electric Ind Ltd 半導体装置
JP5596495B2 (ja) 2010-10-29 2014-09-24 パナソニック株式会社 半導体装置
JP2014060358A (ja) * 2012-09-19 2014-04-03 Toshiba Corp 半導体装置
US9269789B2 (en) * 2013-03-15 2016-02-23 Semiconductor Components Industries, Llc Method of forming a high electron mobility semiconductor device and structure therefor
JP6133191B2 (ja) 2013-10-18 2017-05-24 古河電気工業株式会社 窒化物半導体装置、ダイオード、および電界効果トランジスタ
DE102014113467B4 (de) * 2014-09-18 2022-12-15 Infineon Technologies Austria Ag Metallisierung eines Feldeffekt-Leistungstransistors
JP2016063167A (ja) 2014-09-19 2016-04-25 株式会社東芝 半導体装置
JP6299665B2 (ja) 2015-04-30 2018-03-28 三菱電機株式会社 電界効果トランジスタ
JP6555082B2 (ja) 2015-10-30 2019-08-07 富士通株式会社 半導体装置
WO2017098603A1 (ja) 2015-12-09 2017-06-15 三菱電機株式会社 窒化物半導体装置
JP6400618B2 (ja) * 2016-03-09 2018-10-03 株式会社東芝 半導体装置
FR3059467B1 (fr) * 2016-11-29 2019-05-17 Commissariat A L'energie Atomique Et Aux Energies Alternatives Transistor a heterojonction a structure verticale
US11011512B2 (en) * 2017-09-15 2021-05-18 Sanken Electric Co., Ltd. Semiconductor device including a nitride layer

Also Published As

Publication number Publication date
JP7476062B2 (ja) 2024-04-30
JP2022048931A (ja) 2022-03-28
US20220085175A1 (en) 2022-03-17
US20240047533A1 (en) 2024-02-08
US11830916B2 (en) 2023-11-28

Similar Documents

Publication Publication Date Title
US9654001B2 (en) Semiconductor device
US8716748B2 (en) Semiconductor device and method of manufacturing the same, and power supply apparatus
US8723234B2 (en) Semiconductor device having a diode forming area formed between a field-effect transistor forming area and a source electrode bus wiring or pad
JP6584987B2 (ja) 半導体装置
JP5722931B2 (ja) 増大した降伏電圧を有するトランジスタ
JP2012023210A (ja) 半導体装置
US9722067B2 (en) Semiconductor device
US20240047533A1 (en) Nitride semiconductor device with element isolation area
US10937875B2 (en) Semiconductor device
JP7472064B2 (ja) 半導体装置
JP6487021B2 (ja) 半導体装置
JP2013206942A (ja) 半導体装置
JP7379301B2 (ja) 半導体装置
JP7387567B2 (ja) 半導体装置
US20220310490A1 (en) Semiconductor device
CN113270487B (zh) 半导体装置
CN114256344A (zh) 半导体装置
JP2021034432A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination