CN114175273B - 半导体器件和其制造方法 - Google Patents

半导体器件和其制造方法 Download PDF

Info

Publication number
CN114175273B
CN114175273B CN202180004467.1A CN202180004467A CN114175273B CN 114175273 B CN114175273 B CN 114175273B CN 202180004467 A CN202180004467 A CN 202180004467A CN 114175273 B CN114175273 B CN 114175273B
Authority
CN
China
Prior art keywords
nitride
based semiconductor
semiconductor layer
layer
connector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202180004467.1A
Other languages
English (en)
Other versions
CN114175273A (zh
Inventor
何川
郝荣晖
黃敬源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innoscience Suzhou Technology Co Ltd
Original Assignee
Innoscience Suzhou Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innoscience Suzhou Technology Co Ltd filed Critical Innoscience Suzhou Technology Co Ltd
Publication of CN114175273A publication Critical patent/CN114175273A/zh
Application granted granted Critical
Publication of CN114175273B publication Critical patent/CN114175273B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一种氮化物基半导体电路包括氮化物基半导体载体、第一氮化物基半导体层、第二氮化物基半导体层、连接器、连接线和电源线。第一氮化物基半导体层配置在氮化物基半导体载体上方。第二氮化物基半导体层配置在第一氮化物基半导体层上。连接器配置在第二氮化物基半导体层上。连接线电连接到连接器中的一个。电源线电连接到氮化物基半导体载体。异质结形成于第一氮化物基半导体层与第二氮化物基半导体层之间。电势差施加在电源线与连接线之间。

Description

半导体器件和其制造方法
技术领域
本公开总体来说涉及一种氮化物基半导体电路。更具体来说，本公开涉及一种在衬底与连接器之间具有的电势差的氮化物基半导体电路。
背景技术
近年来，高电子迁移率晶体管(HEMT)的研究在例如大功率开关和高频应用的半导体技术和器件的发展中十分普遍。HEMT利用两种具有不同带隙的材料之间的异质结界面，且电子积聚在界面处且形成二维电子气(2DEG)区，这满足高功率/频率器件的需求。除了HEMT之外，具有异质结构的器件的实例还包括异质结双极晶体管(HBT)、异质结场效应晶体管(HFET)和调制掺杂FET(MODFET)。目前，需要改进HHMT器件的良率，由此使其适合于大批量生产。
发明内容
根据本公开的一个方面，提供一种氮化物基半导体电路。一种氮化物基半导体电路包括氮化物基半导体载体、第一氮化物基半导体层、第二氮化物基半导体层、多个连接器、连接线和电源线。第一氮化物基半导体层配置在氮化物基半导体载体上方。第二氮化物基半导体层配置在第一氮化物基半导体层上。這些连接器配置在第二氮化物基半导体层上。连接线电连接到连接器中的一个。电源线电连接到氮化物基半导体载体。异质结形成于第一氮化物基半导体层与第二氮化物基半导体层之间。电势差施加在电源线与连接线之间。
根据本公开的另一方面，提供一种氮化物基半导体电路。一种氮化物基半导体电路包括衬底、第三氮化物基半导体层、第一氮化物基半导体层、第二氮化物基半导体层、连接器、连接线和电源线。第三氮化物基半导体层配置在衬底上。第一氮化物基半导体层配置在第三氮化物基半导体层上。第二氮化物基半导体层配置在第一氮化物基半导体层上。连接器配置在第二氮化物基半导体层上。连接线电连接到连接器。电源线电连接到衬底。第三氮化物基半导体层掺杂有p型掺杂物。第一氮化物基半导体层和第三氮化物基半导体层形成一或多个寄生二极管。电源线电连接到负电压，且所述连接线电连接到正电压。
根据本公开的一个方面，提供一种氮化物基半导体电路的制造方法。方法包括如下步骤。提供氮化物基半导体载体；将第一氮化物基半导体层配置在氮化物基半导体载体上；将第二氮化物基半导体层配置在第一氮化物基半导体层上；将多个连接器配置在第二氮化物基半导体层上；将这些连接器中的一个与连接线电连接；将氮化物基半导体载体与电源线电连接；以及在电源线与连接线之间施加电势差分差。异质结形成于第一氮化物基半导体层与第二氮化物基半导体层之间。
通过以上配置，氮化物基半导体电路中的电势差或电势差分差可降低峰值上的动态电阻(dynamic resistance-on peak)和由峰值上的动态电阻引起的问题，且因此可改进制造氮化物基半导体电路的良率。
附图说明
当结合附图阅读时，从以下详细描述内容可以轻易地理解本公开的各方面。应注意，各种特征可能并不按比例绘制。也就是说，为了论述清楚起见，各种特征的尺寸可以任意增大或减小。在下文中将参考图式更详细地描述本公开的实施例，在图式中：
图1描绘在本发明的实施例中的氮化物基半导体电路的侧截面图；
图2描绘在本发明的实施例中的氮化物基半导体电路的制造方法的阶段的侧截面图；
图3描绘在本发明的实施例中的氮化物基半导体电路的制造方法的另一阶段的侧截面图；
图4描绘在本发明的实施例中的氮化物基半导体电路的制造方法的另一阶段的侧截面图；
图5描绘在本发明的实施例中的氮化物基半导体电路的制造方法的另一阶段的侧截面图；
图6描绘在本发明的另一实施例中的氮化物基半导体电路的侧截面图；
图7描绘在本发明的另一实施例中的氮化物基半导体电路的侧截面图；
图8描绘在本发明的另一实施例中的氮化物基半导体电路的俯视图；
图9描绘在本发明的另一实施例中的氮化物基半导体电路的侧截面图；
图10描绘在本发明的另一实施例中的氮化物基半导体电路的侧截面图；
图11描绘在本发明的另一实施例中的氮化物基半导体电路的俯视图；
图12描绘在本发明的另一实施例中的氮化物基半导体电路的侧截面图；
图13描绘在本发明的另一实施例中的氮化物基半导体电路的俯视图；
图14描绘在本发明的另一实施例中的氮化物基半导体电路的侧截面图；
图15描绘在本发明的另一实施例中的氮化物基半导体电路的俯视图；
图16描绘在本发明的另一实施例中的氮化物基半导体电路的俯视图；
图17描绘在本发明的另一实施例中的氮化物基半导体电路的电路图；且
图18描绘在本发明的另一实施例中的氮化物基半导体电路的电路图。
具体实施方式
在所有图式和详细描述中将使用相同参考标号来指示相同或类似组件。自结合附图作出的以下详细描述，将容易理解本公开的实施例。
相对于某一组件或组件群组或者组件或组件群组的某一平面，为相关联图中所展示的组件的定向指定空间描述，例如“上方”、“上”、“下方”、“向上”、“左”、“右”、“向下”、“顶部”、“底部”、“竖直”、“水平”、“侧面”、“较高”、“较低”、“上部”、“之上”、“之下”等。应理解，本文中所使用的空间描述仅出于说明的目的，且本文中所描述的结构的实际实施方案可以任何定向或方式在空间上布置，前提为本公开的实施例的优点是不会因此布置而有偏差。
另外，应注意，在实际器件中，归因于器件制造条件，描绘为近似矩形的各种结构的实际形状可能是曲形、具有圆形边缘、具有稍微不均匀的厚度等。使用直线和直角只是为了方便表示层和特征。
在以下描述中，半导体器件/裸片/封装、其制造方法等被阐述为优选实例。所属领域的技术人员将显而易见，可在不脱离本公开的范围和精神的情况下作出包括添加和/或替代在内的修改。可省略特定细节以免使本公开模糊不清；然而，编写本公开是为了使所属领域的技术人员能够在不进行过度实验的情况下实践本文中的教示。
图1展示根据实施例的氮化物基半导体电路100A的侧截面图。氮化物基半导体电路100A包括氮化物基半导体载体110、氮化物基半导体层120、氮化物基半导体层130、连接器140、连接器141、连接器142、连接线160和电源线161。
氮化物基半导体层120配置在氮化物基半导体载体110上方，且氮化物基半导体层130配置在氮化物基半导体层120上。异质结102形成于这些氮化物基半导体层120与130之间。
换句话说，异质结构通过将氮化物基半导体层130生长到氮化物基半导体层120上而形成。氮化物基半导体层120的材料和氮化物基半导体层130的材料的能隙不同。由于这两种材料的能隙不同，能量不连续将呈现于带图中。二维电子气(2DEG)103积聚在形成于这些氮化物基半导体层120、130的界面处的势阱中。
连接器140、141和142配置在氮化物基半导体层130上。具体来说，连接器142位于连接器140与连接器141之间。在此实施例中，连接器140可为例如源极连接器，且连接器141和连接器142可分别充当漏极连接器和栅极连接器。氮化物基半导体电路100A形成HEMT结构，且HEMT结构包括这些连接器140、141和142、这些氮化物基半导体层130和120、氮化物基半导体载体110和氮化物基半导体层150。
在一些实施例中，这些连接器140、141和142可包括例如但不限于金属、合金、掺杂半导体材料(例如掺杂结晶硅)、例如硅化物和氮化物的化合物、其它导电材料或其组合。这些连接器140、141和142的示例性材料可包括例如但不限于Ti、AlSi、TiN或其组合。这些连接器140、141和142可为单层，或具有相同或不同组成的多个层。在一些实施例中，这些连接器140和141与氮化物基半导体层130形成欧姆接触；因此，这些连接器140和141可充当接触电极。欧姆接触可通过将Ti、Al或其它合适的材料应用于这些连接器140和141来实现。在一些实施例中，这些连接器140、141和142中的每一个由至少一个共形层和导电填充物形成。共形层可包覆导电填充物。共形层的示例性材料例如但不限于Ti、Ta、TiN、Al、Au、AlSi、Ni、Pt或其组合。导电填充物的示例性材料可包括例如但不限于AlSi、AlCu或其组合。
在此实施例中，连接线160电连接到连接器140，且电源线161电连接到氮化物基半导体载体110。在氮化物基半导体电路100A中，电势差施加在电源线161与连接线160之间。具体来说，电源线161将氮化物基半导体载体110的衬底111电连接到负电压或低电压，且连接线160将连接器140电连接到正电压或高电压，且电势差施加在电源线161与连接线160之间。
在氮化物基半导体电路100A中，一或多个寄生二极管101形成于氮化物基半导体层120与氮化物基半导体载体110之间。当电源线161将负电压或低电压连接到氮化物基半导体载体110，且连接线160将正电压或高电压连接到源极连接器140时，寄生二极管101未被偏置或稍微反向偏置，因此寄生二极管101引起的耗尽问题可被解决。换句话说，氮化物基半导体载体110具有氮化物基半导体层113。由氮化物基半导体层113和氮化物基半导体层120形成的寄生二极管101位在施加电势差的施加范围内。举例来说，连接器141可为漏极连接器，且电源线161在连接器141处于高电压时提供负电压，使寄生二极管101未被偏置或稍微反向偏置。
在此实施例中，氮化物基半导体层120包括氮化镓(GaN)，且氮化物基半导体层130包括氮化铝镓(AlGaN)。然而，这些氮化物基半导体层120、130的示例性材料可包括例如但不限于氮化物或III-V族化合物，例如GaN、AlN、InN、InxAlyGa(1-x-y)N(其中x+y≤1)和AlyGa(1-y)N(其中y≤1)。
氮化物基半导体层120在氮化物基半导体层113上生长，且形成寄生二极管101。氮化物基半导体载体110的邻近于氮化物基半导体层120的氮化物基半导体层113可包括GaN和p型掺杂物。举例来说，p型掺杂物可为碳。氮化物基半导体层120为未掺杂层，且氮化物基半导体层113承载氮化物基半导体层120并掺杂有p型掺杂物，且因此可形成寄生二极管101。
具体来说，氮化物基半导体电路100A的氮化物基半导体载体110包括衬底111、缓冲层112和氮化物基半导体层113。缓冲层112配置在衬底111上。氮化物基半导体层113配置在缓冲层112上。
举例来说，衬底111可包括硅(Si)、蓝宝石(Al2O3)和碳化硅(SiC)。衬底111与氮化物基半导体层113之间的缓冲层112提供应力管理。举例来说，缓冲层112可包括适当AlN、梯度AlGaN缓冲层或AlN/GaN超晶格。
氮化物基半导体层113掺杂有p型掺杂物。在此实施例中，氮化物基半导体层113为掺杂有碳的GaN层，且氮化物基半导体层113可使氮化物基半导体层120与衬底111绝缘。
如先前所提及，氮化物基半导体层120在氮化物基半导体层113上生长，且氮化物基半导体层120为非有意掺杂的GaN层。因此，这些氮化物基半导体层120、113可形成一或多个寄生二极管101。
电源线161电连接到衬底111。具体来说，电源线161连接衬底111与电源162的负电压。换句话说，电源线161可连接到电池的阴极、负端子或电极、或供应电力的任何适当类别的电气器件。
连接线160电连接到连接器140。具体来说，连接线160连接连接器140与电源162的正电压。换句话说，连接线160可连接到电池的阳极、正端子或电极、或供应电力的任何适当类别的电气器件。
氮化物基半导体电路100A的连接器140至142位于氮化物基半导体层130上。实施例的氮化物基半导体电路100A进一步包括氮化物基半导体层150，且连接器142配置在氮化物基半导体层150上。
氮化物基半导体层150包括p型掺杂物。氮化物基半导体层150在氮化物基异质结构(即，这些氮化物基半导体层120、130)的顶部上的引入使氮化物基半导体层130的导带升高到与氮化物基半导体层120中的GaN的带隙相当的能量量的费米能级(Fermi level)以上，从而耗尽2DEG 103。
举例来说，氮化物基半导体层150的p型掺杂物可包括镁(Mg)或其它合适的掺杂物。通过施加电势差，适当的耗尽主要对应于氮化物基半导体电路100A中的氮化物基半导体层150，且没有寄生二极管101可以影响2DEG 103。
氮化物基半导体电路100A的制造方法的不同阶段展示于图2、图3、图4和图5中，如下文所描述。在下文中，沉积技术可包括例如但不限于原子层沉积(ALD)、物理气相沉积(PVD)、化学气相沉积(CVD)、金属有机CVD(MOCVD)、等离子体增强型CVD(PECVD)、低压CVD(LPCVD)、等离子体辅助气相沉积、外延生长或其它合适的工艺。
参考图2，氮化物基半导体电路100A的制造方法提供氮化物基半导体载体110。
氮化物基半导体电路100A具有衬底111、氮化物基半导体层113和其间的缓冲层112。衬底111可包括蓝宝石、硅和碳化硅，且衬底111与氮化物基半导体层113之间的缓冲层112可克服残余应力。
在缓冲层112和衬底111上，氮化物基半导体层113的生长可为钠通量、氨热或卤化物气相外延(HVPE)。此外，将碳掺杂于氮化物基半导体层113中，以便良好绝缘且防止垂直泄漏电流。
参考图3，氮化物基半导体层120配置在氮化物基半导体载体110上。氮化物基半导体层120包括GaN，且层120为无意掺杂的GaN。在此实施例中，氮化物基半导体层113具有10-19cm-3的碳密度，且形成寄生二极管101。
参考图4，氮化物基半导体层130配置在氮化物基半导体层120上。氮化物基半导体层130包括AlGaN，且这些氮化物基半导体层120、130形成异质结构。异质结102形成于这些氮化物基半导体层120与130之间，且2DEG 103邻近于异质结102。
参考图5，连接器140、141和142配置在氮化物基半导体层130上。氮化物基半导体层150位于连接器142与氮化物基半导体层130之间。氮化物基半导体层150具有p型掺杂物，使部分的2DEG 103耗尽，并在氮化物基半导体载体110上形成常关HEMT结构。
参考图1，制造方法将连接线160电连接到连接器140，且将电源线161电连接到氮化物基半导体载体110。连接线160和电源线161电连接到电源162，且因此电势差施加在电源线161与连接线160之间。也就是说，在此氮化物基半导体电路100A中，电势差分差施加在连接器140与氮化物基半导体载体110之间。
图6展示本发明的一些实施例的另一氮化物基半导体电路100B的侧截面图。氮化物基半导体电路100B具有氮化物基半导体载体110、氮化物基半导体层120和氮化物基半导体层130。
氮化物基半导体层120配置在氮化物基半导体载体110上，且氮化物基半导体层130配置在氮化物基半导体层120上。
这些连接器140、141和142配置在氮化物基半导体层130上，且氮化物基半导体层150位于连接器142与氮化物基半导体层130之间。具体来说，氮化物基半导体层150连接连接器142与氮化物基半导体层130。
此外，氮化物基半导体层120可包括GaN，且氮化物基半导体层120为非有意掺杂的GaN层。氮化物基半导体130可包括AlGaN，且氮化物基半导体层130在氮化物基半导体层120上生长。这些氮化物基半导体层120、130形成异质结构，且形成异质结和2DEG103。氮化物基半导体层150具有p型掺杂物，且由氮化物基半导体层120和氮化物基半导体层130形成的异质结构的2DEG 103的部分将耗尽。氮化物基半导体电路100B形成HEMT结构，且HEMT结构包括这些连接器140、141和142、这些氮化物基半导体层150、130和120以及氮化物基半导体载体110。
氮化物基半导体载体110具有衬底111、缓冲层112和氮化物基半导体层113。缓冲层112位于衬底111与氮化物基半导体层113之间，且缓冲层112的提供是用以克服残余应力的问题。
氮化物基半导体层113掺杂有碳以在衬底111与氮化物基半导体层120之间绝缘。
在此实施例中，电力线161电连接到缓冲层112，且连接线160电连接到连接器140。电源162连接到电力线161和连接线160两者。因此，电源162可在缓冲层112与连接器140之间施加电势差。
在此实施例的氮化物基半导体电路100B中，连接器140可为源极连接器。当栅极连接器(即，连接器142)接收电信号且恢复2DEG 103时，连接器140、141也将接收高电压信号。在操作期间，由电源162施加的电势差可降低峰值上的动态电阻和由峰值上的动态电阻引起的问题。换句话说，通过氮化物基半导体载体110的缓冲层112和连接器140施加电势差，且连接器140充当HEMT结构的源极连接器。
图7展示本发明的一些实施例的另一氮化物基半导体电路100C的侧截面图。氮化物基半导体电路100C具有氮化物基半导体载体110、氮化物基半导体层120和氮化物基半导体层130。氮化物基半导体层120配置在氮化物基半导体载体110上，且氮化物基半导体层130配置在氮化物基半导体层120上。氮化物基半导体载体110具有衬底111、缓冲层112和氮化物基半导体层113，且缓冲层112位于衬底111与氮化物基半导体层113之间。
氮化物基半导体电路100C具有配置在氮化物基半导体层130上的连接器140，且连接器140可为氮化物基半导体电路100C中的HEMT结构的源极连接器，且氮化物基半导体电路100C可具有像是氮化物基半导体电路100B的连接器141、142的漏极连接器、栅极连接器。氮化物基半导体电路100C形成HEMT结构，且HEMT结构包括连接器140、这些氮化物基半导体层130和120以及氮化物基半导体载体110。
在此实施例中，氮化物基半导体电路100C具有互连件170。半导体电路100C具有制造成穿过这些氮化物基半导体层113、120、130和缓冲层112的孔，且互连件170位于这个孔中。
互连件170经过这些氮化物基半导体层120、130，且互连件170电连接氮化物基半导体载体110。电源线161将互连件170电连接到电源162的端子，且连接线160将连接器140电连接到电源162的另一端子。通过来自电源162的电力，电势差可施加于连接器140和氮化物基半导体载体110上。
换句话说，互连件170为GaN穿孔(TGV)。互连件170可包括多晶硅、金属硅化物、氮化钛或金属，例如铝、钛、钨或其合金。
氮化物基半导体电路100C还可包括阻挡层171。阻挡层171配置在其中配置有互连件170的孔的侧壁上。在配置互连件170的过程期间，阻挡层171可停止扩散。阻挡层171的材料可包括钛、氮化钛、钽、氮化钽、氮化硅或SiCN。
具体来说，在其中配置有互连件170的孔中，实施例的阻挡层171覆盖氮化物基半导体层130、氮化物基半导体层120、氮化物基半导体层113和缓冲层112的侧壁，同时暴露衬底111。
电源162的负端子通过互连件170和电源线161电连接到氮化物基半导体载体110的衬底111。电源162的正端子通过连接线160电连接到连接器140。电源162在氮化物基半导体电路100C的区域中施加电势差，且所述区域与这些氮化物基半导体层113与120之间的界面重叠。如果这些氮化物基半导体层113和120形成一或多个寄生二极管，那么电势差可防止寄生二极管被强反向偏置且影响2DEG 103。
在一些实施例中，互连件170中的凹入区域可填充有其它金属，例如钨。然而，本发明不限于所述材料。
图8展示氮化物基半导体电路100C的俯视图，且图7为对应于割面线I的侧截面图。在此实施例中，这些连接器140、141、142和氮化物基半导体层150位于HEMT区域H1中，且互连件170具有足够长以占据HEMT区域H1的一侧的宽度W。在此实施例中，这些连接器140、141和142沿着方向d1布置，且互连件170也沿着方向d1延伸且具有宽度W。
具体来说，连接器140的边缘143与互连件170的边缘172对准或对齐，且连接器141的边缘144和互连件170的另一边缘173对准或对齐，且边缘143、144、172和173为平行的。边缘143、144、172和173沿着垂直于方向d1的相同方向延伸。
沿着方向d1，HEMT区域H1和互连件170具有相同宽度W。通过在连接器140与互连件170之间施加电势差，在这些连接器140、141、142下方的2DEG 103将不受寄生二极管影响。
图9展示在本发明的另一实施例中的氮化物基半导体电路100D的侧截面图。氮化物基半导体电路100D具有氮化物基半导体载体110、多个氮化物基半导体层120、130、连接器140和互连件170。
氮化物基半导体层120配置在氮化物基半导体载体110上，且氮化物基半导体层130配置在氮化物基半导体层120上。氮化物基半导体载体110具有衬底111、氮化物基半导体层113和衬底111与氮化物基半导体层113之间的缓冲层112。氮化物基半导体层120配置在氮化物基半导体层113上。
归因于不同带隙，这些氮化物基半导体层120和130形成异质结构且形成2DEG103。氮化物基半导体电路100D具有HEMT结构，且HEMT结构包括连接器140、这些氮化物基半导体层130和120以及氮化物基半导体载体110。氮化物基半导体电路100D也可具有类似于氮化物基半导体电路100C的这些连接器141、142的多个连接器，且HEMT结构也包括这些连接器。此外，氮化物基半导体层130、氮化物基半导体层120和氮化物基半导体层113一起形成孔，且互连件170配置在孔中。
此外，氮化物基半导体电路100D可包括阻挡层171。阻挡层171配置在其中配置有互连件170的孔的侧壁上。在配置互连件170的过程期间，阻挡层171可停止扩散。阻挡层171的材料可包括钛、氮化钛、钽、氮化钽、氮化硅或SiCN。
具体来说，在其中配置有互连件170的孔中，实施例的阻挡层171覆盖氮化物基半导体层130、氮化物基半导体层120和氮化物基半导体层113的侧壁，同时暴露缓冲层112。
电源162将连接器140与互连器170电连接。电源162的正端子通过连接线160电连接到连接器140，而连接器140为HEMT结构的源极连接器。电源162的负端子通过电源线161和互连器170电连接到缓冲层112，而互连器170经过这些氮化物基半导体层130、120和113。
电源162在缓冲层112与连接器140之间施加电势差，且这些氮化物基半导体层113、120和130位于其间。氮化物基半导体电路100D可降低峰值上的动态电阻和由峰值上的动态电阻引起的问题。
图10展示在本发明的另一实施例中的氮化物基半导体电路100E的侧截面图。氮化物基半导体电路100E具有氮化物基半导体载体110、多个氮化物基半导体层120、130、连接器140和互连件170。
氮化物基半导体层120配置在氮化物基半导体载体110上，且氮化物基半导体层130配置在氮化物基半导体层120上。氮化物基半导体载体110具有衬底111、氮化物基半导体层113和衬底111与氮化物基半导体层113之间的缓冲层112。氮化物基半导体层120配置在氮化物基半导体层113上。
归因于不同带隙，这些氮化物基半导体层120和130形成异质结构且形成2DEG103。氮化物基半导体电路100E具有HEMT结构，且HEMT结构包括连接器140、这些氮化物基半导体层130和120以及氮化物基半导体载体110。氮化物基半导体电路100E也可具有类似于氮化物基半导体电路100C的这些连接器141、142的多个连接器，且HEMT结构也包括这些连接器。此外，这些氮化物基半导体层120、130一起形成孔，且互连件170配置在孔中。
此外，氮化物基半导体电路100E可包括阻挡层171。阻挡层171配置在其中配置有互连件170的孔的侧壁上。在配置互连件170的过程期间，阻挡层171可停止扩散。阻挡层171的材料可包括钛、氮化钛、钽、氮化钽、氮化硅或SiCN。
具体来说，在其中配置有互连件170的孔中，实施例的阻挡层171覆盖氮化物基半导体层130和氮化物基半导体层120的侧壁，同时暴露氮化物基半导体层113。
电源162将连接器140与互连器170电连接。电源162的正端子通过连接线160电连接到连接器140，而连接器140为HEMT结构的源极连接器。电源162的负端子通过电源线161和互连器170电连接到氮化物基半导体层113，而互连器170经过这些氮化物基半导体层130和120。
电源162在氮化物基半导体层113与连接器140之间施加电势差，且电源162直接控制氮化物基半导体层113的电势。氮化物基半导体电路100E可降低峰值上的动态电阻和由峰值上的动态电阻引起的问题。
在氮化物基半导体电路100E和100D的实施例中，连接器140和互连件170的布局可类似于图8中的氮化物基半导体电路100C。
图11展示本发明的一些实施例的氮化物基半导体电路的俯视图。在一些实施例中，氮化物基半导体电路100C、100D、100E的布局可类似于图11。氮化物基半导体电路可具有互连器174和互连器170。互连器174的边缘175和连接器140背对连接器142的边缘143对准或对齐。互连器174的另一边缘176和氮化物基半导体层150的面朝连接器141的边缘152对准或对齐。
此外，互连器170的边缘172和氮化物基半导体层150的面朝连接器140的另一边缘151对准或对齐。互连器170的边缘173和连接器141背对连接器142的边缘144对准或对齐。
这些互连器170、174分别通过这些电源线161、163电连接到电源162，且连接器140连接到电源162。互连器170可具体地减小氮化物基半导体层150和连接器141下方的寄生二极管的反向偏置，且减小对其下方2DEG的影响。互连器174可具体地减小氮化物基半导体层150和连接器140下方的寄生二极管的反向偏置，且减小对其下方2DEG的影响。换句话说，这些互连器170、174两者可减小氮化物基半导体层150下方的反向偏置。
在本发明的一些其它实施例中，氮化物基半导体电路可仅包括互连器170、174中的一个。
图12展示在本发明的另一实施例中的氮化物基半导体电路100F的侧截面图。氮化物基半导体电路100F具有氮化物基半导体载体110、氮化物基半导体层120和氮化物基半导体层130。氮化物基半导体层120配置在氮化物基半导体载体110上，且氮化物基半导体层130配置在氮化物基半导体层120上。归因于不同带隙，这些氮化物基半导体层120和130形成异质结构且形成2DEG 103。氮化物基半导体电路100F形成HEMT结构，且HEMT结构包括连接器140、这些氮化物基半导体层130和120以及氮化物基半导体载体110。
在此实施例中，氮化物基半导体电路100F具有导电层180。氮化物基半导体载体110具有衬底111、氮化物基半导体层113和衬底111与氮化物基半导体层113之间的缓冲层112。衬底111配置在导电层180上。
在氮化物基半导体电路100F中，孔经过这些氮化物基半导体层130、120、113、缓冲层112和衬底111，且孔暴露衬底111下方的导电层180。连接器140配置在氮化物基半导体层130上，且互连器170配置在孔中。电源162的正端子通过连接线160电连接连接器140，且电源162的负端子通过电源线161和互连器170电连接导电层180。具体来说，导电层180的边缘和互连器170的底部部分的边缘重合。
此外，氮化物基半导体电路100F可包括阻挡层171。阻挡层171配置在其中配置有互连件170的孔的侧壁上。在配置互连件170的过程期间，阻挡层171可停止扩散。阻挡层171的材料可包括钛、氮化钛、钽、氮化钽、氮化硅或SiCN。
具体来说，在其中配置有互连件170的孔中，实施例的阻挡层171覆盖这些氮化物基半导体层130、120、113、缓冲层112和衬底111的侧壁，同时暴露导电层180。
电源162在连接器140和导电层180上提供电势差。氮化物基半导体层120为无意掺杂的层，且氮化物基半导体层113具有p型掺杂物。因此，由电源162提供的电势差可减小寄生二极管的反向偏置。
图13展示氮化物基半导体电路100F的俯视图。在此实施例中，这些连接器140、141在衬底111上的投影位于导电层180在衬底111上的投影A1内。连接器140可为源极连接器，且连接器141可为漏极连接器。
此外，连接器142和氮化物基半导体层150的投影位于导电层180的投影A1内。连接器142可为栅极连接器，且氮化物基半导体层150为p型掺杂的氮化物基半导体层。
图14展示氮化物基半导体电路100G的侧截面图。氮化物基半导体电路100G具有导电层180、氮化物基半导体载体110、氮化物基半导体层120和氮化物基半导体层130。氮化物基半导体载体110配置在导电层180上，且氮化物基半导体层120配置在氮化物基载体110上，且氮化物基半导体层130配置在氮化物基半导体层120上。
氮化物基半导体载体110具有衬底111、缓冲层112和氮化物基半导体层113。氮化物基半导体层120配置在氮化物基半导体层113上，且衬底111配置在导电层180上。
电源162电连接到氮化物基半导体层130上的连接器140和衬底111下方的导电层180。具体来说，电源162的正端子通过连接线160电连接连接器140，且电源162的负端子通过电源线161电连接导电层180。
氮化物基半导体层120可为无意掺杂的GaN层，且氮化物基半导体层130可为AlGaN层。归因于不同带隙，形成2DEG 103。氮化物基半导体层113可为具有p型掺杂物的GaN层，且寄生二极管可形成于这些氮化物基半导体层113与120之间。
电源162将电势差施加到导电层180和连接器140，且连接器140可为HEMT结构的源极连接器。氮化物基半导体电路100G形成HEMT结构，且HEMT结构包括这些连接器140、141和142、这些氮化物基半导体层150、130和120以及氮化物基半导体载体110。因此，电势差可减小由这些氮化物基半导体层113和120形成的寄生二极管的反向偏置。
图15展示氮化物基半导体电路100G的俯视图。在此实施例中，连接器140和141在衬底111上的投影位于导电层180在衬底111上的投影A2内。此外，氮化物基半导体层150和连接器142的投影位于导电层180在衬底111上的投影A2内。连接器141可为HEMT结构的漏极连接器，且连接器142可为HEMT结构的栅极连接器。因此，电源162可防止HEMT结构的2DEG103受寄生二极管影响。
图16展示在本发明的另一实施例中的氮化物基半导体电路100H的俯视图。氮化物基半导体电路100H类似于氮化物基半导体电路100G。差异在于导电层在衬底上的投影A3对应于连接器142和连接器142下方的氮化物基半导体层150。连接器142和可包括p型掺杂物的氮化物基半导体层150的投影位于突起A3内，且连接器142可为HEMT结构的栅极连接器。电源162通过连接线160和电源线161电连接到连接器140和导电层，且连接器140可为HEMT结构的源极连接器，而连接器141可为HEMT结构的漏极连接器。
氮化物基半导体电路100H可改进具体在连接器142和氮化物基半导体层150下方的2DEG，且2DEG的耗尽将不受寄生二极管影响。
图17展示氮化物基半导体电路100I的电路图。氮化物基半导体具有HEMT结构102，且HEMT结构102类似于氮化物基半导体电路100A的HEMT结构。在一些实施例中，HEMT结构102可类似于氮化物基半导体电路100B、100C、100D、100E、100F、100G的HEMT结构。
氮化物基半导体电路100I具有电源163。电源163电连接到电源线161和连接线160。电源线161电连接到HEMT结构102的氮化物基半导体载体，且连接线160电连接到HEMT结构102的源极连接器。
电源163为直流电力，且在HEMT结构102的源极连接器与HEMT结构102的氮化物基半导体载体之间施加电势差。电源163可通过直流电减小HEMT结构102中的寄生二极管的反向偏置。
图18展示在本发明的另一实施例中的氮化物基半导体电路100J的电路图。氮化物基半导体电路100J具有HEMT结构102、电源163和反相器164(即，非门)。反相器164电连接到电源线161，且反相器164和连接线160连接到电源163。HEMT结构102类似于氮化物基半导体电路100A的HEMT结构。在一些实施例中，HEMT结构102可类似于氮化物基半导体电路100B、100C、100D、100E、100F、100G的HEMT结构。反相器164的输入和连接线160都连接到电源163的同一端子，且反相器的输出连接到HEMT结构102的氮化物基半导体载体。
电源163可为DC电源，且其可与反相器提供电势差。电源163和反相器164可减小具有直流电的HEMT结构102中的寄生二极管的反向偏置。
已出于说明和描述的目的而提供本发明的前文描述。本发明并不预期为穷尽性的或将本发明限制于所公开的精确形式。许多修改和变化对于所属领域的技术人员来说将是显而易见的。
选择和描述实施例是为了最好地解释本公开的原理和其实际应用，由此使得所属领域的其他技术人员能够理解各种实施例的公开内容，并且能够进行适合于预期的特定用途的各种修改。
如本文中所使用且不另外定义，术语“基本上”、“基本”、“大致”和“约”是用于描述并考虑较小变化。当与事件或情形结合使用时，所述术语可涵盖事件或情形明确发生的情况以及事件或情形近似于发生的情况。举例来说，当结合数值使用时，术语可涵盖小于或等于所述数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％。术语“基本上共面”可指沿着同一平面定位的在数微米内的两个表面，例如沿着同一平面定位的在40μm内、30μm内、20μm内、10μm内或1μm内的两个表面。
如本文中所使用，除非上下文另外明确规定，否则单数术语“一(a/an)”和“所述”可包括多个提及物。在一些实施例的描述中，提供于另一组件“上”或“上方”的组件可涵盖前一组件直接在后一组件上(例如，与后一组件物理接触)的情况，以及一或多个中间组件位于前一组件与后一组件之间的情况。
虽然已参考本公开的具体实施例描述并说明本公开，但这些描述和说明并非限制性的。所属领域的技术人员应理解，可在不脱离如由所附权利要求书定义的本公开的真实精神和范围的情况下作出各种改变并且可以取代等效物。图式可能未必按比例绘制。归因于制造工艺和公差，本公开中的工艺再现与实际装置之间可能存在区别。此外，应了解，实际器件和层可能相对于图式的矩形层描绘存在偏差，且可能归因于例如保形沉积、蚀刻等制造工艺而包括角表面或边缘、圆角等。可存在未具体说明的本公开的其它实施例。应将本说明书和图式视为说明性的而非限定性的。可进行修改以使特定情形、材料、物质组成、方法或工艺适宜于本公开的目标、精神和范围。所有此类修改都预期在所附权利要求书的范围内。虽然本文中公开的方法已参考按特定次序执行的特定操作加以描述，但应理解，可在不脱离本公开的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非在本文中具体指示，否则操作的次序和分组并非限制性的。

Claims (25)

1.一种氮化物基半导体电路，其特征在于，其包含：
氮化物基半导体载体；
第一氮化物基半导体层，配置在所述半导体载体上方；
第二氮化物基半导体层，配置在所述第一氮化物基半导体层上；
源极连接器，配置在所述第二氮化物基半导体层上；
栅极连接器，配置在所述第二氮化物基半导体层上；
漏极连接器，配置在所述第二氮化物基半导体层上；
连接线，电连接到所述源极连接器；以及
电源线，其电连接到所述氮化物基半导体载体，
其中异质结形成于所述第一氮化物基半导体层与所述第二氮化物基半导体层之间，且所述栅极连接器位于所述源极连接器与所述漏极连接器之间，且电势差施加在所述电源线与所述连接线之间。
2.根据权利要求1所述的氮化物基半导体电路，其特征在于，其中所述氮化物基半导体载体包含：
衬底；
缓冲层，配置在所述衬底上；以及
第三氮化物基半导体层，配置在所述缓冲层上，
且所述第三氮化物基半导体层掺杂有p型掺杂物。
3.根据权利要求2所述的氮化物基半导体电路，其特征在于，其中所述p型掺杂物为碳。
4.根据权利要求2所述的氮化物基半导体电路，其特征在于，其中所述电源线电连接到所述衬底。
5.根据权利要求2所述的氮化物基半导体电路，其特征在于，其中所述电源线电连接到所述缓冲层。
6.根据权利要求2所述的氮化物基半导体电路，其特征在于，其中所述第三氮化物基半导体层和所述第一氮化物基半导体层形成一或多个寄生二极管，且所述电势差使所述寄生二极管偏置。
7.根据权利要求2所述的氮化物基半导体电路，其特征在于，其进一步包含一或多个互连件，其中所述互连件经过所述第一氮化物基半导体层和所述第二氮化物基半导体层且电连接所述氮化物基半导体载体，且所述电源线电连接到所述互连件。
8.根据权利要求7所述的氮化物基半导体电路，其特征在于，其中所述互连件电连接到所述衬底。
9.根据权利要求7所述的氮化物基半导体电路，其特征在于，其中所述互连件电连接到所述缓冲层。
10.根据权利要求7所述的氮化物基半导体电路，其特征在于，其中所述互连件电连接到所述第三氮化物基半导体层。
11.根据权利要求7所述的氮化物基半导体电路，其特征在于，其中所述氮化物基半导体载体进一步包含导电层，且所述衬底配置在所述导电层上，且所述互连件电连接到所述导电层。
12.根据权利要求11所述的氮化物基半导体电路，其特征在于，其中所述源极连接器和所述漏极连接器在所述衬底上的突起位于所述导电层在所述衬底上的突起内。
13.根据权利要求2所述的氮化物基半导体电路，其特征在于，其中所述氮化物基半导体载体进一步包含导电层，且所述衬底配置在所述导电层上，且所述电源线电连接到所述导电层。
14.根据权利要求1所述的氮化物基半导体电路，其特征在于，其中所述电源线电连接到电源的负电压，且所述连接线电连接到所述电源的正电压。
15.根据权利要求1所述的氮化物基半导体电路，其特征在于，其进一步包含反相器，其中所述反相器电连接到所述电源线，且所述反相器和所述连接线连接到电源。
16.一种氮化物基半导体电路的制造方法，其特征在于，其包含：
提供氮化物基半导体载体；
将第一氮化物基半导体层配置在所述氮化物基半导体载体上；
将第二氮化物基半导体层配置在所述第一氮化物基半导体层上；
将源极连接器、栅极连接器和漏极连接器配置在所述第二氮化物基半导体层上；
将所述源极连接器与连接线电连接；
将所述氮化物基半导体载体与电源线电连接；以及
在所述电源线与所述连接线之间施加电势差分差，
其中异质结形成于所述第一氮化物基半导体层与所述第二氮化物基半导体层之间，且所述栅极连接器位于所述源极连接器与所述漏极连接器之间。
17.根据权利要求16所述的制造方法，其特征在于，其中当所述漏极连接器处于高电压时，所述电源线提供负电压。
18.根据权利要求16所述的制造方法，其特征在于，其中所述氮化物基半导体载体包含：
衬底；
缓冲层，其配置在所述衬底上；以及
第三氮化物基半导体层，其配置在所述缓冲层上，
且所述第三氮化物基半导体层掺杂有p型掺杂物。
19.根据权利要求18所述的制造方法，其特征在于，其中所述第三氮化物基半导体层和所述第一氮化物基半导体层形成一或多个寄生二极管。
20.根据权利要求16所述的制造方法，其特征在于，其中所述电源线通过导电层电连接到所述氮化物基半导体载体。
21.一种氮化物基半导体电路，其特征在于，其包含：
衬底；
第三氮化物基半导体层，其配置在所述衬底上；
第一氮化物基半导体层，其配置在所述第三氮化物基半导体层上；
第二氮化物基半导体层，其配置在所述第一氮化物基半导体层上；
连接器，其配置在所述第二氮化物基半导体层上；
连接线，其电连接到所述连接器；以及
电源线，其电连接到所述衬底，
其中所述第三氮化物基半导体层掺杂有p型掺杂物，且所述第一氮化物基半导体层和所述第三氮化物基半导体层形成一或多个寄生二极管，且所述电源线电连接到负电压，且所述连接线电连接到正电压。
22.根据权利要求21所述的氮化物基半导体电路，其特征在于，其中所述电源线通过所述第三氮化物基半导体层电连接到所述衬底。
23.根据权利要求21所述的氮化物基半导体电路，其特征在于，其进一步包含导电层，其中所述衬底配置在所述导电层与所述第三氮化物基半导体层之间，且所述电源线通过所述导电层电连接到所述衬底。
24.根据权利要求21所述的氮化物基半导体电路，其特征在于，其中所述电源线和所述连接线增加所述连接器与所述衬底之间的电势差。
25.根据权利要求21所述的氮化物基半导体电路，其特征在于，其进一步包含一或多个互连件，其中所述互连件经过所述第一氮化物基半导体层和所述第二氮化物基半导体层，且所述电源线电连接到所述互连件。
CN202180004467.1A 2021-08-19 2021-08-19 半导体器件和其制造方法 Active CN114175273B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/113411 WO2023019496A1 (en) 2021-08-19 2021-08-19 Semiconductor device and method for manufacturing thereof

Publications (2)

Publication Number Publication Date
CN114175273A CN114175273A (zh) 2022-03-11
CN114175273B true CN114175273B (zh) 2023-12-22

Family

ID=80489970

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180004467.1A Active CN114175273B (zh) 2021-08-19 2021-08-19 半导体器件和其制造方法

Country Status (3)

Country Link
US (1) US20240021715A1 (zh)
CN (1) CN114175273B (zh)
WO (1) WO2023019496A1 (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112771677A (zh) * 2020-12-18 2021-05-07 英诺赛科(苏州)科技有限公司 半导体器件以及制造半导体器件的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6275095B1 (en) * 1998-11-04 2001-08-14 Rohm Co., Ltd. Semiconductor amplifier circuit
US8536924B2 (en) * 2010-09-02 2013-09-17 Fairchild Semiconductor Corporation High-impedance network
JP7178950B2 (ja) * 2019-04-18 2022-11-28 三菱電機株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112771677A (zh) * 2020-12-18 2021-05-07 英诺赛科(苏州)科技有限公司 半导体器件以及制造半导体器件的方法
CN113130643A (zh) * 2020-12-18 2021-07-16 英诺赛科(苏州)科技有限公司 半导体器件以及制造半导体器件的方法
CN113130645A (zh) * 2020-12-18 2021-07-16 英诺赛科(苏州)科技有限公司 半导体器件以及制造半导体器件的方法

Also Published As

Publication number Publication date
US20240021715A1 (en) 2024-01-18
WO2023019496A1 (en) 2023-02-23
CN114175273A (zh) 2022-03-11

Similar Documents

Publication Publication Date Title
TWI478357B (zh) 半導體異質結構二極體以及包含其之組件
US20220376084A1 (en) Semiconductor device and method for manufacturing the same
US20240030335A1 (en) Semiconductor device and method for manufacturing the same
CN114402442B (zh) 氮化物基半导体装置及其制造方法
CN114175269B (zh) 氮化物基半导体装置以及其制造方法
US20240038852A1 (en) Semiconductor device and method for manufacturing the same
CN114556561B (zh) 基于氮化物的半导体ic芯片及其制造方法
US20240006498A1 (en) Field effect transistor device
US20240014305A1 (en) Nitride-based semiconductor device and method for manufacturing the same
US20240162298A1 (en) Nitride-based semiconductor device and method for manufacturing the same
CN113892188B (zh) 半导体器件及其制造方法
CN114175273B (zh) 半导体器件和其制造方法
US11888054B2 (en) Semiconductor device and method for manufacturing the same
CN115939204B (zh) 氮化物半导体器件及其制造方法
JP3128178U (ja) 化合物半導体素子
WO2023212856A1 (en) Semiconductor device and method for manufacturing thereof
US20240063218A1 (en) Nitride-based semiconductor device and method for manufacturing the same
CN115812253B (zh) 氮化物基半导体器件及其制造方法
CN115458597B (zh) 氮化物基半导体器件及其制造方法
CN115663025B (zh) 氮化物基半导体器件及其制造方法
CN115997287B (zh) 氮化物基半导体ic芯片及其制造方法
WO2024011609A1 (en) Semiconductor device and method for manufacturing thereof
US20240006523A1 (en) Field effect transistor device
WO2024040600A1 (en) Semiconductor device and method for manufacturing the same
WO2024011610A1 (en) Semiconductor device and method for manufacturing thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant