CN114167693A - 用于套刻精度测量的标记***及量测方法 - Google Patents

用于套刻精度测量的标记***及量测方法 Download PDF

Info

Publication number
CN114167693A
CN114167693A CN202010948689.6A CN202010948689A CN114167693A CN 114167693 A CN114167693 A CN 114167693A CN 202010948689 A CN202010948689 A CN 202010948689A CN 114167693 A CN114167693 A CN 114167693A
Authority
CN
China
Prior art keywords
overlay
overlay mark
pattern layer
mark
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010948689.6A
Other languages
English (en)
Inventor
梁时元
丁明正
贺晓彬
王桂磊
刘强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Zhenxin Beijing Semiconductor Co Ltd
Original Assignee
Institute of Microelectronics of CAS
Zhenxin Beijing Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS, Zhenxin Beijing Semiconductor Co Ltd filed Critical Institute of Microelectronics of CAS
Priority to CN202010948689.6A priority Critical patent/CN114167693A/zh
Publication of CN114167693A publication Critical patent/CN114167693A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7088—Alignment mark detection, e.g. TTR, TTL, off-axis detection, array detector, video detection
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Multimedia (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本申请公开了一种用于套刻精度测量的标记***及量测方法，***包括：第一图案层上的第一套刻标记和第二图案层上的第二套刻标记；其中，所述第二套刻标记为接触孔，所述第一套刻标记的垂直投影全部位于第二套刻标记内。通过将接触孔(即实际图案)作为图案层的套刻标记，透过接触孔标记可以看到另一图案层的套刻标记，便于量测设备测量本图案层与另一图案层之间的套刻精度，由于将实际图案作为套刻标记，可以节省单独套刻标记工艺，缩短工艺时间，同时也避免了制作套刻标记工艺带来的测量误差，从而使得测量值与实际产品的套刻精度一致，可以提升产品的良率。

Description

用于套刻精度测量的标记***及量测方法
技术领域
本申请涉及半导体制造技术领域，具体涉及一种用于套刻精度测量的标记***及量测方法。
背景技术
光刻(photolithography)是半导体制造工业中的关键工艺。光刻是通过对准、曝光和显影等步骤将掩模板(mask)上的图形转移到目标基板上的工艺过程。一个产品一般包括多层图案层，需要进行多层光刻工艺才能完成整个产品的制作过程。当层图案与前层图案的位置对准尤为重要。套刻精度(overlay，OVL)就是指不同层之间图案的位置对准偏差，套刻精度的大小反映不同层之间图案的位置对准偏差的大小。
在相关技术中，通过在划片槽(Scribe lane)上成形前层图案和当层图案的套刻标记(overlay mark)，并利用前层图案和当层图案的套刻标记来间接测量前层图案和当层图案的套刻精度，然而鉴于多种复杂原因，利用套刻标记测量的值与实际产品图案的套刻精度存在差异，导致产品不良比重增加。
发明内容
本申请的目的是针对上述现有技术的不足提出的一种用于套刻精度测量的标记***及量测方法，该目的是通过以下技术方案实现的。
本申请的第一方面提出了一种用于套刻精度测量的标记***，所述***包括：第一图案层上的第一套刻标记和第二图案层上的第二套刻标记；
其中，所述第二套刻标记为接触孔，所述第一套刻标记的垂直投影全部位于第二套刻标记内。
本申请的第二方面提出了一种套刻精度量测方法，所述方法包括：
在光刻版图中设置如上述第一方面所述的用于套刻精度测量的标记***，并通过光刻工艺将所述用于套刻精度测量的标记***中的第一套刻标记和第二套刻标记分别转移至晶圆上；
利用量测设备测量晶圆上第一图案层和第二图案层之间的套刻精度。
基于上述第一方面所述的用于套刻精度测量的标记***，具有如下有益效果：
通过将接触孔(即实际图案)作为图案层的套刻标记，透过接触孔标记可以看到另一图案层的套刻标记，便于量测设备测量本图案层与另一图案层之间的套刻精度，由于将实际图案作为套刻标记，可以节省单独套刻标记工艺，缩短工艺时间，同时也避免了制作套刻标记工艺带来的测量误差，从而使得测量值与实际产品的套刻精度一致，可以提升产品的良率。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1为本申请示出的一种相关技术中使用的套刻标记结构示意图；
图2为本申请根据一示例性实施例示出的一种用于套刻精度测量的标记***结构示意图；
图3为本申请根据图2所示实施例示出的一种套刻精度量测方法的实施例流程图；
图4为本申请示出的一种第一图案层与第二图案层之间的套刻测量示意图。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
参见图1所示，套刻标记1(图1中浅颜色的条型标记)为图案层1上成形的套刻标记，套刻标记2(图1中深颜色条型标记)为图案层2上成形的套刻标记，并且套刻标记1与套刻标记2的相对位置已知。
其中，套刻标记1和套刻标记2是在形成图案的掩模板上通过设置光栅(grating)的方式形成的标记，光栅包括不被曝光的条(bar)和被曝光的空隙(space)，条的宽度和空隙宽度均为1um左右。图1中的套刻标记可以通过光栅的方式做成10um～40um不同大小的标记。
由此，通过测量套刻标记1与套刻标记2之间的偏移即可获得图案层1与图案层2之间的套刻精度值。
但是，鉴于多种复杂原因，利用套刻标记测量的值与实际产品图案的套刻精度存在差异，导致产品不良比重增加。并且随着半导体制造工艺的复杂化，在两个图案层上制造许多套刻标记的工艺势必也会增加。
为解决上述技术问题，本申请提出一种用于套刻精度测量的标记***，参见图2所示，标记***包括：第一图案层上设有的第一套刻标记和第二图案层上设有的第二套刻标记。
其中，第二图案层上的第二套刻标记为接触孔，第一套刻标记和第二套刻标记均表征不同的图案层，且透过第二套刻标记可以看到第一套刻标记，为了便于套刻测量，第一套刻标记的垂直投影全部位于第二套刻标记内。
需要说明的是，第一套刻标记和第二套刻标记的相对位置已知。
在将第一套刻标记和第二套刻标记转移到硅片上后，如果测量出第一套刻标记和第二套刻标记之间的距离符合相对位置的条件，表示第一图案层和第二图案层不存在套刻偏移，而如果不符合相对位置的条件，由测量得到的第一套刻标记和第二套刻标记之间的距离可以获得具体的套刻偏移量。
需要进一步说明的是，本申请实施例中接触孔的形状除了为圆柱形(图2所示的形状)之外，也可以为方形或者其他封闭的规则形状。
基于上述图2所述的标记***结构，通过将接触孔(即实际图案)作为图案层的套刻标记，透过接触孔标记可以看到另一图案层的套刻标记，便于量测设备测量本图案层与另一图案层之间的套刻精度，由于将实际图案作为套刻标记，可以节省单独套刻标记工艺，缩短工艺时间，同时也避免了制作套刻标记工艺带来的测量误差，从而使得测量值与实际产品的套刻精度一致，可以提升产品的良率。
在一些实施例中，为了方便测量，第一套刻标记采用的是方型形态的标记，第三套刻标记采用的是孔型形态的接触孔，由于第一套刻标记和第二套刻标记的形态差异较大，易于区分，因此可以为套刻精度的测量提供便利条件。
其中，在制作第一套刻标记时，可以在形成图案的掩模上设置光栅的方式来制作，由于第一套刻标记为方型，光栅包括不被曝光的条(bar)和被曝光的空隙(space)，因此将不被曝光的方型条转移到图案层后便可形成第一套刻标记，形成工艺简单。
在一实施例中，在进行套刻测量前，需要提前设定好第一套刻标记和第二套刻标记之间的相对位置，为了方便后续套刻测量，该相对位置可以设定为将方型的第一套刻标记的垂直投影中心与孔型的第二套刻标记的中心重合。
也就是说，呈方型的第一套刻标记的中心与呈孔型的第二套刻标记的孔边界的任意点之间的距离均相等。
在一些实施例中，所制作的方型第一套刻标记的尺寸可以为50nm～100nm之间。
其中，通常光栅的条的尺寸在1um左右，在形成第一套刻标记时，可以采用双重图案技术实现比较小的尺寸标记。
进一步地，由于第一套刻标记的垂直投影全部位于第二套刻标记内，为了透过第二套刻标记能够看到第一套刻标记，所制作的第二套刻标记的孔型直径尺寸需要大于第一套刻标记的尺寸，因此第二套刻标记的孔型直径尺寸可以为200nm～300nm。
需要说明的是，上述所述的第一套刻标记的方型形状仅为一种示例，第一套刻标记还可以采用十字型形状或者其他形状。
基于上述描述的已知相对位置关系，在测量第一套刻标记与第二套刻标记之间的偏移量时，可以根据第一套刻标记在水平方向上距离第二套刻标记的孔边界的距离，获得沿水平方向上的偏移量，并根据第一套刻标记在垂直方向上距离第二套刻标记的孔边界的距离，获得沿垂直方向上的偏移量。
本领域技术人员可以理解的是，上述所述的第二套刻标记和第一套刻标记之间的已知相对位置关系只是一种示例，本申请还可以包括其他类型的相对位置关系，只要确保利用第一套刻标记和第二套刻标记能够测量出两个图案层之间的套刻偏移量即可。
在一些实施例中，第一套刻标记可以是位于划片槽(Scribe lane)上，由于第二套刻标记实际采用的是实际图案接触孔，因此第二套刻标记可以是位于芯片(chip)内。
下面以具体实施例详细阐述上述图2所示实施例示出的用于套刻精度测量的标记***的量测方案。
图3为本申请根据图2所示实施例示出的一种套刻精度量测方法的实施例流程图，如图3所示，该套刻精度量测方法包括如下步骤：
步骤301：在光刻版图中设置用于套刻精度测量的标记***，并通过光刻工艺将该用于套刻精度测量的标记***中的第一套刻标记和第二套刻标记分别转移至晶圆上。
在半导体器件制造的整个流程中，其中一部分是从版图到晶圆(wafer)制造中间的一个过程，即掩模板的制造。因此，在步骤301中，可以在光刻版图中设置用于套刻精度测量的标记***，然后根据版图制备一个包含第一图案层形成结构的第一掩模板和一个包含第二图案层形成结构的第二掩模板，并通过光刻工艺分别将第一掩模板和第二掩模板上的图案转移到晶圆上，同时也就将用于套刻精度测量的标记***中的第一套刻标记和第二套刻标记转移至晶圆上了。
步骤302：利用量测设备测量晶圆上第一图案层和第二图案层之间的套刻精度。
在一实施例中，针对第一图案层和第二图案层之间的水平方向套刻偏移，可以利用量测设备沿水平方向测量第一套刻标记与第二套刻标记之间的右距离和左距离，然后根据右距离和左距离确定第一图案层和第二图案层之间在水平方向上的水平偏移量。
其中，右距离指的是第一套刻标记与第二套刻标记的孔边界的右侧内边界之间的距离，左距离指的是第一套刻标记与第二套刻标记的孔边界的左侧内边界之间的距离。
针对第一图案层和第二图案层之间的垂直方向套刻偏移，可以利用量测设备沿垂直方向测量第一套刻标记与第二套刻标记之间的上距离和下距离，然后根据上距离和下距离确定第一图案层和第二图案层之间在垂直方向上的垂直偏移量。
其中，上距离指的是第一套刻标记与第二套刻标记的孔边界的上侧内边界之间的距离，下距离指的是第一套刻标记与第二套刻标记的孔边界的下侧内边界之间的距离。
在一些实施例中，上述所述的测量设备可以采用SEM(scanning electronmicroscopy，扫描电子显微镜)设备。
示例性的，利用SEM设备采集晶圆的套刻测量区域的图像，即图像中有第一套刻标记和第二套刻标记，采集图像示例图可以参见上述图2。
假设第一套刻标记和第二套刻标记的相对位置是第一套刻标记的垂直投影中心与第二套刻标记的中心重合，参见图4所示，为测量第一套刻标记与第二套刻标记之间水平偏移量和垂直偏移量的结构示意图，利用SEM设备采集的图像可以直接测量得到沿水平方向的右距离dx1和左距离dx2，以及沿垂直方向的上距离dy1和下距离dy2。
由此可得，第一套刻标记和第二套刻标记在水平方向上的偏移量OVLX公式为：
OVLX＝(dx1-dx2)/0.5；
第一套刻标记和第二套刻标记在垂直方向上的偏移量OVLY公式为：
OVLY＝(dy1-dy2)/0.5
其中，OVLX和OVLY即为第一图案层与第二图案层之间的套刻精度偏移量。
至此，完成上述图3所示的量测流程，通过图3所示的量测流程，由于将实际图案接触孔作为套刻标记，节省了单独套刻标记工艺，因此可以进一步缩短工艺时间，同时也避免了制作套刻标记工艺带来的测量误差，使得测量值与实际产品的套刻精度一致，提升产品的良率。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。

Claims (10)

1.一种用于套刻精度测量的标记***，其特征在于，所述***包括：第一图案层上的第一套刻标记和第二图案层上的第二套刻标记；
其中，所述第二套刻标记为接触孔，所述第一套刻标记的垂直投影全部位于第二套刻标记内。
2.根据权利要求1所述的***，其特征在于，所述第一套刻标记为方型形态的标记，所述第二套刻标记为孔型的接触孔。
3.根据权利要求2所述的***，其特征在于，所述方型的第一套刻标记的垂直投影中心与所述孔型的第二套刻标记的中心重合。
4.根据权利要求1所述的***，其特征在于，所述第一套刻标记的尺寸为50nm～100nm。
5.根据权利要求1所述的***，其特征在于，所述第二套刻标记的孔型直径尺寸为200nm～300nm。
6.根据权利要求1所述的***，其特征在于，所述第一套刻标记位于划片槽上；
所述第二套刻标记位于芯片内。
7.一种套刻精度量测方法，其特征在于，所述方法包括：
在光刻版图中设置如上述权利要求1～6任一项所述的用于套刻精度测量的标记***，并通过光刻工艺将所述用于套刻精度测量的标记***中的第一套刻标记和第二套刻标记分别转移至晶圆上；
利用量测设备测量晶圆上第一图案层和第二图案层之间的套刻精度。
8.根据权利要求7所述的方法，其特征在于，所述利用量测设备测量晶圆上第一图案层和第二图案层之间的套刻精度，包括：
利用所述量测设备沿水平方向测量所述第一套刻标记与所述第二套刻标记之间的右距离和左距离；
根据所述右距离和左距离确定所述第一图案层和所述第二图案层之间在水平方向上的水平偏移量；
将所述水平偏移量确定为所述第一图案层和所述第二图案层的套刻精度。
9.根据权利要求7所述的方法，其特征在于，所述利用量测设备测量晶圆上第一图案层和第二图案层之间的套刻精度，包括：
利用所述量测设备沿垂直方向测量所述第一套刻标记与所述第二套刻标记之间的上距离和下距离；
根据所述上距离和下距离确定所述第一图案层和所述第二图案层之间在垂直方向上的垂直偏移量；
将所述垂直偏移量确定为所述第一图案层和所述第二图案层的套刻精度。
10.根据权利要求7～9任一项所述的量测方法，其特征在于，所述测量设备为SEM扫描电子显微镜。
CN202010948689.6A 2020-09-10 2020-09-10 用于套刻精度测量的标记***及量测方法 Pending CN114167693A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010948689.6A CN114167693A (zh) 2020-09-10 2020-09-10 用于套刻精度测量的标记***及量测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010948689.6A CN114167693A (zh) 2020-09-10 2020-09-10 用于套刻精度测量的标记***及量测方法

Publications (1)

Publication Number Publication Date
CN114167693A true CN114167693A (zh) 2022-03-11

Family

ID=80475733

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010948689.6A Pending CN114167693A (zh) 2020-09-10 2020-09-10 用于套刻精度测量的标记***及量测方法

Country Status (1)

Country Link
CN (1) CN114167693A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5578423A (en) * 1993-10-15 1996-11-26 Hyundai Electronics Industries Co., Ltd. Method for the preparation of a pattern overlay accuracy-measuring mark
US6083807A (en) * 1999-03-29 2000-07-04 Nanya Technology Corporation Overlay measuring mark and its method
CN104765254A (zh) * 2015-04-29 2015-07-08 上海华虹宏力半导体制造有限公司 一种套刻对准标记
CN105511235A (zh) * 2016-02-15 2016-04-20 京东方科技集团股份有限公司 套刻键标、形成套刻键标的方法和测量套刻精度的方法
CN111128871A (zh) * 2019-12-27 2020-05-08 华虹半导体(无锡)有限公司 接触孔的刻蚀工艺方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5578423A (en) * 1993-10-15 1996-11-26 Hyundai Electronics Industries Co., Ltd. Method for the preparation of a pattern overlay accuracy-measuring mark
US6083807A (en) * 1999-03-29 2000-07-04 Nanya Technology Corporation Overlay measuring mark and its method
CN104765254A (zh) * 2015-04-29 2015-07-08 上海华虹宏力半导体制造有限公司 一种套刻对准标记
CN105511235A (zh) * 2016-02-15 2016-04-20 京东方科技集团股份有限公司 套刻键标、形成套刻键标的方法和测量套刻精度的方法
CN111128871A (zh) * 2019-12-27 2020-05-08 华虹半导体(无锡)有限公司 接触孔的刻蚀工艺方法

Similar Documents

Publication Publication Date Title
CN109828440B (zh) 基于衍射的套刻标识以及套刻误差测量方法
US4538105A (en) Overlay test wafer
CN113534626B (zh) 用于套刻精度测量的标记***及量测方法
US7190823B2 (en) Overlay vernier pattern for measuring multi-layer overlay alignment accuracy and method for measuring the same
US7933015B2 (en) Mark for alignment and overlay, mask having the same, and method of using the same
WO2017140034A1 (zh) 套刻键标、形成套刻键标的方法和测量套刻精度的方法
US20110012271A1 (en) Integrated alignment and overlay mark
JP2009510770A (ja) オーバーレイ精度とパターン配置誤差とを同時に測定する方法
JP3630269B2 (ja) 重ね合わせマ−クおよびこの重ね合わせマークを使用した半導体装置の製造方法
US6083807A (en) Overlay measuring mark and its method
CN111522209A (zh) 套刻对准标记、套刻误差测量方法
EP0997782A1 (en) Reticle having mark for detecting alignment and method for detected alignment
US20050110012A1 (en) Overlay mark for measuring and correcting alignment errors
CN101989047B (zh) 一种利用双重曝光方法来检测掩模板图形形貌的方法
JP3677426B2 (ja) 位置合わせ精度計測マーク
CN116203808B (zh) 套刻误差的量测方法及套刻标记
JP3511552B2 (ja) 重ね合わせ測定マークおよび測定方法
CN112563151A (zh) 套刻精度的量测方法
US8174673B2 (en) Method for wafer alignment
CN114167693A (zh) 用于套刻精度测量的标记***及量测方法
WO2023035658A1 (zh) 半导体结构及其制作方法、存储器
CN114200780B (zh) 一种套刻对准标记结构及相关方法和器件
CN114253092B (zh) 用于套刻精度测量的标记***及量测方法
US20030044057A1 (en) Method of checking overlap accuracy of patterns on four stacked semiconductor layers
CN115616861A (zh) 一种量测标记、量测版图及量测方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination