CN114156395A - 阵列基板及其制备方法、显示面板和背光模组 - Google Patents

阵列基板及其制备方法、显示面板和背光模组 Download PDF

Info

Publication number
CN114156395A
CN114156395A CN202010927603.1A CN202010927603A CN114156395A CN 114156395 A CN114156395 A CN 114156395A CN 202010927603 A CN202010927603 A CN 202010927603A CN 114156395 A CN114156395 A CN 114156395A
Authority
CN
China
Prior art keywords
layer
copper
substrate
base plate
nickel alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010927603.1A
Other languages
English (en)
Inventor
汪建国
刘松
齐琪
李永飞
曾亭
刘欢
卢鑫泓
董万如
桂和仁
杨健
***
江玉
徐鹏
储微微
高琪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010927603.1A priority Critical patent/CN114156395A/zh
Priority to PCT/CN2021/115688 priority patent/WO2022048538A1/zh
Priority to US17/790,308 priority patent/US20230043951A1/en
Publication of CN114156395A publication Critical patent/CN114156395A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

本公开提供了一种阵列基板及其制备方法、显示面板和背光模组，属于显示技术领域。该阵列基板的制备方法包括提供一衬底基板；在衬底基板的一侧形成金属布线层；在金属布线层远离衬底基板的一侧形成第一平坦化层；在第一平坦化层远离衬底基板的一侧形成电极层，电极层包括依次层叠于衬底基板一侧的铜电极层、第一缓冲金属层和第一铜镍合金层；第一缓冲金属层的材料为钼、钼铌合金、钼钨合金、钼镍钛合金、钼镁铝合金中的一种或者多种的混合；在电极层远离衬底基板的一侧形成第二平坦化层；设置功能器件层；功能器件层设于第二平坦化层远离衬底基板的一侧，且包括多个与电极层电连接的功能器件。该阵列基板的制备方法能够提高阵列基板的品质。

Description

阵列基板及其制备方法、显示面板和背光模组
技术领域
本公开涉及显示技术领域，尤其涉及一种阵列基板及其制备方法、显示面板和背光模组。
背景技术
微发光二极管(Micro-LED，Micro Light Emitting Diode)背板可以包括依次层叠于衬底基板的第一铜金属层、平坦化层、第二铜金属层、有机保护层和微发光二极管层。然而，在制备过程中，第二铜金属层容易氧化，导致微发光二极管背板的良率降低和品质下降。
所述背景技术部分公开的上述信息仅用于加强对本公开的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种阵列基板及其制备方法、显示面板和背光模组，提高阵列基板的品质。
为实现上述发明目的，本公开采用如下技术方案：
根据本公开的第一个方面，提供一种阵列基板的制备方法，包括：
提供一衬底基板；
在所述衬底基板的一侧形成金属布线层；
在所述金属布线层远离所述衬底基板的一侧形成第一平坦化层；
在所述第一平坦化层远离所述衬底基板的一侧形成电极层，所述电极层包括依次层叠于所述衬底基板一侧的铜电极层、第一缓冲金属层和第一铜镍合金层；所述第一缓冲金属层的材料为钼、钼铌合金、钼钨合金、钼镍钛合金、钼镁铝合金中的一种或者多种的混合；
在所述电极层远离所述衬底基板的一侧形成第二平坦化层；
设置功能器件层；所述功能器件层设于所述第二平坦化层远离所述衬底基板的一侧，且包括多个与所述电极层电连接的功能器件。
在本公开的一种示例性实施例中，在所述第一平坦化层远离所述衬底基板的一侧形成电极层包括：
在所述第一平坦化层远离所述衬底基板的一侧形成铜电极材料层；
对所述铜电极材料层进行图案化操作，形成所述铜电极层；
在所述铜电极层远离所述衬底基板的一侧依次形成第一缓冲金属材料层和第一铜镍合金材料层；
对所述第一缓冲金属材料层和所述第一铜镍合金材料层进行图案化操作，以形成所述第一缓冲金属层和所述第一铜镍合金层；其中，所述铜电极层在所述衬底基板上的正投影，位于所述第一缓冲金属层在所述衬底基板上的正投影内。
在本公开的一种示例性实施例中，对所述铜电极材料层进行图案化操作包括：
在所述铜电极材料层远离所述衬底基板的表面形成第一正性光刻胶层；采用掩膜板，在第一曝光强度下对所述第一正性光刻胶层进行曝光；所述第一正性光刻胶层进行显影；刻蚀所述铜电极材料层以形成所述铜电极层；去除所述第一正性光刻胶层；
对所述第一缓冲金属材料层和所述第一铜镍合金材料层进行图案化操作包括：
在所述第一铜镍合金材料层远离所述衬底基板的表面形成第二正性光刻胶层；采用所述掩膜板，在第二曝光强度下对所述第二正性光刻胶层进行曝光，其中，所述第二曝光强度小于所述第一曝光强度；所述第二正性光刻胶层进行显影；刻蚀所述第一缓冲金属材料层和所述第一铜镍合金材料层，以形成所述第一缓冲金属层和所述第一铜镍合金层；去除所述第二正性光刻胶层。
在本公开的一种示例性实施例中，在所述第一平坦化层远离所述衬底基板的一侧形成电极层包括：
在所述第一平坦化层远离所述衬底基板的一侧依次形成铜电极材料层、第一缓冲金属材料层和第一铜镍合金材料层；
对所述铜电极材料层、第一缓冲金属材料层和第一铜镍合金材料层进行构图工艺，以形成所述铜电极层、所述第一缓冲金属层和所述第一铜镍合金层。
在本公开的一种示例性实施例中，在所述第一平坦化层远离所述衬底基板的一侧形成电极层包括：
在所述第一平坦化层远离所述衬底基板的一侧形成电极层，所述电极层还包括位于所述铜电极层靠近所述衬底基板的表面的第二缓冲金属层。
根据本公开的第二个方面，提供一种阵列基板，包括：
衬底基板；
金属布线层，设于所述衬底基板的一侧；
第一平坦化层，设于所述金属布线层远离所述衬底基板的一侧；
电极层，设于所述第一平坦化层远离所述衬底基板的一侧；所述电极层包括依次层叠于所述衬底基板一侧的铜电极层、第一缓冲金属层和第一铜镍合金层；所述第一缓冲金属层的材料为钼、钼铌合金、钼钨合金、钼镍钛合金、钼镁铝合金中的一种或者多种的混合；
第二平坦化层，设于所述电极层远离所述衬底基板的一侧；
功能器件层，设于所述第二平坦化层远离所述衬底基板的一侧，且包括多个与所述电极层电连接的功能器件。
在本公开的一种示例性实施例中，所述电极层还包括位于所述铜电极层靠近所述衬底基板的表面的第二缓冲金属层。
在本公开的一种示例性实施例中，所述第一缓冲金属层和所述第一铜镍合金层覆盖所述铜电极层的侧面和所述铜电极层远离所述衬底基板的表面。
在本公开的一种示例性实施例中，所述第一铜镍合金层在所述铜电极层上的正投影，位于所述铜电极层内。
在本公开的一种示例性实施例中，所述第一缓冲金属层的厚度为100～500埃。
在本公开的一种示例性实施例中，所述第一铜镍合金层的厚度为200～1000埃。
根据本公开的第三个方面，提供一种显示面板，包括上述的阵列基板；所述阵列基板的功能器件为微发光二极管或者迷你发光二极管。
根据本公开的第四个方面，提供一种背光模组，包括上述的阵列基板；所述阵列基板的功能器件为微发光二极管或者迷你发光二极管。
在本公开的阵列基板及其制备方法、显示面板和背光模组中，由于铜电极层和第一铜镍合金层之间设置有第一缓冲金属层，因此可以使得第一铜镍合金层具有良好的形貌，避免第一铜镍合金层在刻蚀时出现屋顶结构，改善电极层的形貌并提高阵列基板的品质。其中，第一铜镍合金层的设置不仅可以保护铜电极层，而且可以提高功能器件的附着力。
附图说明
通过参照附图详细描述其示例实施方式，本公开的上述和其它特征及优点将变得更加明显。
图1是相关技术中一种金属层刻蚀后的电镜图，其中，金属层包括层叠的钼铌合金层、铜金属层和铜镍合金层，铜镍合金层中镍的质量含量为5％。
图2是相关技术中一种金属层刻蚀后的电镜图，其中，金属层包括层叠的钼铌合金层、铜金属层和铜镍合金层，铜镍合金层中镍的质量含量为20％。
图3是相关技术中一种金属层刻蚀后的电镜图，其中，金属层包括层叠的钼铌合金层、铜金属层和铜镍合金层，铜镍合金层中镍的质量含量为30％。
图4是相关技术中一种金属层刻蚀后的电镜图，其中，金属层包括层叠的铜镍合金层、铜金属层和铜镍合金层，铜镍合金层中镍的质量含量为20％。
图5是本公开一种实施方式的阵列基板的制备方法的流程示意图。
图6是本公开一种实施方式的形成金属布线层的结构示意图。
图7是本公开一种实施方式的形成第一平坦化层的结构示意图。
图8是本公开一种实施方式的形成铜电极材料层和第二缓冲金属材料层的结构示意图。
图9是本公开一种实施方式的形成铜电极层和第二缓冲金属层的结构示意图。
图10是本公开一种实施方式的形成第一缓冲金属材料层和第一铜镍合金材料层的结构示意图。
图11是本公开一种实施方式的形成第一缓冲金属层和第一铜镍合金层的结构示意图。
图12是本公开一种实施方式的阵列基板的结构示意图。
图13是本公开一种实施方式的形成第二缓冲金属材料层、铜电极材料层、第一缓冲金属材料层和第一铜镍合金材料层的结构示意图。
图14是本公开一种实施方式的形成第二缓冲金属层、铜电极层、第一缓冲金属层和第一铜镍合金层的结构示意图。
图15是本公开一种实施方式的阵列基板的结构示意图。
图16是本公开一种实施方式的第二缓冲金属层、铜电极层、第一缓冲金属层和第一铜镍合金层的电镜图。
图17是本公开一种实施方式的第一缓冲金属层和第一铜镍合金层的电镜图。
图中主要元件附图标记说明如下：
100、衬底基板；101、绝缘缓冲层；200、金属布线层；300、第一平坦化层；400、电极层；410、铜电极层；411、铜电极材料层；420、第一缓冲金属层；421、第一缓冲金属材料层；430、第一铜镍合金层；431、第一铜镍合金材料层；440、第二缓冲金属层；441、第二缓冲金属材料层；500、第二平坦化层；600、功能器件层；610、功能器件；700、焊锡层。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本公开将更加全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。
在图中，为了清晰，可能夸大了区域和层的厚度。在图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、组元、材料等。在其它情况下，不详细示出或描述公知结构、材料或者操作以避免模糊本公开的主要技术创意。
用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。用语“第一”和“第二”等仅作为标记使用，不是对其对象的数量限制。
本公开中，任意一个膜层可以包括侧面、靠近衬底基板的表面和远离衬底基板的表面，其中，靠近衬底基板的表面和远离衬底基板的表面通过膜层的侧面连接。在本公开中，任意一个膜层的厚度为，该膜层在垂直于衬底基板方向的尺寸。
发明人发现，通过在铜金属层上制备铜镍合金，可以防止铜金属层的氧化。然而，铜镍合金的刻蚀速率低于铜的刻蚀速度，且镍含量越高则刻蚀速度越慢。在刻蚀层叠的铜金属层和铜镍合金层时，铜镍合金层通常会残留有屋顶结构(Tip结构)；且镍的含量越高，该屋顶结构越大；铜镍合金层的厚度越大，则刻蚀速率越慢，屋顶结构越大。该屋顶结构在阵列基板的使用过程中，可能会发生坍塌等，进而导致阵列基板出现不良，严重影响阵列基板的产品化，降低了阵列基板的品质。示例性的，参见图1～图4，这些含有铜镍合金层的金属层在刻蚀后均形成有屋顶结构。
图1为一个由层叠的钼铌合金层(MoNb)、铜金属层(Cu)和铜镍合金层(CuNi)组成的金属层刻蚀后的电镜图。其中，铜镍合金层中镍的质量含量为5％。在图1中，可以看到铜镍合金层形成屋顶结构。图2为一个由层叠的钼铌合金层(MoNb)、铜金属层(Cu)和铜镍合金层(CuNi)组成的金属层刻蚀后的电镜图。其中，铜镍合金层中镍的质量含量为20％。在图2中，可以看到铜镍合金层形成严重的屋顶结构。图3为一个由层叠的钼铌合金层(MoNb)、铜金属层(Cu)和铜镍合金层(CuNi)组成的金属层刻蚀后的电镜图。其中，铜镍合金层中镍的质量含量为30％。在图3中，可以看到铜镍合金层形成更严重的屋顶结构，且屋顶结构已经出现了坍塌。图4为一个由层叠的铜镍合金层(CuNi)、铜金属层(Cu)和铜镍合金层(CuNi)组成的金属层刻蚀后的电镜图。其中，铜镍合金层中镍的质量含量为20％。在图4中，可以看到铜镍合金层形成严重的屋顶结构。
本公开提供一种阵列基板的制备方法，参见图5，该阵列基板的制备方法包括：
步骤S110，参见图6，提供一衬底基板100；
步骤S120，参见图6，在衬底基板100的一侧形成金属布线层200；
步骤S130，参见图7，在金属布线层200远离衬底基板100的一侧形成第一平坦化层300；
步骤S140，参见图11和图14，在第一平坦化层300远离衬底基板100的一侧形成电极层400，电极层400包括依次层叠于衬底基板100一侧的铜电极层410、第一缓冲金属层420和第一铜镍合金层430；第一缓冲金属层420的材料为钼、钼铌合金、钼钨合金、钼镍钛合金、钼镁铝合金中的一种或者多种的混合；
步骤S150，参见图12和图15，在电极层400远离衬底基板100的一侧形成第二平坦化层500；
步骤S160，参见图12和图15，设置功能器件层600；功能器件层600设于第二平坦化层500远离衬底基板100的一侧，且包括多个与电极层400电连接的功能器件610。
根据本公开的阵列基板的制备方法，参见图12和图15，所制备出的阵列基板包括依次层叠的衬底基板100、金属布线层200、第一平坦化层300、电极层400、第二平坦化层500和功能器件层600；其中，电极层400包括依次层叠于衬底基板100一侧的铜电极层410、第一缓冲金属层420和第一铜镍合金层430；第一缓冲金属层420的材料为钼、钼铌合金、钼钨合金、钼镍钛合金、钼镁铝合金中的一种或者多种的混合；功能器件层600包括多个与电极层400电连接的功能器件610。
在该阵列基板及其制备方法中，由于铜电极层410和第一铜镍合金层430之间设置有第一缓冲金属层420，因此可以使得第一铜镍合金层430具有良好的形貌，避免第一铜镍合金层430在刻蚀时出现屋顶结构，改善电极层400的形貌并提高阵列基板的品质。其中，第一铜镍合金层430的设置不仅可以保护铜电极层410，而且可以提高功能器件610的附着力。
下面，结合附图对本公开提供的阵列基板的制备方法的各个步骤的原理、细节和效果做进一步地解释和说明。
在步骤S110中，参见图6，可以提供一衬底基板100。衬底基板100可以为无机材料的衬底基板100，也可以为有机材料的衬底基板100。举例而言，在本公开的一种实施方式中，衬底基板100的材料可以为钠钙玻璃(soda-lime glass)、石英玻璃、蓝宝石玻璃等玻璃材料，或者可以为不锈钢、铝、镍等金属材料。在本公开的另一种实施方式中，衬底基板100的材料可以为聚甲基丙烯酸甲酯(Polymethyl methacrylate，PMMA)、聚乙烯醇(Polyvinylalcohol，PVA)、聚乙烯基苯酚(Polyvinyl phenol，PVP)、聚醚砜(Polyether sulfone，PES)、聚酰亚胺、聚酰胺、聚缩醛、聚碳酸酯(Poly carbonate，PC)、聚对苯二甲酸乙二酯(Polyethylene terephthalate，PET)、聚萘二甲酸乙二酯(Polyethylene naphthalate，PEN)或其组合。在本公开的另一种实施方式中，衬底基板100也可以为柔性衬底基板100，例如衬底基板100的材料可以为聚酰亚胺(polyimide，PI)。衬底基板100还可以为多层材料的复合，举例而言，在本公开的一种实施方式中，衬底基板100可以包括依次层叠设置的底膜层(Bottom Film)、压敏胶层、第一聚酰亚胺层和第二聚酰亚胺层。
可选地，参见图6，在形成金属布线层200之前，还可以在衬底基板100的一侧形成一绝缘缓冲层101，例如形成一层氮化硅层、氧化硅层或者氮氧化硅层；然后，在该绝缘缓冲层101远离衬底基板100的一侧形成金属布线层200。该绝缘缓冲层101可以改善形成金属布线层200时施加至衬底基板的应力，以及可以隔绝水汽。
在本公开的一种实施方式中，衬底基板100的材料为玻璃，以使得该衬底基板具有大的尺寸和低的成本，便于作为一种直下式背光模组的背光源而降低背光模组的成本。
在本公开的另一种实施方式中，衬底基板100的材料聚酰亚胺，以使得该阵列基板可以为柔性阵列基板，便于该阵列基板制备柔性或者可折叠的显示面板。
在步骤S120中，参见图6，可以在衬底基板100的一侧形成金属布线层200。金属布线层200可以包括金属引线，金属引线可以通过电极层400驱动各个功能器件610。可以通过沉积和图案化的方法形成金属布线层200，其中，沉积的方法包括但不限于溅射、电镀和化学镀，图案化的方法包括但不限于光刻、在图案化的种子层上生长出图案化的生长层、在图案限定层的限定下生长出图案化的金属图案等。
举例而言，在一些实施方式中，可以通过如下方法制备金属布线层200：在衬底基板100的一侧溅射形成金属布线材料层，然后通过光刻工艺对该金属布线材料层进行图案化操作，以形成金属布线层200。在该实施方式中，金属布线材料层可以包括一层金属材料，也可以包括多层层叠的金属材料。
优选地，金属布线材料层至少包括铜金属材料层，以使得金属引线具有低的电阻。铜金属材料层的厚度不大于1微米，以防止溅射形成铜金属材料层的过程中对衬底基板100产生过大的应力。该铜金属材料层经过图案化处理后，形成铜金属层。如此，在所制备的阵列基板中，金属布线层200至少包括铜金属层。
进一步优选地，金属布线材料层还可以包括位于铜金属材料层靠近衬底基板100的表面的第一粘附材料层，第一粘附材料层的材料可以为钼、钼铜合金、钼铌合金、钼铜铌合金或者其他金属或者金属合金。该第一粘附材料层经过图案化处理后，形成第一粘附层。该第一粘附层可以提高铜金属层与衬底基板100或者绝缘缓冲层101之间的粘附力，并保护金属铜免受侵蚀。如此，在所制备的阵列基板中，金属布线层200可以包括依次层叠于衬底基板100一侧的第一粘附层和第一铜金属层。
进一步优选地，金属布线材料层还可以包括位于铜金属材料层远离衬底基板100的表面的第二粘附材料层，第二粘附材料层的材料可以为钼、钼铜合金、钼铌合金、钼铜铌合金或者其他金属或者金属合金。该第二粘附材料层经过图案化处理后，形成第二粘附层。该第二粘附层可以提高铜金属层与电极层400粘附力，并保护金属铜免受侵蚀。如此，在所制备的阵列基板中，金属布线层200可以包括依次层叠于衬底基板100一侧的铜金属层和第二粘附层。
示例性地，金属布线层200包括依次层叠于衬底基板100一侧的钼铌合金层、铜金属层和钼铌合金层。
再举例而言，在另一些实施方式中，可以通过如下方法制备金属布线层200：
在衬底基板100的一侧形成第一金属布线材料层，第一金属布线材料层包括依次层叠的钼铌合金材料层、铜金属材料层和钼铌合金材料层。然后，采用一掩膜板对第一金属布线材料层进行图案化操作，以便将第一金属布线材料层图案化为第一金属布线层。其中，第一金属布线层包括层叠的钼铌合金层、铜金属层和钼铌合金层。
在第一金属布线层远离衬底基板100的一侧形成第二金属布线材料层，第二金属布线材料层包括依次层叠的钼铌合金材料层、铜金属材料层和钼铌合金材料层。然后，采用同一掩膜板对第二金属布线材料层进行图案化操作，以便将第二金属布线材料层图案化为第二金属布线层。其中，第二金属布线层包括层叠的钼铌合金层、铜金属层和钼铌合金层。
如此，金属布线层200包括层叠的第一金属布线层和第二金属布线层，且第一金属布线层和第一金属布线层的图案相同。整体上，金属布线层200包括依次层叠的钼铌合金层、铜金属层、钼铌合金层、钼铌合金层、铜金属层、钼铌合金层。这可以增大金属布线层200的厚度，降低金属布线层200的阻抗，满足阵列基板的电学要求。
再举例而言，在另一些实施方式中，可以通过如下方法制备金属布线层200：
步骤S210，在衬底基板100的一侧溅射形成种子金属材料层；
步骤S220，在种子金属材料层远离衬底基板100的表面形成一层图案限定层，图案限定层的材料为可去除的绝缘材料，且图案限定层形成有暴露种子金属材料层的多个图案化的开口；
步骤S230，采用电镀铜的方法在图案限定层的开口内形成铜生长材料层；
步骤S240，去除图案限定层；
步骤S250，采用刻蚀的方法，去除种子金属材料层未被铜生长材料层覆盖的部分，使得种子金属材料层被图案化为种子金属层；在刻蚀的过程中，无需对铜生长材料层进行保护，因此铜生长材料层的表面被部分刻蚀，生成铜生长层。
在步骤S210中，种子金属材料层可以包括铜金属材料层，铜金属材料层的厚度不大于1微米。优选地，铜金属材料层的厚度为2500～3500埃。示例性地，铜金属材料层的厚度为3000埃。该铜金属材料层经过图案化处理后，形成铜金属层。如此，在所制备的阵列基板中，种子金属层可以包括铜金属层。
可选的，种子金属材料层还可以包括位于铜金属材料层靠近衬底基板100的表面的第三粘附材料层，第三粘附材料层的材料可以为钼、钼铜合金、钼铌合金、钼铜铌合金或者其他金属或者金属合金。该第二粘附材料层经过图案化处理后，形成第三粘附层。如此，在所制备的阵列基板中，种子金属层可以包括依次层叠于衬底基板100一侧的第三粘附层和第二铜金属层。优选地，第三粘附层的材料为钼铌合金，厚度为250～350埃。示例性地，第三粘附层的厚度为300埃。
在步骤S220中，图案限定层的材料可以为有机绝缘材料，例如可以为光敏树脂；也可以为无机材料，例如可以为氧化硅等材料。优选地，图案限定层的材料为光刻胶。
在步骤S220和步骤S230中，图案限定层的厚度可以根据铜生长材料层的厚度确定，使得图案限定层的厚度大于铜生长材料层的厚度。铜生长材料层的厚度可以根据阵列基板对金属布线层200的电阻要求确定。金属布线层200要求电阻越低，则铜生长材料层的厚度可以越大。可选地，在步骤S250中，所形成的铜生长层的厚度为1.5～10微米。如此，金属布线层200可以仅仅设置一层金属引线，无需设置多层层叠的金属引线以降低阻抗，这可以减少阵列基板的制备工序和掩膜板数量，降低阵列基板的成本。可以通过电镀或者化学镀的方法形成铜生长层。
示例性地，在本公开的一种实施方式中，图案限定层的厚度为7.5微米，铜生长材料层的厚度为6.3微米。示例性地，在本公开的另一种实施方式中，图案限定层的厚度为3～4微米，铜生长材料层的厚度为2.1微米。
可选地，在该实施方式中，阵列基板的制备方法还可以包括：在形成平坦化层之前，在金属布线层200远离衬底基板100的表面形成钝化层，以保护金属布线层200。钝化层的材料可以为氧化硅、氮化硅、氮氧化硅等无机绝缘材料。如此，所制备的阵列基板中，在金属布线层200和第一平坦化层300之间设置有钝化层。
示例性地，钝化层的材料为氮化硅，钝化层的厚度为900～1100埃。
再举例而言，在另一些实施方式中，可以通过如下方法制备金属布线层200：
按照步骤S210～步骤S250所示的方法制备种子金属层、铜生长层，然后通过电镀或者化学镀的方法形成第二铜镍合金层。其中，第二铜镍合金层覆盖铜生长层远离衬底基板100的表面和侧面，还可以覆盖种子金属层的部分或者全部侧面。如此，第二铜镍合金层可以保护种子金属层和铜生长层，避免种子金属层和铜生长层在烘烤工艺中氧化。如此，所制备的金属布线层200包括依次层叠于衬底基板100的一侧的种子金属层、铜生长层和第二铜镍合金层，其中，第二铜镍合金层覆盖铜生长层远离衬底基板100的表面和侧面、种子金属层的部分或者全部侧面。
优选地，第二铜镍合金层中，镍的重量含量不小于30％。如此，可以保证第二铜镍合金层具有优异的抗氧化效果，并可以避免高镍含量的铜镍合金在刻蚀时所产生的各种问题。进一步地，镍的重量含量大于80％。
优选地，第二铜镍合金层的厚度为500～2000埃，以保证第二铜镍合金层具有优异的抗氧化效果，并可以避免高厚度的铜镍合金在刻蚀时所产生的各种问题。
优选地，可以先用钯盐的溶液处理种子金属层和铜生长层，形成一覆盖铜生长层远离衬底基板100的表面和侧面、种子金属层的至少部分侧面的钯活化层；然后，再用包含有铜盐、镍盐、还原剂、络合剂、pH调节剂的化学镀液处理钯活化层，在钯活化层远离衬底基板100的表面形成第二铜镍合金层。
在该实施方式中，在形成金属布线层200后，可以在步骤S130中形成第一平坦化层300，无需额外设置钝化层。如此，不仅可以提高对金属布线层200中的铜的抗氧化保护，而且可以减少钝化层的沉积、刻蚀等步骤，提高阵列基板的品质并降低阵列基板的成本。
在步骤S130中，参见图7，可以在金属布线层200远离衬底基板100的一侧形成第一平坦化层300。第一平坦化层300的材料可以为有机材料，例如可以为光敏树脂。
可选的，第一平坦化层300的厚度为3～7微米。优选地，第一平坦化层300的厚度为4.5～5.5微米。
第一平坦化层300上可以设置有过孔，以便电极层400与金属布线层200电连接。举例而言，第一平坦化层300可以设置有第一过孔和第二过孔，第一过孔和第二过孔均暴露至少部分金属布线层200。电极层400包括有连接电极和绑定焊盘，其中，至少部分连接电极通过第一过孔与金属布线层200电连接，绑定焊盘通过第二过孔与金属布线层200电连接。绑定焊盘用于与电路板(例如柔性电路板)或者驱动芯片电连接，连接电极用于与功能器件电连接。
在步骤S140中，可以在第一平坦化层300远离衬底基板100的一侧形成电极层400。其中，电极层400包括依次层叠于衬底基板100一侧的铜电极层410、第一缓冲金属层420和第一铜镍合金层430。其中，第一缓冲金属层420和第一铜镍合金层430作共同作为电极保护层，用户保护铜电极层410，避免铜电极层410的表面氧化，并提高电极层400与功能器件层600之间的粘附力，尤其是提高电极层400与焊锡层之间的粘附力，避免功能器件610剥落。第一缓冲金属层420还可以增加铜电极层410和第一铜镍合金层430之间的粘附力。
可选的，在形成电极层400时，可以先形成铜电极层410，然后再形成覆盖铜电极层410的第一缓冲金属层420和第一铜镍合金层430；也可以在同一刻蚀过程中形成依次层叠的铜电极层410、第一缓冲金属层420和第一铜镍合金层430。
在一些实施方式中，在第一平坦化层300远离衬底基板100的一侧形成电极层400包括如下步骤：
步骤S310，参见图8，在第一平坦化层300远离衬底基板100的一侧形成铜电极材料层411；
步骤S320，参见图9，对铜电极材料层411进行图案化操作，形成铜电极层410；
步骤S330，参见图10，在铜电极层410远离衬底基板100的一侧依次形成第一缓冲金属材料层421和第一铜镍合金材料层431；
步骤S340，参见图11，对第一缓冲金属材料层421和第一铜镍合金材料层431进行图案化操作，以形成第一缓冲金属层420和第一铜镍合金层430；其中，铜电极层410在衬底基板100上的正投影，位于第一缓冲金属层420在衬底基板100上的正投影内。
在步骤S310中，可以通过溅射的方法形成铜电极材料层411，该铜电极材料层411的厚度可以根据需求确定，例如可以为2500埃～5000埃。优选地，铜电极材料层411的厚度可以为3000埃。
在步骤S320中，可以通过光刻工艺对铜电极材料层411进行图案化操作，图案化的铜电极材料层411成为铜电极层410。
示例性地，在本公开的一种实施方式中，可以通过如下步骤对铜电极材料层411进行图案化操作：在铜电极材料层411远离衬底基板100的表面形成第一正性光刻胶层；采用掩膜板，在第一曝光强度下对第一正性光刻胶层进行曝光；第一正性光刻胶层进行显影；刻蚀铜电极材料层411以形成铜电极层410；去除第一正性光刻胶层。
可选地，在本公开的一种实施方式中，参见图8，在步骤S310中。在形成铜电极材料层411之前，还可以在第一平坦化层300远离衬底基板100的一侧形成第二缓冲金属材料层441，然后在第二缓冲金属材料层441远离衬底基板100的表面形成铜电极材料层411。其中，第二缓冲金属材料层441的材料为钼、钼铌合金、钼钨合金、钼镍钛合金、钼镁铝合金中的一种或者多种的混合。在步骤S320中，在对铜电极材料层411进行图案化操作时，第二缓冲金属材料层441也可以被同步地图案化，形成第二缓冲金属层440。在刻蚀过程中，尽管第二缓冲金属材料层441的材料本身刻蚀困难，但是由于其与铜电极材料层411接触且同步刻蚀，因此两者之间会产生电子化学效应，第二缓冲金属材料层441上的电子会向铜电极材料层411转移而增大第二缓冲金属材料层441的刻蚀速度。由此，第二缓冲金属材料层441和铜电极材料层411可以保持同步刻蚀，并使得第二缓冲金属层440远离衬底基板100的表面与铜电极层410靠近衬底基板100的表面基本重合。如此，本公开所制备的阵列基板中，电极层400可以包括依次层叠于第一平坦化层300远离衬底基板100的一侧的第二缓冲金属层440、铜电极层410、第一缓冲金属层420和第一铜镍合金层430。
在步骤S330中，参见图10，可以通过溅射的方法在铜电极层410远离衬底基板100的表面依次形成第一缓冲金属材料层421和第一铜镍合金材料层431。可选地，第一缓冲金属材料层421的厚度为100～500埃；优选地，第一缓冲金属材料层421的厚度为200～500埃。可选地，第一铜镍合金材料层431的厚度为200～1000埃；优选地，第一铜镍合金材料层431的厚度为500～1000埃。优选地，第一缓冲金属材料层421的材料为钼铌合金。如此，所形成的第一缓冲金属层420的材料为钼铌合金。
在步骤S340中，可以通过光刻工艺对第一缓冲金属材料层421和第一铜镍合金材料层431进行图案化操作，形成第一缓冲金属层420和第一铜镍合金层430。在刻蚀的过程中，第一缓冲金属材料层421和第一铜镍合金材料层431的刻蚀速率相近，因此第一铜镍合金材料层431不会形成屋顶结构。图17为刻蚀后形成的第一缓冲金属层420和第一铜镍合金层430的电镜图。根据图17可以看出，第一缓冲金属层420远离衬底基板100的表面与第一铜镍合金层430靠近衬底基板100的表面基本重合。其中，可以使得铜电极层410在衬底基板100上的正投影，位于第一缓冲金属层420在衬底基板100上的正投影内。如此，第一缓冲金属层420覆盖铜电极层410远离衬底基板100的表面和铜电极层410的侧面，第一铜镍合金层430也相应地覆盖铜电极层410远离衬底基板100的表面和铜电极层410的侧面；即铜电极层410在衬底基板100上的正投影，也位于第一铜镍合金层430在衬底基板100上的正投影内
如此，在该实施方式中，阵列基板的电极层400中，第一缓冲金属层420和第一铜镍合金层430覆盖铜电极层410的侧面和铜电极层410远离衬底基板100的表面。这使得第一铜镍合金层430可以有效地保护铜电极层410，避免铜电极层410被氧化。不仅如此，由于第一缓冲金属材料层421和第一铜镍合金材料层431的刻蚀速率相近，可以避免第一铜镍合金层430出现屋顶结构而降低阵列基板的品质。
示例性地，在步骤S340中，可以通过如下方法对第一缓冲金属材料层421和第一铜镍合金材料层431进行图案化操作：可以在第一铜镍合金材料层431远离衬底基板100的表面形成第二正性光刻胶层；采用掩膜板，在第二曝光强度下对第二正性光刻胶层进行曝光，其中，第二曝光强度小于第一曝光强度；第二正性光刻胶层进行显影；刻蚀第一缓冲金属材料层421和第一铜镍合金材料层431，以形成第一缓冲金属层420和第一铜镍合金层430；去除第二正性光刻胶层。其中，步骤S340和步骤S320可以采用同一掩膜板，以减少掩模板的数量并降低阵列基板的制备成本。
由于采用同一掩膜板，且在步骤S340中采用较弱的曝光强度，因此步骤S340中显影后的第二正性光刻胶层的图案大于步骤S320中显影后的第一正性光刻胶层的图案，且显影后的第一正性光刻胶层的图案完全位于显影后的第二正性光刻胶层的图案内。这可以保证第一缓冲金属层420能够包覆铜电极层410。
优选地，为了保证步骤S320和步骤S340能够共用同一掩膜板，可以使得铜金属层在衬底基板100上的正投影的边缘，与第一金属缓冲层在衬底基板100上的正投影的边缘之间的距离的最小值不小于1.5微米。换言之，参见图11，对于电极层400的任意一个子结构，例如任意一个焊盘、连接电极或者其他位于电极层400的子结构，该子结构中的第一缓冲金属层420部分的FICD(Final Insection Critical Dimension，最终关键尺寸)d1比该子结构的铜电极层410部分的FICD d2要大至少3微米。
在另外一些实施方式中，在第一平坦化层300远离衬底基板100的一侧形成电极层400包括如下步骤：
步骤S410，参见图13，在第一平坦化层300远离衬底基板100的一侧依次形成铜电极材料层411、第一缓冲金属材料层421和第一铜镍合金材料层431；
步骤S420，在第一铜镍合金材料层431远离衬底基板100的一侧形成光刻胶层；
步骤S430，对光刻胶层进行曝光和显影；
步骤S440，参见图14，刻蚀铜电极材料层411、第一缓冲金属材料层421和第一铜镍合金材料层431，以形成铜电极层410、第一缓冲金属层420和第一铜镍合金层430；
步骤S450，去除光刻胶层。
在步骤S410中，可以采用溅射的方法依次形成铜电极材料层411、第一缓冲金属材料层421和第一铜镍合金材料层431。可选地，第一缓冲金属材料层421的厚度为200～500埃。可选地，第一铜镍合金材料层431的厚度为500～1000埃。优选地，第一缓冲金属材料层421的材料为钼铌合金。如此，所形成的第一缓冲金属层420的材料为钼铌合金。
可选地，在本公开的一种实施方式中，在形成铜电极材料层411之前，还可以在第一平坦化层300远离衬底基板100的一侧形成第二缓冲金属材料层441；然后，在第二缓冲金属材料层441远离衬底基板100的一侧形成铜电极材料层411。如此，该第二缓冲金属材料层441可以在步骤S440中与铜电极材料层411同步刻蚀，被图案化为第二缓冲金属层440；则所制备的阵列基板中，电极层400可以包括依次层叠的第二缓冲金属层440、铜电极层410、第一缓冲金属层420和第一铜镍合金层430。其中，第二缓冲金属层440的材料为钼、钼铌合金、钼钨合金、钼镍钛合金、钼镁铝合金中的一种或者多种的混合。
在步骤S440中，可以同时对铜电极材料层411、第一缓冲金属材料层421和第一铜镍合金材料层431进行刻蚀，并进而形成没有屋顶结构的电极层400。在该步骤中，尽管第一缓冲金属材料层421和第一铜镍合金材料层431在没有铜金属材料层时的刻蚀速率小于铜金属材料层的刻蚀速率，但是，当第一缓冲金属材料层421夹设于铜金属材料层和第一铜镍合金材料层431之间时，铜金属材料层可以与第一缓冲金属材料层421和第一铜镍合金材料层431产生电子化学效应。在刻蚀时，第一缓冲金属材料层421上的电子可以转移至铜金属材料层，进而使得第一缓冲金属材料层421的刻蚀速率增加；第一铜镍合金材料层431上的电子可以转移至铜金属材料层，进而使得第一铜镍合金材料层431的刻蚀速率增加。最终，铜电极材料层411、第一缓冲金属材料层421和第一铜镍合金材料层431可以保持基本同步的刻蚀。这不仅克服了铜镍合金层与铜金属层同时刻蚀时容易产生屋顶结构的缺陷，而且克服了铜镍合金层刻蚀速率过慢的缺陷，最终可以改善电极层400的形貌和提高电极层400的制备速率，提高阵列基板的品质并降低阵列基板的成本。
图16为根据步骤S440的方法所制备的电极层400的电镜图。参见图16，铜电极层410远离衬底基板100的表面可以与第一缓冲金属层420靠近衬底基板100的表面基本重合；第一缓冲金属层420远离衬底基板100的表面可以与第一铜镍合金层430靠近衬底基板100的表面基本重合。当电极层400还包括第二缓冲金属层440时，该第二缓冲金属层440远离衬底基板100的表面可以与铜电极层410靠近衬底基板100的表面基本重合。在图16中可以看出，尽管铜电极材料层411、第一缓冲金属材料层421和第一铜镍合金材料层431进行同时刻蚀，但是并没有产生屋顶结构。
因此，在本公开提供的阵列基板的制备方法，可以采用铜刻蚀液同时刻蚀第一铜镍合金材料层431和铜电极材料层411，且所形成的结构无屋顶结构，因此可以无需开发新的刻蚀液，不仅降低了阵列基板的制备陈本，而且可以节省研发新的刻蚀液的时间，最终降低阵列基板的成本。不仅如此，该阵列基板还无需在柔性电路板绑定区设置ITO(氧化铟锌)层以改善与柔性电路板的粘附力并提高抗氧化效果，可以减少阵列基板的制备工序和制备成本。
在步骤S150中，参见图12和图15，可以在电极层400远离衬底基板100的一侧形成第二平坦化层500。第二平坦化层500可以形成有多个过孔以暴露部分电极层400，以便暴露的电极层400与功能器件610电连接。在一些实施方式中，暴露的电极层400与电路板或者驱动芯片电连接。举例而言，电极层包括连接电极和绑定焊盘；连接电极包括绑定区和连接区。第二平坦化层500可以具有第三过孔和第四过孔。其中，第三过孔可以暴露连接电极的绑定区，以便功能器件通过第三过孔与连接电极电连接；第四过孔可以暴露绑定焊盘，以便电路板或者驱动芯片通过第四过孔与绑定焊盘电连接。
由于电极层400设置有第一铜镍合金层430，因此无需担心铜电极层410会被氧化，所以无需在电极层400远离层基板的一侧设置钝化层，避免钝化层覆盖第一平坦化层300而导致第一平坦化层300鼓泡的问题。如此，不仅可以节省沉积钝化层、刻蚀钝化层等工序，提高阵列基板的生产节拍以提高产能和降低成本，而且可以提高阵列基板的品质。
可选地，在一些实施方式中，可以通过丝网印刷的方法形成第二平坦化层500。如此，可以减少掩膜板的数量并降低阵列基板的制备成本。
在步骤S160中，参见图12和图15，可以在保护层远离衬底基板100的一侧设置功能器件层600。功能器件层600可以包含有阵列分布的功能器件610，例如包括用于发光的发光器件、用于发出超声波的超声波发射器件、用于产生热量的加热器件或者其他电流驱动的功能器件610。
可选地，功能器件610可以为微发光二极管(Micro LED)或者迷你发光二极管(Mini LED)；可以通过巨量转移技术和绑定工艺，将功能器件610连接至电极层400。进一步地，功能器件610可以通过焊锡层700与电极层400电连接，焊锡层700可以包括锡和铟。示例性的，可以通过印刷锡焊、固晶、回流焊等工序，实现将功能器件610连接于电极层400。
需要说明的是，尽管在附图中以特定顺序描述了本公开中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等，均应视为本公开的一部分。
本公开还提供一种阵列基板，参见图12和图15，阵列基板包括：
衬底基板100；
金属布线层200，设于衬底基板100的一侧；
第一平坦化层300，设于金属布线层200远离衬底基板100的一侧；
电极层400，设于第一平坦化层300远离衬底基板100的一侧；电极层400包括依次层叠于衬底基板100一侧的铜电极层410、第一缓冲金属层420和第一铜镍合金层430；第一缓冲金属层420的材料为钼、钼铌合金、钼钨合金、钼镍钛合金、钼镁铝合金中的一种或者多种的混合；
第二平坦化层500，设于电极层400远离衬底基板100的一侧；
功能器件层600，设于第二平坦化层500远离衬底基板100的一侧，且包括多个与电极层400电连接的功能器件610。
本公开提供的阵列基板，能够采用本公开上述阵列基板的制备方法实施方式所描述的阵列基板的制备方法进行制备，因此具有相同或者类似的有益效果，本公开在此不再赘述。
在本公开的一种实施方式中，电极层400还包括位于铜电极层410靠近衬底基板100的表面的第二缓冲金属层440。
在本公开的一种实施方式中，第一缓冲金属层420和第一铜镍合金层430覆盖铜电极层410的侧面和铜电极层410远离衬底基板100的表面。
在本公开的一种实施方式中，第一铜镍合金层430在铜电极层410上的正投影，位于铜电极层410内。
在本公开的一种实施方式中，第一缓冲金属层420的厚度为100～500埃。优选地，第一缓冲金属层420的厚度为200～500埃。
在本公开的一种实施方式中，第一铜镍合金层430的厚度为200～1000埃。优选地，第一铜镍合金层430的厚度为500～1000埃。
在本公开的一种实施方式中，第一铜镍合金层430中，镍的重量含量大于20％。优选地，第一铜镍合金层430中，镍的重量含量为30％～80％。
本公开提供的阵列基板的其他细节和效果已经记载于上述阵列基板的制备方法实施方式中，或者根据上述阵列基板的制备方法实施方式的记载可以明确推导出来，本公开在此不再赘述。
本公开实施方式还提供一种显示面板，该显示面板包括上述阵列基板实施方式所描述的任意一种阵列基板；其中，阵列基板的功能器件610为微发光二极管或者迷你发光二极管。该显示面板可以为手机屏幕、电视机屏幕、智能手表屏幕、电子画屏、电子广告牌或者其他类型的显示面板。由于该显示面板具有上述阵列基板实施方式所描述的任意一种阵列基板，因此具有相同的有益效果，本公开在此不再赘述。优选的，该阵列基板上的功能器件610包括多种不同颜色的微发光二极管或者迷你发光二极管，例如包括红色微发光二极管或者迷你发光二极管、蓝色微发光二极管或者迷你发光二极管和蓝色微发光二极管或者迷你发光二极管。
本公开实施方式还提供一种背光模组，该背光模组包括上述阵列基板实施方式所描述的任意一种阵列基板；其中，阵列基板的功能器件610为微发光二极管或者迷你发光二极管。该背光模组可以为手机屏幕的背光模组、电视机屏幕的背光模组、电脑屏幕的背光模组或者其他类型的液晶显示面板的背光模组。由于该背光模组具有上述阵列基板实施方式所描述的任意一种阵列基板，因此具有相同的有益效果，本公开在此不再赘述。应可理解的是，本公开不将其应用限制到本说明书提出的部件的详细结构和布置方式。本公开能够具有其他实施方式，并且能够以多种方式实现并且执行。前述变形形式和修改形式落在本公开的范围内。应可理解的是，本说明书公开和限定的本公开延伸到文中和/或附图中提到或明显的两个或两个以上单独特征的所有可替代组合。所有这些不同的组合构成本公开的多个可替代方面。本说明书的实施方式说明了已知用于实现本公开的最佳方式，并且将使本领域技术人员能够利用本公开。

Claims (13)

1.一种阵列基板的制备方法，其特征在于，包括：
提供一衬底基板；
在所述衬底基板的一侧形成金属布线层；
在所述金属布线层远离所述衬底基板的一侧形成第一平坦化层；
在所述第一平坦化层远离所述衬底基板的一侧形成电极层，所述电极层包括依次层叠于所述衬底基板一侧的铜电极层、第一缓冲金属层和第一铜镍合金层；所述第一缓冲金属层的材料为钼、钼铌合金、钼钨合金、钼镍钛合金、钼镁铝合金中的一种或者多种的混合；
在所述电极层远离所述衬底基板的一侧形成第二平坦化层；
设置功能器件层；所述功能器件层设于所述第二平坦化层远离所述衬底基板的一侧，且包括多个与所述电极层电连接的功能器件。
2.根据权利要求1所述的阵列基板的制备方法，其特征在于，在所述第一平坦化层远离所述衬底基板的一侧形成电极层包括：
在所述第一平坦化层远离所述衬底基板的一侧形成铜电极材料层；
对所述铜电极材料层进行图案化操作，形成所述铜电极层；
在所述铜电极层远离所述衬底基板的一侧依次形成第一缓冲金属材料层和第一铜镍合金材料层；
对所述第一缓冲金属材料层和所述第一铜镍合金材料层进行图案化操作，以形成所述第一缓冲金属层和所述第一铜镍合金层；其中，所述铜电极层在所述衬底基板上的正投影，位于所述第一缓冲金属层在所述衬底基板上的正投影内。
3.根据权利要求2所述的阵列基板的制备方法，其特征在于，对所述铜电极材料层进行图案化操作包括：
在所述铜电极材料层远离所述衬底基板的表面形成第一正性光刻胶层；采用掩膜板，在第一曝光强度下对所述第一正性光刻胶层进行曝光；所述第一正性光刻胶层进行显影；刻蚀所述铜电极材料层以形成所述铜电极层；去除所述第一正性光刻胶层；
对所述第一缓冲金属材料层和所述第一铜镍合金材料层进行图案化操作包括：
在所述第一铜镍合金材料层远离所述衬底基板的表面形成第二正性光刻胶层；采用所述掩膜板，在第二曝光强度下对所述第二正性光刻胶层进行曝光，其中，所述第二曝光强度小于所述第一曝光强度；所述第二正性光刻胶层进行显影；刻蚀所述第一缓冲金属材料层和所述第一铜镍合金材料层，以形成所述第一缓冲金属层和所述第一铜镍合金层；去除所述第二正性光刻胶层。
4.根据权利要求1所述的阵列基板的制备方法，其特征在于，在所述第一平坦化层远离所述衬底基板的一侧形成电极层包括：
在所述第一平坦化层远离所述衬底基板的一侧依次形成铜电极材料层、第一缓冲金属材料层和第一铜镍合金材料层；对所述铜电极材料层、第一缓冲金属材料层和第一铜镍合金材料层进行构图工艺，以形成所述铜电极层、所述第一缓冲金属层和所述第一铜镍合金层。
5.根据权利要求1所述的阵列基板的制备方法，其特征在于，在所述第一平坦化层远离所述衬底基板的一侧形成电极层包括：
在所述第一平坦化层远离所述衬底基板的一侧形成电极层，所述电极层还包括位于所述铜电极层靠近所述衬底基板的表面的第二缓冲金属层。
6.一种阵列基板，其特征在于，包括：
衬底基板；
金属布线层，设于所述衬底基板的一侧；
第一平坦化层，设于所述金属布线层远离所述衬底基板的一侧；
电极层，设于所述第一平坦化层远离所述衬底基板的一侧；所述电极层包括依次层叠于所述衬底基板一侧的铜电极层、第一缓冲金属层和第一铜镍合金层；所述第一缓冲金属层的材料为钼、钼铌合金、钼钨合金、钼镍钛合金、钼镁铝合金中的一种或者多种的混合；
第二平坦化层，设于所述电极层远离所述衬底基板的一侧；
功能器件层，设于所述第二平坦化层远离所述衬底基板的一侧，且包括多个与所述电极层电连接的功能器件。
7.根据权利要求6所述的阵列基板，其特征在于，所述电极层还包括位于所述铜电极层靠近所述衬底基板的表面的第二缓冲金属层。
8.根据权利要求6所述的阵列基板，其特征在于，所述第一缓冲金属层和所述第一铜镍合金层覆盖所述铜电极层的侧面和所述铜电极层远离所述衬底基板的表面。
9.根据权利要求6所述的阵列基板，其特征在于，所述第一铜镍合金层在所述铜电极层上的正投影，位于所述铜电极层内。
10.根据权利要求6所述的阵列基板，其特征在于，所述第一缓冲金属层的厚度为100～500埃。
11.根据权利要求6所述的阵列基板，其特征在于，所述第一铜镍合金层的厚度为200～1000埃。
12.一种显示面板，其特征在于，包括权利要求6～11任意一项所述的阵列基板；所述阵列基板的功能器件为微发光二极管或者迷你发光二极管。
13.一种背光模组，其特征在于，包括权利要求6～11任意一项所述的阵列基板；所述阵列基板的功能器件为微发光二极管或者迷你发光二极管。
CN202010927603.1A 2020-09-07 2020-09-07 阵列基板及其制备方法、显示面板和背光模组 Pending CN114156395A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010927603.1A CN114156395A (zh) 2020-09-07 2020-09-07 阵列基板及其制备方法、显示面板和背光模组
PCT/CN2021/115688 WO2022048538A1 (zh) 2020-09-07 2021-08-31 阵列基板及其制备方法、显示面板和背光模组
US17/790,308 US20230043951A1 (en) 2020-09-07 2021-08-31 Array substrate and manufacturing method therefor, display panel, and backlight module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010927603.1A CN114156395A (zh) 2020-09-07 2020-09-07 阵列基板及其制备方法、显示面板和背光模组

Publications (1)

Publication Number Publication Date
CN114156395A true CN114156395A (zh) 2022-03-08

Family

ID=80460796

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010927603.1A Pending CN114156395A (zh) 2020-09-07 2020-09-07 阵列基板及其制备方法、显示面板和背光模组

Country Status (1)

Country Link
CN (1) CN114156395A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114815422A (zh) * 2022-04-29 2022-07-29 Tcl华星光电技术有限公司 显示面板及其金属层、制造方法
WO2024000470A1 (zh) * 2022-06-30 2024-01-04 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766423A (ja) * 1993-08-31 1995-03-10 Toshiba Corp 液晶表示装置用アレイ基板
US20180019263A1 (en) * 2015-06-05 2018-01-18 Boe Technology Group Co., Ltd. Array substrate, method for manufacturing the array substrate, and display device
CN109037282A (zh) * 2018-07-24 2018-12-18 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板、显示装置
US20190196285A1 (en) * 2017-12-26 2019-06-27 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Manufacturing method of array substrate and its upper electrode line pattern and liquid crystal display panel
CN110112141A (zh) * 2019-04-26 2019-08-09 深圳市华星光电技术有限公司 微发光二极管显示面板及制备方法
WO2019205333A1 (zh) * 2018-04-28 2019-10-31 武汉华星光电技术有限公司 阵列基板及其制作方法
CN110890323A (zh) * 2019-11-27 2020-03-17 京东方科技集团股份有限公司 源漏层引线结构及其制备方法、阵列基板和显示面板
CN110993670A (zh) * 2019-12-16 2020-04-10 武汉华星光电半导体显示技术有限公司 Oled显示面板

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766423A (ja) * 1993-08-31 1995-03-10 Toshiba Corp 液晶表示装置用アレイ基板
US20180019263A1 (en) * 2015-06-05 2018-01-18 Boe Technology Group Co., Ltd. Array substrate, method for manufacturing the array substrate, and display device
US20190196285A1 (en) * 2017-12-26 2019-06-27 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Manufacturing method of array substrate and its upper electrode line pattern and liquid crystal display panel
WO2019205333A1 (zh) * 2018-04-28 2019-10-31 武汉华星光电技术有限公司 阵列基板及其制作方法
CN109037282A (zh) * 2018-07-24 2018-12-18 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板、显示装置
CN110112141A (zh) * 2019-04-26 2019-08-09 深圳市华星光电技术有限公司 微发光二极管显示面板及制备方法
CN110890323A (zh) * 2019-11-27 2020-03-17 京东方科技集团股份有限公司 源漏层引线结构及其制备方法、阵列基板和显示面板
CN110993670A (zh) * 2019-12-16 2020-04-10 武汉华星光电半导体显示技术有限公司 Oled显示面板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114815422A (zh) * 2022-04-29 2022-07-29 Tcl华星光电技术有限公司 显示面板及其金属层、制造方法
CN114815422B (zh) * 2022-04-29 2024-04-19 Tcl华星光电技术有限公司 显示面板及其制造方法
WO2024000470A1 (zh) * 2022-06-30 2024-01-04 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Similar Documents

Publication Publication Date Title
CN109887948B (zh) 阵列基板及其制作方法、显示装置
US20200118989A1 (en) Light emitting device package structure and manufacturing method thereof
WO2022056842A1 (zh) 阵列基板及其制备方法、显示面板和背光模组
CN111312742B (zh) 背光模组及其制备方法、显示装置
WO2021218418A1 (zh) 驱动基板及其制备方法和显示装置
US10631406B2 (en) Substrate structure and method for manufacturing the same
CN110993775B (zh) 一种背板及其制作方法、背光模组、显示面板
CN114156395A (zh) 阵列基板及其制备方法、显示面板和背光模组
CN110519911B (zh) 一种覆晶薄膜及其制备方法、显示装置
US20220393087A1 (en) Led display substrate and method for manufacturing the same, display panel
WO2017156981A1 (en) Flexible circuit board, array substrate, fabricating method thereof, and display apparatus
CN212810308U (zh) 一种显示器件及显示装置
US20210036196A1 (en) Backplane, Preparation Method Thereof, Backlight Module and Display Device
US20230043951A1 (en) Array substrate and manufacturing method therefor, display panel, and backlight module
CN114156396B (zh) 显示背板、显示背板的制造方法和显示装置
CN111315131A (zh) 电路板及其制作方法
CN113488457A (zh) 发光基板及其制备方法
JP2004221404A (ja) 配線基板及びその製造方法、半導体装置及び電子モジュール並びに電子機器
CN112363350A (zh) 背板、背光模组及背板的制备方法
WO2023230977A9 (zh) 布线基板及其制造方法、发光基板及显示装置
CN114156394A (zh) 阵列基板及其制备方法、显示面板和背光模组
JP2001160661A (ja) ファインピッチ両面フィルム基板の製造方法と表示装置
WO2023246909A1 (zh) 布线基板及其制备方法、发光面板、显示装置
CN215268840U (zh) Cof驱动模块及cof显示模组
CN117317111A (zh) 一种布线基板及其制备方法、发光面板、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination