CN114156271A - 静态随机存取存储器 - Google Patents

静态随机存取存储器 Download PDF

Info

Publication number
CN114156271A
CN114156271A CN202111345761.7A CN202111345761A CN114156271A CN 114156271 A CN114156271 A CN 114156271A CN 202111345761 A CN202111345761 A CN 202111345761A CN 114156271 A CN114156271 A CN 114156271A
Authority
CN
China
Prior art keywords
contact plug
interlayer dielectric
dielectric layer
sram
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111345761.7A
Other languages
English (en)
Inventor
许智凯
林昭宏
洪裕祥
傅思逸
郑志祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN202111345761.7A priority Critical patent/CN114156271A/zh
Publication of CN114156271A publication Critical patent/CN114156271A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开一种静态随机存取存储器，包含多个静态随机存取存储器单元设于基底上，其中各静态随机存取存储器单元包含：栅极结构，包括U型功函数金属层、低阻抗金属层，以及硬掩模；第一层间介电层，环绕栅极结构；接触插塞，设于第一层间介电层中并且邻近栅极结构；第二层间介电层，设于第一层间介电层上；以及第二接触插塞，设于第二层间介电层中并直接接触第一接触插塞，其中第二接触插塞及第一接触插塞之间具有一错位。

Description

静态随机存取存储器
本申请是申请日为2015年04月30日、申请号为201510216456.6、发明名称为“静态随机存取存储器”的发明专利申请的分案申请。
技术领域
本发明涉及一种静态随机存取存储器(static random access memory,SRAM)，尤其是涉及一种具有两层层间介电层与设于两层层间介电层中接触插塞的SRAM。
背景技术
在一嵌入式静态随机存取存储器(embedded static random access memory,embedded SRAM)中，包含有逻辑电路(logic circuit)和与逻辑电路连接的静态随机存取存储器。静态随机存取存储器本身属于一种挥发性(volatile)的存储单元(memory cell)，亦即当供给静态随机存取存储器的电力消失之后，所存储的数据会同时抹除。静态随机存取存储器存储数据的方式是利用存储单元内晶体管的导电状态来达成，静态随机存取存储器的设计是采用互耦合晶体管为基础，没有电容器放电的问题，不需要不断充电以保持数据不流失，也就是不需作存储器更新的动作，这与同属挥发性存储器的动态随机存取存储器(Dynamic RandomAccess Memory,DRAM)利用电容器带电状态存储数据的方式并不相同。静态随机存取存储器的存取速度相当快，因此有在计算机***中当作快取存储器(cachememory)等的应用。
发明内容
本发明优选实施例公开一种静态随机存取存储器，包含多个静态随机存取存储器单元设于一基底上，其中各静态随机存取存储器单元包含：一栅极结构，设于基底上，其中该栅极结构包括一U型功函数金属层、一低阻抗金属层，位于该U型功函数金属层上，以及硬掩模，位于该低阻抗金属层上；一第一层间介电层，环绕栅极结构；一接触插塞，设于第一层间介电层中并且邻近该栅极结构；一第二层间介电层，设于第一层间介电层上；以及一第二接触插塞，设于第二层间介电层中并直接接触第一接触插塞，其中该第二接触插塞及该第一接触插塞之间具有一错位。
本发明另一实施例公开一种静态随机存取存储器，包含一第一静态随机存取存储器单元设于一基底上，其中该第一静态随机存取存储器单元包含：一栅极结构，设于基底上，其中该第一栅极结构包括一第一U型功函数金属层、一第一低阻抗金属层，位于该第一U型功函数金属层上，以及一第一硬掩模，位于该第一低阻抗金属层上；一第一层间介电层，环绕栅极结构；一接触插塞，设于第一层间介电层中并且邻近该第一栅极结构；一第二层间介电层，设于第一层间介电层上；以及一第二接触插塞，设于第二层间介电层中并直接接触第一接触插塞，其中第二接触插塞及第一接触插塞之间具有一错位。
附图说明
图1为本发明优选实施例的一静态随机存取存储器的布局图；
图2为图1中沿着切线AA’的剖面示意图；
图3为图1中沿着切线BB’的剖面示意图；
图4为本发明静态随机存取存储器中一组六晶体管静态随机存取存储器(6T-SRAM)存储单元的电路图；
图5为图1中沿着切线CC’的剖面示意图；
图6为图1中沿着切线DD’的剖面示意图；
图7为图1中沿着切线EE’的剖面示意图。
主要元件符号说明
10 6T-SRAM存储单元
12 上拉晶体管
14 上拉晶体管
16 下拉晶体管
18 下拉晶体管
20 存取晶体管
22 存取晶体管
24 存储节点
26 存储节点
28 串接电路
30 串接电路
32 电压源
34 电压源
36 字符线
38 位线
40 第一静态随机存取存储器单元
42 第二静态随机存取存储器单元
52 基底
54 鳍状结构
56 栅极结构
58 栅极结构
60 第一层间介电层
62 第一接触插塞
64 第二层间介电层
66 第二接触插塞
68 停止层
70 U型功函数金属层
72 低阻抗金属层
74 硬掩模
76 间隙壁
78 源极区域
80 外延层
82 接触洞蚀刻停止层
88 第三接触插塞
90 第四接触插塞
92 第五接触插塞
94 第六接触插塞
96 第七接触插塞
具体实施方式
请参照图1至图4，图1为本发明优选实施例的一静态随机存取存储器的布局图，图2为图1中沿着切线AA’的剖面示意图，图3为图1中沿着切线BB’的剖面示意图，图4为本发明静态随机存取存储器中一组六晶体管静态随机存取存储器(six-transistor SRAM,6T-SRAM)存储单元的电路图。
如图1与图4所示，本发明的静态随机存取存储器较佳包含至少两组静态随机存取存储器单元，例如第一静态随机存取存储器单元40与第二静态随机存取存储器单元42，其中第一静态随机存取存储器单元40与第二静态随机存取存储器单元42各包含一六晶体管静态随机存取存储器(six-transistor SRAM,6T-SRAM)10。在本实施例中，各6T-SRAM存储单元10较佳由上拉晶体管(Pull-Up transistor)12和14、下拉晶体管(Pull-Downtransistor)16和18以及存取晶体管(Access transistor)20和22构成正反器(flip-flop)，其中上拉晶体管12和14及下拉晶体管16和18构成栓锁电路(latch)，使数据可以栓锁在存储节点(Storage Node)24或26。另外，上拉晶体管12和14是作为主动负载之用，其也可以一般的电阻来取代作为上拉元件，在此情况下即为四晶体管静态随机存取存储器(four-transistor SRAM,4T-SRAM)。另外在本实施例中，各上拉晶体管12和14较佳共用一源极/漏极区域并电连接至一电压源32(例如Vcc)，各下拉晶体管16和18共用一源极/漏极区域并电连接至一电压源34(例如Vss)，且第一静态随机存取存储器单元40与第二静态随机存取存储器单元42呈上下对称布局设置，使第一静态随机存取存储器单元40中下拉晶体管16和18所共用的源极/漏极区域较佳电连接第二静态随机存取存储器单元42中上拉晶体管12和14所共用的源极/漏极区域并电连接至电压源34(例如Vss)。
一般而言，6T-SRAM存储单元10的上拉晶体管12、14是由P型金属氧化物半导体(P-type metal oxide semiconductor,PMOS)晶体管所组成，而下拉晶体管16、18和存取晶体管20、22则是由N型金属氧化物半导体(N-type metal oxide semiconductor,NMOS)晶体管所组成。其中，上拉晶体管12和下拉晶体管16一同构成一反向器(inverter)，且这两者所构成的串接电路28其两端点分别耦接于一电压源32与一电压源34；同样地，上拉晶体管14与下拉晶体管18构成另一反向器，而这两者所构成的串接电路30其两端点也分别耦接于电压源32与电压源34。
此外，在存储节点24处，分别电连接有下拉晶体管18和上拉晶体管14的栅极(gate)、及下拉晶体管16、上拉晶体管12和存取晶体管20的漏极(Drain)；同样地，在存储节点26上，也分别电连接有下拉晶体管16和上拉晶体管12的栅极、及下拉晶体管18、上拉晶体管14和存取晶体管22的漏极。至于存取晶体管20和22的栅极则耦接至字符线(Word Line)36，而存取晶体管20和22的源极(Source)则分别耦接至相对应的位线(Data Line)38。
在本实施例中，第一静态随机存取存储器单元40与第二静态随机存取存储器单元42均设于一基底52上，例如一硅基底或硅覆绝缘(SOI)基板，基底52上设有多个鳍状结构54，且各鳍状结构54周围设有浅沟隔离(图未示)。
如图2所示，第一静态随机存取存储器单元40中的上拉晶体管12和14包含栅极结构56和58设于基底52上、一第一层间介电层60环绕栅极结构56和58、一第一接触插塞62设于第一层间介电层60中、一第二层间介电层64设于第一层间介电层62上、一第二接触插塞66设于第二层间介电层64中并电连接第一接触插塞62以及一停止层68设于第一层间介电层60与第二层间介电层64之间。其中栅极结构56和58各为一包含高介电常数介电层(图未示)、U型功函数金属层70、低阻抗金属层72及硬掩模74的金属栅极，且栅极结构56和58两侧包含间隙壁76、源极区域78、外延层80以及接触洞蚀刻停止层82等元件。
更具体而言，在本实施例中，上拉晶体管12和14是共用同一源极区域78，并通过第二接触插塞66与第一接触插塞62来电连接电压源32(例如Vcc)，而且第二接触插塞66与第一接触插塞62之间具有一错位，或从图2与图3的剖面图来看，第二接触插塞66的一边缘与第一接触插塞62的上表面一同构成一阶梯部。若从图1的上视图来看，第一接触插塞62较佳重叠鳍状结构54的至少两个边缘，第二接触插塞66则仅部分重叠鳍状结构54，例如仅重叠鳍状结构54的单一边缘并同时向上延伸。若从图3的剖面图来看，第一接触插塞62较佳重叠或接触鳍状结构54至少三边缘，包括鳍状结构54顶部与两个侧壁，第二接触插塞66则重叠鳍状结构54一边缘，包括鳍状结构54的一侧壁。
请继续参照图5及图6，图5为图1中沿着切线CC’的剖面示意图，图6为图1中沿着切线DD’的剖面示意图。如同前述第一静态随机存取存储器单元40中上拉晶体管12和14的结构，第二静态随机存取存储器单元42的上拉晶体管12和14包含栅极结构56和58设于基底52上、一第一层间介电层60环绕栅极结构56和58、一第三接触插塞88设于第一层间介电层60中、一第二层间介电层64设于第一层间介电层60上、一第四接触插塞90设于第二层间介电层64中并电连接第三接触插塞88以及一停止层68设于第一层间介电层60及第二层间介电层64之间。
其中栅极结构56和58可为一包含高介电常数介电层、U型功函数金属层70、低阻抗金属层72及硬掩模74的金属栅极，且栅极结构56和58两侧包含间隙壁76、源极区域78、外延层80以及接触洞蚀刻停止层82等元件。需注意的是，环绕第二静态随机存取存储器单元42中上拉晶体管12和14的栅极结构56和58的第一层间介电层60与第二层间介电层64即为环绕第一静态随机存取存储器单元40中上拉晶体管12和14的栅极结构56和58的第一层间介电层60与第二层间介电层64。
另外，如同第一静态随机存取存储器单元40中上拉晶体管12和14的配置，上拉晶体管12和14也是共用同一源极区域78，并通过第四接触插塞90与第三接触插塞88来电连接电压源32(例如Vcc)，而且第二静态随机存取存储器单元42中上拉晶体管12和14的第四接触插塞90与第三接触插塞88之间也具有一错位，或从图5与图6的剖面图来看，第四接触插塞90的一边缘与第三接触插塞88的上表面一同构成一阶梯部。若从图1的上视图来看，第三接触插塞88较佳重叠鳍状结构54的至少二边缘，第四接触插塞90则仅部分重叠鳍状结构54，例如仅重叠鳍状结构54的单一边缘并同时向下延伸。若从图6的剖面图来看，第三接触插塞88较佳重叠或接触鳍状结构54至少三边缘，包括鳍状结构54顶部与两个侧壁，第四接触插塞90则重叠鳍状结构54一边缘，包括鳍状结构54的一侧壁。
再者，请继续参照图7，图7为图1中沿着切线EE’的剖面示意图。如图1及图7所示，第一静态随机存取存储器单元40中下拉晶体管16和18所共用的源极/漏极区域较佳电连接第二静态随机存取存储器单元42中下拉晶体管16和18所共用的源极/漏极区域，并通过第五接触插塞92、第六接触插塞94及第七接触插塞96来电连接至电压源34(例如Vss)。其中第七接触插塞96完全覆盖第五接触插塞92与第六接触插塞94，不具有错位。若从图1的上视图来看，第五接触插塞92与第六接触插塞94较佳重叠鳍状结构54的至少两个边缘，第七接触插塞96则较佳重叠鳍状结构54至少四边缘。若从图7的剖面图来看，第五接触插塞92与第六接触插塞94分别重叠鳍状结构54至少三边缘，包括鳍状结构54顶部与两个侧壁，第七接触插塞96则较佳重叠鳍状结构54至少四边缘，包括鳍状结构54四个侧壁。
综上所述，本发明的静态随机存取存储器主要通过延展第一层间介电层中第一接触插塞的长度与面积来同时延展设于第一层间介电层上，或设于第二层间介电层中第二接触插塞的长度与面积，并同时使第一接触插塞与第二接触插塞呈现一错位。依据本发明的优选实施例，第一接触插塞的上表面与第二接触插塞的至少一边缘经由上述错位可呈现一阶梯部，且从上视图来看所延展的第二接触插塞较佳仅重叠部分鳍状结构。通过第二接触插塞的位移，本发明可藉此扩展静态随机存取存储器中上拉晶体管的源极/漏极区域与下拉晶体管的源极/漏极区域之间的距离，或电连接上拉晶体管的Vcc电压源与电连接下拉晶体管的Vss电压源的距离。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (20)

1.一种静态随机存取存储器，包含：
多个静态随机存取存储器单元，设于基底上，其中各该静态随机存取存储器单元包含：
栅极结构，设于该基底上，其中该栅极结构包括：
U型功函数金属层；
低阻抗金属层，位于该U型功函数金属层上；以及
硬掩模，位于该低阻抗金属层上；
第一层间介电层，环绕该栅极结构；
第一接触插塞，设于该第一层间介电层中并且邻近该栅极结构；
第二层间介电层，设于该第一层间介电层上；以及
第二接触插塞，设于该第二层间介电层中并直接接触该第一接触插塞，其中该第二接触插塞及该第一接触插塞之间具有错位。
2.如权利要求1所述的静态随机存取存储器，其中各该静态随机存取存储器单元包含两个上拉晶体管、两个下拉晶体管以及两个存取晶体管。
3.如权利要求1所述的静态随机存取存储器，另包含停止层，设于该第一层间介电层及该第二层间介电层之间。
4.如权利要求1所述的静态随机存取存储器，其中该栅极结构的该硬掩模、该第一层间介电层以及该第一接触插塞的顶面互相齐平。
5.一种静态随机存取存储器，包含：
第一静态随机存取存储器单元，设于基底上，包含：
第一栅极结构，设于该基底上，其中该第一栅极结构包括：
第一U型功函数金属层；
第一低阻抗金属层，位于该第一U型功函数金属层上；以及
第一硬掩模，位于该第一低阻抗金属层上；
第一层间介电层，环绕该第一栅极结构；
第一接触插塞，设于该第一层间介电层中并且邻近该第一栅极结构；
第二层间介电层，设于该第一层间介电层上；以及
第二接触插塞，设于该第二层间介电层中并直接接触该第一接触插塞，其中该第二接触插塞及该第一接触插塞之间具有错位。
6.如权利要求5所述的静态随机存取存储器，其中该第二接触插塞的边缘及该第一接触插塞的上表面包含阶梯部。
7.如权利要求5所述的静态随机存取存储器，另包含至少一鳍状结构设于该基底上。
8.如权利要求7所述的静态随机存取存储器，其中该第一接触插塞重叠该鳍状结构的至少两个边缘且该第二接触插塞仅部分重叠该鳍状结构。
9.如权利要求5所述的静态随机存取存储器，另包含停止层设于该第一层间介电层及该第二层间介电层之间。
10.如权利要求5所述的静态随机存取存储器，其中该第一栅极结构的该第一硬掩模、该第一层间介电层以及该第一接触插塞的顶面互相齐平。
11.如权利要求5所述的静态随机存取存储器，其中该第一静态随机存取存储器单元包含两个上拉晶体管、两个下拉晶体管以及两个存取晶体管，且该两个上拉晶体管的其中一者包含：
该第一栅极结构，设于该基底上；
该第一层间介电层，环绕该第一栅极结构；
该第一接触插塞，设于该第一层间介电层中并且邻近该第一栅极结构；
该第二层间介电层，设于该第一层间介电层上；以及
该第二接触插塞，设于该第二层间介电层中并直接接触该第一接触插塞，其中该第二接触插塞及该第一接触插塞之间具有错位。
12.如权利要求5所述的静态随机存取存储器，其中该第一静态随机存取存储器单元包含两个上拉晶体管、两个下拉晶体管以及两个存取晶体管，且各该两个上拉晶体管包含：
该第一栅极结构，设于该基底上；
该第一层间介电层，环绕该第一栅极结构；
该第一接触插塞，设于该第一层间介电层中并且邻近该第一栅极结构；
该第二层间介电层，设于该第一层间介电层上；以及
该第二接触插塞，设于该第二层间介电层中并直接接触该第一接触插塞，其中该第二接触插塞及该第一接触插塞之间具有错位。
13.如权利要求5所述的静态随机存取存储器，另包含第二静态随机存取存储器单元电连接该第一静态随机存取存储器单元，该第二静态随机存取存储器单元包含：
第二栅极结构，设于该基底上，该第二栅极结构包括：
第二U型功函数金属层；
第二低阻抗金属层，位于该第二U型功函数金属层上；以及
第二硬掩模，位于该第二低阻抗金属层上；
该第一层间介电层，环绕该第二栅极结构；
第三接触插塞，设于该第一层间介电层中并且邻近该第二栅极结构；
该第二层间介电层，设于该第一层间介电层上；以及
第四接触插塞，设于该第二层间介电层中并直接接触该第三接触插塞，其中该第四接触插塞及该第三接触插塞之间具有错位。
14.如权利要求13所述的静态随机存取存储器，其中该第四接触插塞的边缘及该第三接触插塞的上表面包含阶梯部。
15.如权利要求13所述的静态随机存取存储器，另包含至少一鳍状结构设于该基底上。
16.如权利要求15所述的静态随机存取存储器，其中该第三接触插塞重叠该鳍状结构的至少两个边缘且该第四接触插塞仅部分重叠该鳍状结构。
17.如权利要求13所述的静态随机存取存储器，另包含停止层，设于该第一层间介电层及该第二层间介电层之间。
18.如权利要求13所述的静态随机存取存储器，其中该栅极结构的该硬掩模、该第一层间介电层以及该第一接触插塞的顶面互相齐平。
19.如权利要求13所述的静态随机存取存储器，其中该第二静态随机存取存储器单元包含两个上拉晶体管、两个下拉晶体管以及两个存取晶体管，且该两个上拉晶体管的其中一者包含：
该第二栅极结构，设于该基底上；
该第一层间介电层，环绕该第二栅极结构；
该第三接触插塞，设于该第一层间介电层中并且邻近该第二栅极结构；
该第二层间介电层，设于该第一层间介电层上；以及
该第四接触插塞，设于该第二层间介电层中并直接接触该第三接触插塞，其中该第四接触插塞及该第三接触插塞之间具有一错位。
20.如权利要求13所述的静态随机存取存储器，其中该第二静态随机存取存储器单元包含两个上拉晶体管、两个下拉晶体管以及两个存取晶体管，且各该两个上拉晶体管包含：
该第二栅极结构，设于该基底上；
该第一层间介电层，环绕该第二栅极结构；
该第三接触插塞，设于该第一层间介电层中并且邻近该第二栅极结构；
该第二层间介电层，设于该第一层间介电层上；以及
该第四接触插塞，设于该第二层间介电层中并直接接触该第三接触插塞，其中该第四接触插塞及该第三接触插塞之间具有错位。
CN202111345761.7A 2015-04-30 2015-04-30 静态随机存取存储器 Pending CN114156271A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111345761.7A CN114156271A (zh) 2015-04-30 2015-04-30 静态随机存取存储器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202111345761.7A CN114156271A (zh) 2015-04-30 2015-04-30 静态随机存取存储器
CN201510216456.6A CN106206586B (zh) 2015-04-30 2015-04-30 静态随机存取存储器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201510216456.6A Division CN106206586B (zh) 2015-04-30 2015-04-30 静态随机存取存储器

Publications (1)

Publication Number Publication Date
CN114156271A true CN114156271A (zh) 2022-03-08

Family

ID=57205662

Family Applications (3)

Application Number Title Priority Date Filing Date
CN202111345761.7A Pending CN114156271A (zh) 2015-04-30 2015-04-30 静态随机存取存储器
CN202010257919.4A Active CN111599812B (zh) 2015-04-30 2015-04-30 静态随机存取存储器
CN201510216456.6A Active CN106206586B (zh) 2015-04-30 2015-04-30 静态随机存取存储器

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN202010257919.4A Active CN111599812B (zh) 2015-04-30 2015-04-30 静态随机存取存储器
CN201510216456.6A Active CN106206586B (zh) 2015-04-30 2015-04-30 静态随机存取存储器

Country Status (2)

Country Link
US (1) US9589966B2 (zh)
CN (3) CN114156271A (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10008504B1 (en) * 2016-12-27 2018-06-26 Micron Technology, Inc. Memory arrays
CN108735746B (zh) * 2017-04-13 2021-04-06 中芯国际集成电路制造(北京)有限公司 一种半导体器件及其制造方法和电子装置
CN109285837B (zh) * 2017-07-21 2020-12-18 中芯国际集成电路制造(上海)有限公司 一种半导体器件的布局结构
US10658241B2 (en) 2017-12-12 2020-05-19 United Microelectronics Corp. Method of fabricating integrated circuit
CN113707661B (zh) * 2020-05-22 2023-12-05 联华电子股份有限公司 静态随机存取存储器
US11784125B2 (en) 2021-07-14 2023-10-10 International Business Machines Corporation Wrap around cross-couple contact structure with enhanced gate contact size

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11111860A (ja) * 1997-10-06 1999-04-23 Mitsubishi Electric Corp 半導体装置
KR100270210B1 (ko) * 1998-04-25 2000-10-16 윤종용 디램 셀 커패시터 및 그의 제조 방법
JP2001127174A (ja) * 1999-10-25 2001-05-11 Mitsubishi Electric Corp 半導体装置
US6624526B2 (en) * 2001-06-01 2003-09-23 International Business Machines Corporation Compact SRAM cell incorporating refractory metal-silicon-nitrogen resistive elements and method for fabricating
JP2003078037A (ja) * 2001-09-04 2003-03-14 Nec Corp 半導体メモリ装置
CN100547768C (zh) * 2006-12-19 2009-10-07 力晶半导体股份有限公司 非易失性存储器的制作方法
JP2008218625A (ja) * 2007-03-02 2008-09-18 Renesas Technology Corp 半導体装置およびその製造方法
US8143121B2 (en) * 2009-10-01 2012-03-27 Nanya Technology Corp. DRAM cell with double-gate fin-FET, DRAM cell array and fabrication method thereof
US9036404B2 (en) 2012-03-30 2015-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for SRAM cell structure
JP6025190B2 (ja) * 2012-06-12 2016-11-16 シナプティクス・ジャパン合同会社 Ｓｒａｍ
US9196352B2 (en) 2013-02-25 2015-11-24 United Microelectronics Corp. Static random access memory unit cell structure and static random access memory unit cell layout structure
CN106298782B (zh) * 2015-06-09 2020-05-22 联华电子股份有限公司 静态随机存取存储器

Also Published As

Publication number Publication date
CN106206586A (zh) 2016-12-07
CN111599812A (zh) 2020-08-28
CN111599812B (zh) 2023-07-04
US20160322366A1 (en) 2016-11-03
US9589966B2 (en) 2017-03-07
CN106206586B (zh) 2021-12-03

Similar Documents

Publication Publication Date Title
US10483268B2 (en) Semiconductor device including memory cell array with transistors disposed in different active regions
US10147729B2 (en) Structures, devices and methods for memory devices
CN106206586B (zh) 静态随机存取存储器
CN106298782B (zh) 静态随机存取存储器
US10607981B2 (en) Layout pattern for static random access memory
CN103854696A (zh) 含FinFET的SRAM单元
US10523206B2 (en) CMOS inverters with asymmetric contact distances and methods of making such inverters
US11075203B2 (en) Semiconductor structure
US10418368B1 (en) Buried local interconnect in source/drain region
US20220093613A1 (en) Semiconductor storage device
US20240153549A1 (en) 2-port sram comprising a cfet
US10381354B2 (en) Contact structures and methods of making the contact structures
US10439064B1 (en) Dual port vertical transistor memory cell
US10541244B1 (en) Layout pattern for static random access memory
US10236296B1 (en) Cross-coupled contact structure on IC products and methods of making such contact structures
CN113707661B (zh) 静态随机存取存储器
US7588991B2 (en) Method for fabricating embedded static random access memory
KR20050024099A (ko) 에스램 소자의 제조방법 및 그에 의해 제조된 에스램 소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination