CN114156268A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN114156268A
CN114156268A CN202110571210.6A CN202110571210A CN114156268A CN 114156268 A CN114156268 A CN 114156268A CN 202110571210 A CN202110571210 A CN 202110571210A CN 114156268 A CN114156268 A CN 114156268A
Authority
CN
China
Prior art keywords
gate structure
spacer
sidewall
substrate
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110571210.6A
Other languages
English (en)
Inventor
林东均
金永信
朴基振
宋昊柱
杨同官
尹详皓
李奎贤
李知垠
韩昇煜
洪润基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN114156268A publication Critical patent/CN114156268A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28141—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects insulating part of the electrode is defined by a sidewall spacer, e.g. dummy spacer, or a similar technique, e.g. oxidation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供了一种半导体装置。所述半导体装置包括：栅极结构，位于基底上；第一间隔件结构和第二间隔件结构，分别位于栅极结构的彼此相对的第一侧壁和第二侧壁上；以及第一源极/漏极层和第二源极/漏极层，分别位于基底的与栅极结构的第一侧壁相邻的上部和基底的与栅极结构的第二侧壁相邻的上部处。栅极结构的上表面具有参照作为基准面的基底的上表面从栅极结构的中心部分到栅极结构的第一侧壁减小并且从栅极结构的中心部分到栅极结构的第二侧壁基本恒定的高度。

Description

半导体装置
本申请要求于2020年9月7日在韩国知识产权局提交的第10-2020-0113854号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用全部包含于此。
技术领域
发明构思的示例实施例涉及一种半导体装置。更具体地，发明构思的示例实施例涉及包括源极/漏极层的晶体管。
背景技术
当在DRAM装置的***电路区域中形成晶体管时，在基底上形成栅极结构，并且在基底的与栅极结构相邻的上部处形成源极/漏极层。可以通过在基底上形成用作离子注入掩模的光致抗蚀剂图案，然后执行离子注入工艺来形成源极/漏极层。可以通过在基底上形成光致抗蚀剂层以覆盖栅极结构，然后对光致抗蚀剂层执行曝光工艺和显影工艺，使得可以穿过光致抗蚀剂层形成开口以暴露栅极结构之间的区域来形成光致抗蚀剂图案。最近，随着栅极结构之间的距离减小，穿过光致抗蚀剂层的开口可以具有减小的尺寸，由于使用KrF激光设备的曝光工艺的分辨率限制，这可能难以形成。
发明内容
示例实施例提供了一种具有改善的特性的半导体装置。
根据发明构思的示例实施例，提供了一种半导体装置。该半导体装置可以包括：栅极结构，位于基底上；第一间隔件结构和第二间隔件结构，分别位于栅极结构的彼此相对的第一侧壁和第二侧壁上；以及第一源极/漏极层和第二源极/漏极层，分别位于基底的与栅极结构的第一侧壁相邻的上部和基底的与栅极结构的第二侧壁相邻的上部处。栅极结构的上表面可以具有参照作为基准面的基底的上表面从中心部分到第一侧壁减小并且从中心部分到第二侧壁基本恒定的高度。
根据发明构思的示例实施例，提供了一种半导体装置。该半导体装置可以包括：第一栅极结构、第二栅极结构和第三栅极结构，在基底上彼此分隔开；第一间隔件结构和第二间隔件结构，分别位于第一栅极结构、第二栅极结构和第三栅极结构中的每个的彼此相对的第一侧壁和第二侧壁上；以及第一源极/漏极层、第二源极/漏极层、第三源极/漏极层和第四源极/漏极层，分别位于基底的在第一栅极结构与第二栅极结构之间的上部、基底的在第二栅极结构与第三栅极结构之间的上部、基底的在第一栅极结构的一侧处的上部和基底的在第三栅极结构的一侧处的上部处。第一栅极结构和第二栅极结构可以彼此分隔开第一距离，并且第二栅极结构和第三栅极结构可以彼此分隔开大于第一距离的第二距离。参照作为基准面的基底的上表面，第二栅极结构的面对第一栅极结构的第一侧壁上的第一间隔件结构的最上表面可以低于第二栅极结构的第二侧壁上的第二间隔件结构的最上表面。
根据发明构思的示例实施例，提供了一种半导体装置。该半导体装置可以包括：第一有源图案和第二有源图案，分别位于基底的单元区域和***电路区域上，***电路区域在半导体装置的平面图中围绕单元区域；第一栅极结构，掩埋在第一有源图案的上部处；位线结构，物理地接触第一有源图案的中心上表面；接触塞结构，物理地接触第一有源图案的相对的边缘上表面中的每个；电容器，位于接触塞结构上；第二栅极结构，位于第二有源图案上；第一间隔件结构和第二间隔件结构，分别位于第二栅极结构的彼此相对的第一侧壁和第二侧壁上；以及第一源极/漏极层和第二源极/漏极层，分别位于基底的与第二栅极结构的第一侧壁相邻的上部和基底的与第二栅极结构的第二侧壁相邻的上部处。第二栅极结构的上表面可以具有参照作为基准面的基底的上表面从中心部分到第一侧壁减小并且从中心部分到第二侧壁基本恒定的高度。
在制造半导体装置的方法中，当通过离子注入工艺在基底的位于彼此分隔开小距离的栅极结构之间的上部上形成源极/漏极层时，不单独使用光致抗蚀剂图案作为离子注入掩模，而是可以在光致抗蚀剂图案下方进一步形成具有平坦的上表面的掩模层。因此，当使用具有增强的分辨率的ArF激光设备使光致抗蚀剂层图案化时，可以减少或防止由于栅极结构引起的漫反射，使得可以通过光致抗蚀剂图案使开口形成为具有期望的尺寸，并且可以使用光致抗蚀剂图案作为蚀刻掩模使掩模层图案化以形成可用于形成源极/漏极层的离子注入掩模。
此外，可以在基底的位于栅极结构之间的上表面上进一步形成蚀刻停止层，当蚀刻掩模层以形成掩模时，可以不去除而是保留蚀刻停止层，因此蚀刻停止层可以在离子注入工艺期间保护基底的上表面。
附图说明
图1至图9是示出根据发明构思的示例实施例的制造半导体装置的方法的剖视图。
图10至图27是示出根据发明构思的示例实施例的制造半导体装置的方法的平面图和剖视图。
具体实施方式
通过下面参照附图的详细描述，根据示例实施例的切割精细图案的方法、使用精细图案形成有源图案的方法以及使用有源图案制造半导体装置的方法的上述和其他方面及特征将变得容易理解。将理解的是，尽管这里可以使用术语“第一”、“第二”和/或“第三”来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受这些术语限制。这些术语仅用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此，在不脱离发明构思的教导的情况下，下面讨论的第一元件、组件、区域、层或部分可以被称为第二或第三元件、组件、区域、层或部分。在附图中，相同的附图标记用于相同的元件，并且将省略其冗余描述。如这里所使用的，术语“和/或”包括相关所列项中的一个或更多个的任何组合和所有组合。应注意的是，关于一个实施例描述的方面可以并入不同的实施例中，尽管没有关于其具体描述。也就是说，所有实施例和/或任何实施例的特征可以以任何方式和/或组合进行组合。
图1至图9是示出根据发明构思的示例实施例的制造半导体装置的方法的剖视图。
参照图1，可以在基底100上形成栅极结构160，并且可以在栅极结构160的侧壁上形成栅极间隔件170。
基底100可以包括硅、锗、硅锗或Ⅲ-Ⅴ族化合物半导体(诸如GaP、GaAs或GaSb)。在示例实施例中，基底100可以是绝缘体上硅(SOI)基底或绝缘体上锗(GOI)基底。
栅极结构160可以包括顺序地堆叠的栅极绝缘图案110、第一导电图案120、扩散阻挡件130、第二导电图案140和栅极掩模150。
栅极绝缘图案110可以包括氧化物(例如，氧化硅)，第一导电图案120可以包括例如掺杂的多晶硅，扩散阻挡件130可以包括金属硅氮化物(例如，氮化钛硅)，第二导电图案140可以包括金属(例如，钨)，并且栅极掩模150可以包括氮化物(例如，氮化硅)。
可以通过在其上具有栅极结构160的基底100上形成栅极间隔件层并各向异性地蚀刻栅极间隔件层来形成栅极间隔件170。栅极间隔件170可以包括氮化物(例如，氮化硅)。
在示例实施例中，多个栅极结构160可以形成为彼此分隔开，并且多个栅极结构160中的一些可以彼此分隔开相对小的距离，多个栅极结构160中的一些可以彼此分隔开相对大的距离。图1示出了四个栅极结构160，并且在下文中，均包括栅极结构160和在栅极结构160的相对的侧壁中的每个上的栅极间隔件170的四个结构之中的两个中心结构可以分别被称为第一结构，并且四个结构之中的其他两个边缘结构可以分别被称为第二结构和第三结构。
可以在第一结构之间形成第一开口162，并且可以在第一结构与第二结构之间以及第一结构与第三结构之间形成第二开口164。在示例实施例中，第一开口162的宽度(即，第一结构之间的第一距离D1)可以小于第二开口164的宽度(即，第一结构与第二结构之间或者第一结构与第三结构之间的第二距离D2)。
参照图2，可以在基底100上形成蚀刻停止层180以至少部分地覆盖第一结构至第三结构，并且可以在蚀刻停止层180上顺序地形成第一掩模层190、第二掩模层200和第一光致抗蚀剂图案210。
在示例实施例中，蚀刻停止层180可以包括相对于第一掩模层190具有高蚀刻选择性的材料，例如，氧化硅或金属氧化物(诸如氧化钛(TiO2))。可以例如通过使用原子层沉积(ALD)工艺来形成蚀刻停止层180。
在示例实施例中，第一掩模层190可以包括可以通过灰化工艺和/或剥离工艺容易地去除的材料，例如，旋涂硬掩模(SOH)或非晶碳层(ACL)。
在示例实施例中，第二掩模层200可以包括相对于第一掩模层190具有高蚀刻选择性的材料，例如，等离子体增强的氮氧化硅(PE-SiON)。
在示例实施例中，可以通过在第二掩模层200上形成第一光致抗蚀剂层，并且通过使用例如氟化氩(ArF)激光设备的曝光工艺和显影工艺使第一光致抗蚀剂层图案化来形成第一光致抗蚀剂图案210。第一光致抗蚀剂图案210可以包括在基本垂直于基底100的上表面的竖直方向上与第一开口162叠置的第三开口215，并且第三开口215也可以在竖直方向上与每个第一结构的与第一开口162相邻的部分叠置。
可以通过使用氟化氩(ArF)激光设备的曝光工艺来形成第一光致抗蚀剂图案210，因此，当与使用例如氟化氪(KrF)激光设备形成的开口相比时，第三开口215可以具有相对小的尺寸。已经在第一光致抗蚀剂图案210下方形成了第一掩模层190和第二掩模层200，因此，曝光工艺不会受由于下面的第一结构引起的漫反射的影响。
参照图3，可以使用第一光致抗蚀剂图案210作为蚀刻掩模来蚀刻第二掩模层200以形成第二掩模205，并且可以使用第二掩模205作为蚀刻掩模来蚀刻第一掩模层190以形成第一掩模195。
通过蚀刻工艺，可以穿过第一掩模195形成第四开口197，并且可以再次在第一结构之间形成第一开口162以与第四开口197连接。在蚀刻工艺期间，可以去除蚀刻停止层180的在每个第一结构的上部的与第一开口162相邻的侧壁和上表面上的部分，然而，可以不去除而是保留蚀刻停止层180的在每个第一结构的下部的侧壁上和在基底100的上表面上的部分，此外，在蚀刻工艺期间，可以部分地去除每个第一结构中的栅极间隔件170的上部和栅极掩模150的上部。
因此，在每个第一结构中，栅极掩模150的与第一开口162相邻的部分和栅极掩模150的远离第一开口162的部分可以具有彼此不同的形状。也就是说，栅极掩模150的远离第一开口162的部分可以具有恒定的厚度和平坦的上表面，然而，当接近第一开口162时，栅极掩模150的与第一开口162相邻的部分可以具有减小的厚度，使得当接近第一开口162时，栅极掩模150的上表面可以朝向基底100弯曲。
在下文中，每个第一结构中的栅极间隔件170的与第一开口162相邻的部分可以被称为第一间隔件172，并且每个第一结构中的栅极间隔件170的远离第一开口162的部分可以被称为第二间隔件174。在图3的剖视图中，第一间隔件172的最上表面可以低于第二间隔件174的最上表面。
在蚀刻工艺期间，可以大部分地去除第一光致抗蚀剂图案210，然而，如果保留第一光致抗蚀剂图案210的一些部分，则可以进一步执行清洁工艺以去除第一光致抗蚀剂图案210的剩余部分。
可以执行第一离子注入工艺以在基底100的位于第一结构之间的上部处形成第一杂质区220，并且可以执行第二离子注入工艺以在基底100的位于第一杂质区220下方的部分处形成第二杂质区225。可以使用第一结构以及第一掩模195和第二掩模205作为离子注入掩模来执行第一离子注入工艺和第二离子注入工艺中的每个。
在示例实施例中，可以通过第一离子注入工艺将具有第一浓度的n型杂质掺杂到基底100的位于第一结构之间的上部中以形成第一杂质区220，并且可以通过第二离子注入工艺将p型杂质掺杂到基底100的位于第一杂质区220下方的部分中以形成第二杂质区225。可选地，可以通过第一离子注入工艺将具有第一浓度的p型杂质掺杂到基底100的位于第一结构之间的上部中以形成第一杂质区220，并且可以通过第二离子注入工艺将n型杂质掺杂到基底100的位于第一杂质区220下方的部分中以形成第二杂质区225。
在示例实施例中，如图3中所示，可以在第一杂质区220下方形成第二杂质区225，例如，可以在基底100的与第一杂质区220的相对的下侧壁中的每个相邻的部分处形成第二杂质区225。
当执行第一离子注入工艺和第二离子注入工艺中的每个时，蚀刻停止层180可以保留在基底100的上表面上，使得基底100不会被损坏。
参照图4，可以在第二掩模205上进一步形成第一掩模层190以至少部分地填充第一开口162和第四开口197，并且可以通过回蚀工艺部分地去除第一掩模层190的上部。
因此，可以用第一掩模层190至少部分地填充第一开口162和第四开口197，并且可以暴露第二掩模205。可以在第一掩模层190的未被第二掩模205覆盖(即，没有第二掩模205)的上表面上形成凹进199。
可以通过例如干蚀刻工艺来执行回蚀工艺。
参照图5，在去除第二掩模205之后，可以去除第一掩模层190，因此，可以在基底100上暴露第一结构至第三结构和蚀刻停止层180。
可以通过干蚀刻工艺或湿蚀刻工艺去除第二掩模205，并且可以通过灰化工艺和/或剥离工艺去除第一掩模层190。
参照图6，可以在基底100、第一结构至第三结构和蚀刻停止层180上形成暴露第二开口164的第二光致抗蚀剂图案230。
可以通过形成第二光致抗蚀剂层，使用例如ArF激光设备对第二光致抗蚀剂层执行曝光工艺，并且对第二光致抗蚀剂层执行显影工艺来形成第二光致抗蚀剂图案230。第二开口164的宽度可以大于第一开口162的宽度，因此，曝光工艺不会受由于下面的第一结构和第二结构或者下面的第一结构和第三结构引起的漫反射的影响。因此，与用于暴露具有相对小的宽度的第一开口162的第一光致抗蚀剂图案210不同，可以不在基底100与第二光致抗蚀剂图案230之间进一步形成第一掩模层190和第二掩模层200，并且第二光致抗蚀剂图案230可以单独用作离子注入掩模。
在其他实施例中，可以使用KrF激光设备来执行曝光工艺。
可以执行第三离子注入工艺以在基底100的位于第一结构与第二结构之间的上部处或者基底100的位于第一结构与第三结构之间的上部处形成第三杂质区240，并且可以执行第四离子注入工艺以在基底100的位于第三杂质区240下方的部分处形成第四杂质区245。可以使用第一结构至第三结构和第二光致抗蚀剂图案230作为离子注入掩模来执行第三离子注入工艺和第四离子注入工艺中的每个。在示例实施例中，可以在第三杂质区240下方形成第四杂质区245，例如，可以在基底100的与第三杂质区240的相对的下侧壁中的每个相邻的部分处形成第四杂质区245。
在示例实施例中，可以通过第三离子注入工艺将具有第二浓度的n型杂质掺杂到基底100的位于第一结构与第二结构之间的上部或者基底100的位于第一结构与第三结构之间的上部中以形成第三杂质区240，并且可以通过第四离子注入工艺将p型杂质掺杂到基底100的位于第三杂质区240下方的部分中以形成第四杂质区245。可选地，可以通过第三离子注入工艺将具有第二浓度的p型杂质掺杂到基底100的位于第一结构与第二结构之间的上部或基底100的位于第一结构与第三结构之间的上部中以形成第三杂质区240，并且可以通过第四离子注入工艺将n型杂质掺杂到基底100的位于第三杂质区240下方的部分中以形成第四杂质区245。
参照图7，在去除第二光致抗蚀剂图案230之后，可以形成第一间隔件结构272和第二间隔件结构274。
可以通过例如灰化工艺和/或剥离工艺来去除第二光致抗蚀剂图案230。
可以通过在基底100上形成间隔件层以至少部分地覆盖第一结构至第三结构和蚀刻停止层180，并且各向异性地蚀刻间隔件层来形成第一间隔件结构272和第二间隔件结构274。在各向异性蚀刻工艺期间，可以去除间隔件层的位于第一结构至第三结构的上表面和基底100的上表面上的部分，以及蚀刻停止层180的位于第一结构至第三结构的上表面和基底100的上表面上的部分。
在示例实施例中，间隔件层可以包括氧化物(例如，氧化硅)，并且如果蚀刻停止层180包括氧化硅，则间隔件层可以与蚀刻停止层180合并以形成单片层。
因此，可以在每个第一结构的与第一开口162相邻的侧壁上形成第一蚀刻停止图案182和第三间隔件262，并且可以在每个第一结构的远离第一开口162的侧壁上(即，在每个第一结构的与第二开口164相邻的侧壁上)形成第二蚀刻停止图案184和第四间隔件264。
第一间隔件172、第一蚀刻停止图案182和第三间隔件262可以在图7的剖视图中的基本平行于基底100的上表面的水平方向上顺序地堆叠在每个第一结构中的栅极结构160的与第一开口162相邻的侧壁上，第一间隔件172、第一蚀刻停止图案182和第三间隔件262可以被称为第一间隔件结构272。此外，第二间隔件174、第二蚀刻停止图案184和第四间隔件264可以在图7的剖视图中的水平方向上顺序地堆叠在每个第一结构中的栅极结构160的与第二开口164相邻的侧壁上，第二间隔件174、第二蚀刻停止图案184和第四间隔件264可以被称为第二间隔件结构274。第一间隔件结构272和第二间隔件结构274可以彼此不对称，并且可以具有彼此不同的形状。
如上面参照图7示出的，第一间隔件172的最上表面可以低于第二间隔件174的最上表面，并且第一蚀刻停止图案182的最上表面和第三间隔件262的最上表面可以分别低于第二蚀刻停止图案184最上表面和第四间隔件264的最上表面。第一蚀刻停止图案182和第二蚀刻停止图案184中的每个可以具有呈“L”形的剖面。
也可以在第二结构和第三结构中的每个中的栅极结构160的与第二开口164相邻的侧壁上形成包括在图7的剖视图中的水平方向上顺序地堆叠的第二间隔件174、第二蚀刻停止图案184和第四间隔件264的第二间隔件结构274。此外，也可以在第二结构和第三结构中的每个中的栅极结构160的远离第二开口164的侧壁上形成第二间隔件结构274。
参照图8，可以执行第五离子注入工艺以在基底100的位于第一结构之间的上部处形成第五杂质区280，并且在基底100的位于第一结构与第二结构之间的上部以及基底100的位于第一结构与第三结构之间的上部处形成第六杂质区290。
当执行第五离子注入工艺时，可以形成部分地覆盖第一结构至第三结构并暴露第一开口162和第二开口164的第三光致抗蚀剂图案(未示出)，并且第三光致抗蚀剂图案可以用作离子注入掩模。可以使用例如ArF激光设备执行用于形成第三光致抗蚀剂图案的曝光工艺。
如上所述，第二开口164可以具有相对大的宽度，因此，即使使用ArF激光设备执行曝光工艺，曝光工艺也不会受由于与第二开口164相邻的第一结构和第二结构或者第一结构和第三结构引起的漫反射的影响。即使第一开口162具有相对小的宽度，也可以在第一开口162中形成第一间隔件结构272，并且第一开口162的上部的宽度可以大于第一开口162的下部的宽度，并且第一间隔件结构272的上表面可以具有平缓的斜坡，这可以减小漫反射的影响。因此，第三光致抗蚀剂图案可以单独用作用于第五离子注入工艺的离子注入掩模。
第五杂质区280和第六杂质区290可以通过第五离子注入工艺同时形成或彼此一起形成，或者可以分别通过第五离子注入工艺和第六离子注入工艺独立地形成。如果分别通过第五离子注入工艺和第六离子注入工艺形成第五杂质区280和第六杂质区290，则可以使用例如ArF激光设备或KrF激光设备来执行用于在第六离子注入工艺期间形成用作离子注入掩模的第四光致抗蚀剂图案(未示出)的曝光工艺。
在示例实施例中，可以在第一杂质区220中形成第五杂质区280，并且可以通过掺杂与第一杂质区220的杂质具有相同的导电类型的杂质来形成第五杂质区280。第五杂质区280的第三浓度可以大于第一杂质区220的第一浓度。此外，可以在第三杂质区240中形成第六杂质区290，并且可以通过掺杂与第三杂质区240的杂质具有相同的导电类型的杂质来形成第六杂质区290。第六杂质区290的第四浓度可以大于第三杂质区240的第二浓度。
因此，第一杂质区220和第五杂质区280以及第三杂质区240和第六杂质区290可以分别形成源极/漏极层，每个源极/漏极层可以具有轻掺杂漏极(LDD)结构，并且第二杂质区225和第四杂质区245中的每个可以是晕环区。在下文中，源极/漏极层中的位于第一开口162下方的源极/漏极层可以被称为第一源极/漏极层，并且源极/漏极层中的位于第二开口164下方的源极/漏极层可以被称为第二源极/漏极层。
参照图9，可以在具有栅极结构160以及第一间隔件结构272和第二间隔件结构274的基底100上共形地形成保护层300，并且可以在保护层300上形成第一绝缘夹层310。
保护层300可以包括氮化物(例如，氮化硅)，并且第一绝缘夹层310可以包括氧化硅(例如，原硅酸四乙酯(TEOS))。
在示例实施例中，可以对第一绝缘夹层310的上部执行平坦化工艺，使得第一绝缘夹层310的上表面可以与保护层300的最上表面基本共面。
可以在第一绝缘夹层310上形成第二绝缘夹层320。可以形成延伸穿过第一绝缘夹层310和第二绝缘夹层320以及保护层300以分别物理地接触第一源极/漏极层和第二源极/漏极层的第一接触塞335和第二接触塞345，以及延伸穿过第二绝缘夹层320、保护层300和栅极掩模150以物理地接触第二导电图案140的第三接触塞355，以完成半导体装置的制造。
第一接触塞335可以包括第一金属图案330和至少部分地覆盖第一金属图案330的下表面和侧壁的第一阻挡图案332，第二接触塞345可以包括第二金属图案340和至少部分地覆盖第二金属图案340的下表面和侧壁的第二阻挡图案342，第三接触塞355可以包括第三金属图案350和至少部分地覆盖第三金属图案350的下表面和侧壁的第三阻挡图案352。
第一金属图案330、第二金属图案340和第三金属图案350中的每个可以包括例如钨、铜、铝、钛、钽、钴和/或钼等，并且第一阻挡图案332、第二阻挡图案342和第三阻挡图案352中的每个可以包括金属氮化物(例如，氮化钛、氮化钽和/或氮化钨等)。
为了分别通过第一离子注入工艺和第二离子注入工艺在彼此分隔开相对小的第一距离D1的第一结构之间形成第一杂质区220和第二杂质区225，可以通过使用例如KrF激光设备的曝光工艺和显影工艺来使第一光致抗蚀剂层图案化以形成用作离子注入掩模的第一光致抗蚀剂图案210。然而，由于KrF激光设备的分辨率限制，第三开口215在第一光致抗蚀剂图案210中不会具有足够小的尺寸，因此，可以使用具有增强的分辨率的ArF激光设备。
然而，如果通过使用ArF激光设备对光致抗蚀剂层执行曝光工艺来形成第一光致抗蚀剂图案210，则由于下面的结构可能发生漫反射。也就是说，第一结构在第一光致抗蚀剂层下方彼此分隔开小的第一距离D1，因此，由于第一结构引起的漫反射，第一光致抗蚀剂图案210不会形成为包括具有期望尺寸的第三开口215。
因此，在发明构思的实施例中，不只单独的第一光致抗蚀剂图案210可以用作离子注入掩模，而是顺序地堆叠的第一掩模195和第二掩模205可以用作离子注入掩模。也就是说，可以在第一掩模层190和第二掩模层200上形成第一光致抗蚀剂层，并且可以执行使用ArF激光设备的曝光工艺和显影工艺，以形成包括具有大体小尺寸的第三开口215的第一光致抗蚀剂图案210。在第一光致抗蚀剂图案210下方不直接形成彼此分隔开小距离的第一结构，而是在第一结构上形成具有平坦的上表面的第一掩模层190和第二掩模层200，使得可以在没有漫反射的情况下形成包括具有期望尺寸的第三开口215的第一光致抗蚀剂图案210。
可以使用第一光致抗蚀剂图案210作为蚀刻掩模来使第一掩模层190和第二掩模层200图案化以形成第一掩模195和第二掩模205，并且可以使用第一掩模195和第二掩模205来执行第一离子注入工艺和第二离子注入工艺以在期望位置处形成具有期望尺寸的第一杂质区220和第二杂质区225。
具体地，可以在基底100的位于第一结构之间的上表面上进一步形成蚀刻停止层180，并且即使当蚀刻第一掩模层190和第二掩模层200以形成第一掩模195和第二掩模205时也可以不去除蚀刻停止层180而是保留蚀刻停止层180，使得可以在第一离子注入工艺和第二离子注入工艺期间保护基底100的上表面。
第一结构和第二结构或者第一结构和第三结构彼此分隔开相对大的第二距离D2，因此，当通过第三离子注入工艺和第四离子注入工艺在基底100的位于第一结构与第二结构或者第一结构与第三结构之间的部分处形成第三杂质区240和第四杂质区245时，第二光致抗蚀剂图案230可以单独用作离子注入掩模。也就是说，当通过曝光工艺和显影工艺使第二光致抗蚀剂层图案化以形成第二光致抗蚀剂图案230时，可以使用具有相对低的分辨率的KrF激光设备。在其他实施例中，也可以使用具有相对高的分辨率并且对漫反射敏感的ArF激光设备，并且在这种情况下，第一结构和第二结构或者第一结构和第三结构彼此分隔开大的第二距离D2，使得下面的结构的漫反射对曝光工艺的影响可以很小。
通过上述工艺制造的半导体装置可以具有许多结构特性，这将参照图9进行描述。
半导体装置可以包括栅极结构160、在栅极结构160的彼此面对的第一侧壁和第二侧壁上的第一间隔件结构272和第二间隔件结构274以及在基底100的与栅极结构160的第一侧壁和第二侧壁相邻的上部处的第一源极/漏极层和第二源极/漏极层，并且如图9的剖视图中所示，栅极结构160的上表面可以具有从栅极结构160的中心部分到栅极结构160的第一侧壁逐渐减小的高度，并且可以具有从栅极结构160的中心部分到栅极结构160的第二侧壁基本恒定的高度。
在示例实施例中，栅极结构160可以包括顺序地堆叠在基底100上的栅极绝缘图案110、第一导电图案120、扩散阻挡件130、第二导电图案140和栅极掩模150。
在示例实施例中，栅极掩模150的上表面可以具有从栅极掩模150的中心部分到栅极结构160的第一侧壁逐渐减小的高度，并且可以具有从栅极掩模150的中心部分到栅极结构160的第二侧壁基本恒定的高度。如图9的剖视图中所示，第二导电图案140的上表面可以在栅极结构160的第一侧壁和第二侧壁之间基本恒定。
在示例实施例中，在图9的剖视图中，第一间隔件结构272的最上表面可以低于第二间隔件结构274的最上表面。
在示例实施例中，在图9的剖视图中，第一间隔件结构272的上表面的高度可以随着在基本平行于基底100的上表面的水平方向上距栅极结构160的第一侧壁的距离增大而逐渐减小。
在示例实施例中，如图9的剖视图中所示，第一间隔件结构272可以包括在水平方向上顺序地堆叠在栅极结构160的第一侧壁上的第一间隔件172、第一蚀刻停止图案182和第三间隔件262，并且第二间隔件结构274可以包括在水平方向上顺序地堆叠在栅极结构160的第二侧壁上的第二间隔件174、第二蚀刻停止图案184和第四间隔件264。
在示例实施例中，第一蚀刻停止图案182和第二蚀刻停止图案184中的每个可以具有呈“L”形的图案的剖面。
在示例实施例中，第一源极/漏极层可以包括包含具有第一浓度的杂质的第一杂质区220以及包含具有大于第一浓度的第三浓度的杂质并位于第一杂质区220中的第五杂质区280，并且第二源极/漏极层可以包括包含具有第二浓度的杂质的第三杂质区240以及包含具有大于第二浓度的第四浓度的杂质并位于第三杂质区240中的第六杂质区290。
在下文中，图9中所示的四个栅极结构160之中的三个栅极结构160将分别被称为第一栅极结构161、第二栅极结构163和第三栅极结构165。
第一间隔件结构272和第二间隔件结构274可以形成在第一栅极结构161、第二栅极结构163和第三栅极结构165中的每个的彼此相对的第一侧壁和第二侧壁上。第一栅极结构161的第一侧壁和第二栅极结构163的第一侧壁可以彼此面对，并且第一栅极结构161和第二栅极结构163中的每个的第二侧壁可以与其第一侧壁相对。第二栅极结构163的第二侧壁和第三栅极结构165的第二侧壁可以彼此面对，并且第二栅极结构163和第三栅极结构165中的每个的第一侧壁可以与其第二侧壁相对。然而，可以不必在第三栅极结构165的第一侧壁上形成第一间隔件结构272，并且在一些实施例中，可以在第三栅极结构165的第一侧壁上形成第二间隔件结构274。
基底100的位于第一栅极结构161与第二栅极结构163之间的上部处的源极/漏极层、基底100的位于第二栅极结构163与第三栅极结构165之间的上部处的源极/漏极层、基底100的在第一栅极结构161的一侧处的上部处的源极/漏极层以及基底100的在第三栅极结构165的一侧处的上部处的源极/漏极层可以分别被称为第一源极/漏极层、第二源极/漏极层、第三源极/漏极层和第四源极/漏极层。
第一栅极结构161和第二栅极结构163可以彼此分隔开第三距离D3，并且第二栅极结构163和第三栅极结构165可以彼此分隔开大于第三距离D3的第四距离D4。
在示例实施例中，在图9的剖视图中，在第二栅极结构163的面对第一栅极结构161的第一侧壁上的第一间隔件结构272的最上表面可以低于在第二栅极结构163的第二侧壁上的第二间隔件结构274的最上表面。
在示例实施例中，在图9的剖视图中，第二栅极结构163的上表面可以具有从第二栅极结构163的中心部分到第二栅极结构163的第一侧壁逐渐减小的高度，并且可以具有从第二栅极结构163的中心部分到第二栅极结构163的第二侧壁基本恒定的高度。
在示例实施例中，在图9的剖视图中，在第一栅极结构161的面对第二栅极结构163的第一侧壁上的第一间隔件结构272的最上表面可以低于在第一栅极结构161的第二侧壁上的第二间隔件结构274的最上表面。
在示例实施例中，在图9的剖视图中，第一栅极结构161的上表面可以具有从第一栅极结构161的中心部分到第一栅极结构161的第一侧壁逐渐减小的高度，并且可以具有从第一栅极结构161的中心部分到第一栅极结构161的第二侧壁基本恒定的高度。
在示例实施例中，在第一栅极结构161的面对第二栅极结构163的第一侧壁上的第一间隔件结构272可以与在第二栅极结构163的第一侧壁上的第一间隔件结构272对称。
在示例实施例中，在第三栅极结构165的面对第二栅极结构163的第二侧壁上的第二间隔件结构274可以与在第二栅极结构163的第二侧壁上的第二间隔件结构274对称。
图10至图27是示出根据发明构思的示例实施例的制造半导体装置的方法的平面图和剖视图。具体地，图10、图12、图14、图17、图21和图26是平面图，并且图11、图13、图15至图16、图18至图20、图22至图25和图27中的每个包括沿着对应的平面图的线A-A'、线B-B'和线C-C'截取的剖面。
在下文中，在说明书中(并且不一定在权利要求书中)，基本平行于基底400的上表面并且彼此基本垂直的两个方向可以分别被称为第一方向和第二方向，并且基本平行于基底400的上表面并且相对于第一方向和第二方向具有锐角的方向可以被称为第三方向。
本方法将参照图1至图9示出的制造半导体装置的方法实施例应用于制造动态随机存取存储器(DRAM)装置的方法的实施例，并且在此省略了对制造半导体装置的方法的重复描述。
参照图10和图11，可以在包括第一区域I和第二区域II的基底400上形成第一有源图案405和第二有源图案408，并且可以形成隔离图案410以分别至少部分地覆盖第一有源图案405的侧壁和第二有源图案408的侧壁。
基底400的第一区域I可以是其上形成有存储器单元的单元区域，并且基底400的第二区域II可以是其上形成有用于驱动存储器单元的***电路图案的***电路区域。
可以通过去除基底400的上部以形成第一凹部来形成第一有源图案405和第二有源图案408。第一有源图案405可以在第三方向上延伸，并且多个第一有源图案405可以在第一方向和第二方向中的每个上彼此分隔开。此外，多个第二有源图案408可以在第一方向和第二方向中的每个上彼此分隔开，然而，图10仅示出了一个第二有源图案408。
可以通过在基底400上形成隔离层以填充第一凹部并使隔离层平坦化直到暴露第一有源图案405的上表面和第二有源图案408的上表面为止来形成隔离图案410。在示例实施例中，平坦化工艺可以包括化学机械抛光(CMP)工艺和/或回蚀工艺。
可以部分地去除位于基底400的第一区域I上的第一有源图案405和隔离图案410，以形成在第一方向上延伸的第二凹部。
可以在第二凹部中形成第四栅极结构460。第四栅极结构460可以包括第一栅极绝缘层430、栅电极440和第一栅极掩模450，第一栅极绝缘层430位于第一有源图案405的由第二凹部暴露的表面上，栅电极440位于第一栅极绝缘层430上以至少部分地填充第二凹部的下部，第一栅极掩模450位于栅电极440上以至少部分地填充第二凹部的上部。第四栅极结构460可以在基底400的第一区域I上在第一方向上延伸，并且多个第四栅极结构460可以在第二方向上彼此分隔开。
可以通过对第一有源图案405的由第二凹部暴露的表面执行热氧化工艺来形成第一栅极绝缘层430，因此，第一栅极绝缘层430可以包括例如氧化硅。栅电极440可以包括金属、金属氮化物、金属硅化物、掺杂的多晶硅等，并且第一栅极掩模450可以包括氮化物(例如，氮化硅)。
参照图12和图13，可以执行与参照图1至图8所示的工艺基本相同或相似的工艺，以在基底400的第二区域II上形成第五栅极结构1160、第一间隔件结构1272和第二间隔件结构1274以及第一杂质区至第六杂质区1220、1225、1240、1245、1280和1290。此外，可以执行与参照图9所示的工艺基本相同或相似的工艺，以形成保护层1300和第一绝缘夹层1310。
图12仅示出了与图9中所示的四个栅极结构160之中的两个栅极结构160(即，第一栅极结构161和第二栅极结构163)对应的第五栅极结构1160，然而，发明构思的实施例可以不限于此。
第五栅极结构1160中的每个可以包括顺序地堆叠的第二栅极绝缘图案1110、第一导电图案1120、扩散阻挡件1130、第二导电图案1140和第二栅极掩模1150。第一间隔件结构1272可以包括在基本平行于基底400的上表面的水平方向上顺序地堆叠的第一间隔件1172、第一蚀刻停止图案1182和第三间隔件1262，并且第二间隔件结构1274可以包括在水平方向上顺序地堆叠的第二间隔件1174、第二蚀刻停止图案1184和第四间隔件1264。
第一杂质区1220和第五杂质区1280可以形成在基底400的位于第五栅极结构1160之间的上部处以用作第一源极/漏极层，并且第二杂质区1225可以形成在第一源极/漏极层下方以用作晕环区。此外，第三杂质区1240和第六杂质区1290可以形成在基底400的位于第五栅极结构1160中的每个的在第一方向上的一侧处的上部处以用作第二源极/漏极层，并且第四杂质区1245可以形成在第二源极/漏极层下方。
保护层1300可以形成在基底400的第二区域II上以至少部分地覆盖第五栅极结构1160以及第一间隔件结构1272和第二间隔件结构1274，并且第一绝缘夹层1310可以形成在保护层1300上并且可以具有大致平坦的上表面。
参照图14和图15，可以在基底400的第一区域I上的第一有源图案405、隔离图案410和第四栅极结构460以及基底400的第二区域II上的第一绝缘夹层1310上形成绝缘层结构500，可以在绝缘层结构500上顺序地形成第三导电层510和第三掩模520，并且可以使用第三掩模520作为蚀刻掩模来蚀刻第三导电层510和绝缘层结构500，以形成暴露第一有源图案405的第五开口530。
可以仅在基底400的第一区域I上形成第三掩模520，因此，可以去除第三导电层510的在基底400的第二区域II上的部分和绝缘层结构500的在基底400的第二区域II上的部分。
在蚀刻工艺期间，也可以蚀刻第一有源图案405的通过第五开口530暴露的上部和与第一有源图案405相邻的隔离图案410的通过第五开口530暴露的上部以及第一栅极掩模450的上部，以形成第三凹部。也就是说，第五开口530的底部可以被称为第三凹部。
在示例实施例中，绝缘层结构500可以包括顺序地堆叠的第一绝缘层470、第二绝缘层480和第三绝缘层490。第一绝缘层470和第三绝缘层490可以包括氧化物(例如，氧化硅)，并且第二绝缘层480可以包括氮化物(例如，氮化硅)。第三导电层510可以包括例如掺杂有杂质的多晶硅，并且第三掩模520可以包括氮化物(例如，氮化硅)。
在示例实施例中，第五开口530可以暴露在第三方向上延伸的每个第一有源图案405的中心部分的上表面，因此，可以在第一方向和第二方向中的每个上形成多个第五开口530。
可以形成第四导电层540以至少部分地填充第五开口530。
在示例实施例中，可以通过在第一有源图案405、隔离图案410、第一栅极掩模450、第三掩模520和第一绝缘夹层1310上形成初始第四导电层以至少部分地填充第五开口530，并且通过CMP工艺和/或回蚀工艺去除初始第四导电层的上部来形成第四导电层540。因此，在图15的剖视图中，第四导电层540可以具有与第三导电层510的上表面基本共面的上表面。
在示例实施例中，多个第四导电层540可以在第一方向和第二方向中的每个上彼此分隔开。第四导电层540可以包括例如掺杂的多晶硅，并且可以合并到第三导电层510以形成单片层。
参照图16，在去除第三掩模520之后，可以在基底400的第一区域I上的第三导电层510和第四导电层540上顺序地形成第五导电层550、扩散阻挡层570、第六导电层580。
在示例实施例中，第五导电层550可以包括与第三导电层510和第四导电层540的材料基本相同的材料。也就是说，第五导电层550可以包括掺杂的多晶硅，因此，在一些实施例中，第五导电层550可以与第三导电层510和第四导电层540合并以形成单片层。
扩散阻挡层570可以包括金属硅氮化物(例如，氮化钛硅)，并且第六导电层580可以包括金属(例如，钨)。
可以在基底400的第一区域I上的第六导电层580和基底400的第二区域II上的第一绝缘夹层1310上形成盖层590。盖层590可以包括氮化物(例如，氮化硅)。
参照图17和图18，可以使盖层590的位于基底400的第一区域I上的部分图案化以形成第一盖图案595，并且可以使用第一盖图案595作为蚀刻掩模来顺序地蚀刻第六导电层580、扩散阻挡层570、第五导电层550、第三导电层510和第四导电层540以及第三绝缘层490。
在示例实施例中，第一盖图案595可以在基底400的第一区域I上沿第二方向延伸，并且多个第一盖图案595可以形成为在第一方向上彼此分隔开。盖层590可以保留在基底400的第二区域II上作为第二绝缘夹层1320。
通过蚀刻工艺，在基底400的第一区域I上，第四导电图案545、第五导电图案555、第一扩散阻挡图案575、第六导电图案585和第一盖图案595可以在第五开口530中顺序地堆叠在第一有源图案405、隔离图案410和第一栅极掩模450上，并且第三绝缘图案495、第三导电图案515、第五导电图案555、第一扩散阻挡图案575、第六导电图案585和第一盖图案595可以在第五开口530的外部处顺序地堆叠在绝缘层结构500的第二绝缘层480上。
如以上所述，第三导电层至第五导电层510、540和550可以彼此合并，因此，顺序地堆叠的第四导电图案545和第五导电图案555以及顺序地堆叠的第三导电图案515和第五导电图案555可以各自形成一个导电结构565。在下文中，顺序地堆叠的导电结构565、第一扩散阻挡图案575、第六导电图案585和第一盖图案595可以被称为位线结构605。
在示例实施例中，位线结构605可以在基底400的第一区域I上在第二方向上延伸，并且多个位线结构605可以在第一方向上彼此分隔开。
参照图19，可以在第一有源图案405、隔离图案410和第一栅极掩模450的由第五开口530暴露的上表面、第五开口530的侧壁、第二绝缘层480以及第二绝缘夹层1320上形成第五间隔件层，以至少部分地覆盖位线结构605，并且可以在第五间隔件层上顺序地形成第四绝缘层和第五绝缘层。
第五间隔件层也可以至少部分地覆盖第二绝缘层480与位线结构605之间的第三绝缘图案495的侧壁，并且第五绝缘层可以至少部分地填充第五开口530。
第五间隔件层可以包括氮化物(例如，氮化硅)，第四绝缘层可以包括氧化物(例如，氧化硅)，并且第五绝缘层可以包括氮化物(例如，氮化硅)。
可以通过蚀刻工艺蚀刻第四绝缘层和第五绝缘层。在示例实施例中，可以通过使用包括磷酸(H3PO4)、SCl、氟化氢(HF)的蚀刻溶液的湿蚀刻工艺来执行蚀刻工艺，并且可以去除第四绝缘层和第五绝缘层的除了在第五开口530中的部分之外的其他部分。因此，可以暴露第五间隔件层的整个表面的大部分(即，除了第五间隔件层的在第五开口530中的部分之外的整个表面)，并且第四绝缘层和第五绝缘层的保留在第五开口530中的部分可以分别形成第四绝缘图案620和第五绝缘图案630。
可以在第五间隔件层的暴露表面以及第五开口530中的第四绝缘图案620和第五绝缘图案630上形成第六间隔件层，并且可以各向异性蚀刻第六间隔件层以在第五间隔件层的表面以及第四绝缘图案620和第五绝缘图案630上形成第六间隔件640，从而至少部分地覆盖位线结构605的侧壁。第六间隔件层可以包括氧化物(例如，氧化硅)。
可以使用第一盖图案595和第六间隔件640作为蚀刻掩模来执行干蚀刻工艺，以形成暴露第一有源图案405的上表面的第六开口650。也可以通过第六开口650暴露隔离图案410的上表面和第一栅极掩模450的上表面。
通过干蚀刻工艺，可以去除第五间隔件层的在第一盖图案595的上表面、第二绝缘层480的上表面和第二绝缘夹层1320的上表面上的部分，因此，可以形成至少部分地覆盖位线结构605的侧壁的第五间隔件615。此外，在干蚀刻工艺期间，可以部分地去除第一绝缘层470和第二绝缘层480，使得第一绝缘图案475和第二绝缘图案485可以保留在位线结构605下方。顺序地堆叠在位线结构605下方的第一绝缘图案至第三绝缘图案475、485和495可以形成绝缘图案结构。
参照图20，可以在第一盖图案595的上表面、第二绝缘夹层1320的上表面、第六间隔件640的外侧壁、第四绝缘图案620的上表面的部分和第五绝缘图案630的上表面的部分以及第一有源图案405、隔离图案410和第一栅极掩模450的由第六开口650暴露的上表面上形成第七间隔件层，并且可以各向异性地蚀刻第七间隔件层以形成至少部分地覆盖位线结构605的侧壁的第七间隔件675。第七间隔件层可以包括氮化物(例如，氮化硅)。
从位于基底400的第一区域I上的位线结构605的侧壁在图20的剖视图中的水平方向上顺序地堆叠的第五间隔件至第七间隔件615、640和675可以被称为初始间隔件结构。
可以通过蚀刻工艺去除第一有源图案405的上部，以形成连接到第六开口650的第四凹部690。
可以在基底400的第一区域I上形成下接触塞层700以至少部分地填充第六开口650和第四凹部690，并且可以使下接触塞层700的上部平坦化直到暴露第一盖图案595的上表面。
在示例实施例中，下接触塞层700可以在第二方向上延伸，并且多个下接触塞层700可以形成为通过位线结构605在第一方向上彼此分隔开。下接触塞层700可以包括例如掺杂的多晶硅。
参照图21和图22，可以在第一盖图案595、第二绝缘夹层1320和位于基底400的第一区域I上的下接触塞层700上形成包括第七开口的第四掩模(未示出)，每个第七开口可以在第一方向上延伸，第七开口在第二方向上彼此分隔开，并且可以使用第四掩模作为蚀刻掩模来蚀刻下接触塞层700。
在示例实施例中，每个第七开口可以在基本垂直于基底400的上表面的竖直方向上与第四栅极结构460叠置。通过蚀刻工艺，可以在基底400的第一区域I上形成第八开口，以暴露第四栅极结构460的第一栅极掩模450的位于位线结构605之间的上表面。
在去除第四掩模之后，可以在基底400的第一区域I上形成第二盖图案710以至少部分地填充第八开口。第二盖图案710可以包括氮化物(例如，氮化硅)。在示例实施例中，第二盖图案710可以在位线结构605之间在第一方向上延伸，并且可以在第二方向上形成多个第二盖图案710。
因此，在位线结构605之间在第二方向上延伸的下接触塞层700可以被划分为多个下接触塞705，多个下接触塞705通过位于基底400的第一区域I上的第二盖图案710在第二方向上彼此分隔开。
参照图23，可以去除下接触塞705的上部以暴露初始间隔件结构的位于位线结构605的侧壁上的上部，并且可以去除暴露的初始间隔件结构的第六间隔件640的上部和第七间隔件675的上部。
可以进一步执行回蚀工艺以去除下接触塞705的上部。因此，在图23的剖视图中，下接触塞705的上表面可以低于第六间隔件640的最上表面和第七间隔件675的最上表面。
可以在位线结构605、初始间隔件结构、第二盖图案710和下接触塞705上形成第八间隔件层，并且可以各向异性蚀刻第八间隔件层，使得可以形成第八间隔件725以至少部分地覆盖位于位线结构605的在第一方向上的相对的侧壁中的每个上的第五间隔件至第七间隔件615、640和675，并且下接触塞705的上表面可以不被第八间隔件725覆盖而是可以被暴露。
可以在下接触塞705的暴露的上表面上形成金属硅化物图案735。在示例实施例中，可以通过在第一盖图案595和第二盖图案710、第二绝缘夹层1320、第八间隔件725以及下接触塞705上形成金属层，对金属层进行热处理，并且去除金属层的未反应部分来形成金属硅化物图案735。金属硅化物图案735可以包括例如硅化钴、硅化镍和/或硅化钛等。
参照图24，可以在第一盖图案595和第二盖图案710、第二绝缘夹层1320、第八间隔件725、金属硅化物图案735和下接触塞705上形成第一牺牲层，可以使第一牺牲层的上部平坦化直到暴露第一盖图案595的上表面和第二盖图案710的上表面以及第二绝缘夹层1320的上表面，并且可以在基底400的第二区域II上形成第一孔和第二孔。
第一牺牲层可以包括例如SOH和/或ACL等。
第一孔和第二孔可以延伸穿过第一绝缘夹层1310和第二绝缘夹层1320以及保护层1300，以暴露位于基底400的第二区域II上的第一源极/漏极层和第二源极/漏极层的上表面。
在去除第一牺牲层之后，可以在第一盖图案595和第二盖图案710、第五间隔件至第八间隔件615、640、675和725、金属硅化物图案735、下接触塞705以及第一源极/漏极层和第二源极/漏极层上形成上接触塞层750，并且可以使上接触塞层750的上部平坦化。因此，可以分别在第一孔和第二孔中形成第一接触塞1335和第二接触塞1345。
上接触塞层750可以包括金属(例如，钨)。
如图24中所示，第一接触塞1335和第二接触塞1345以及上接触塞层750中的每个可以包括金属图案以及至少部分地覆盖金属图案的下表面和侧壁的阻挡图案。可以穿过第二绝缘夹层1320、保护层1300和第二栅极掩模1150进一步形成接触塞(未示出)，以物理地接触第二导电图案1140。
在示例实施例中，在图24的剖视图中，上接触塞层750的上表面可以高于第一盖图案595的上表面和第二盖图案710的上表面以及第二绝缘夹层1320的上表面。
参照图25，可以在基底400的第一区域I上形成第三孔770，并且可以在基底400的第二区域II上使上接触塞层750图案化。
可以通过去除上接触塞层750的上部、第一盖图案595的上部以及第五间隔件615的上部、第七间隔件675的上部和第八间隔件725的上部来形成第三孔770，因此，第三孔770可以暴露第六间隔件640的上表面。
当形成第三孔770时，基底400的第一区域I上的上接触塞层750可以转变为上接触塞755。在示例实施例中，多个上接触塞755可以形成为在第一方向和第二方向中的每个上彼此分隔开，并且可以在平面图中布置成蜂窝图案。每个上接触塞755在平面图中可以具有例如圆形、椭圆形或多边形的形状。
顺序地堆叠在基底400的第一区域I上的下接触塞705、金属硅化物图案735和上接触塞755可以形成接触塞结构。
当在基底400的第二区域II上使上接触塞层750图案化时，可以分别在第一接触塞1335和第二接触塞1345上形成第一布线1352和第二布线1354，第一布线1352和第二布线1354可以分别电连接到第一源极/漏极层和第二源极/漏极层。
可以去除暴露的第六间隔件640以形成连接到第三孔770的气隙645。可以通过例如湿蚀刻工艺去除第六间隔件640。
在示例实施例中，不仅可以去除第六间隔件640的位于沿第二方向延伸的位线结构605的侧壁上且由第三孔770直接暴露的部分，而且可以去除第六间隔件640的在水平方向上平行于第六间隔件640的直接暴露的部分的其他部分。也就是说，不仅第六间隔件640的由第三孔770暴露且不被上接触塞755覆盖的部分，而且第六间隔件640的在第二方向上与暴露的部分相邻且至少部分地被第二盖图案710覆盖的部分以及第六间隔件640的在第二方向上与暴露的部分相邻且至少部分地被上接触塞755覆盖的部分可以被全部去除。
可以顺序地堆叠第三绝缘夹层780和第四绝缘夹层790，以至少部分地填充位于基底400的第一区域I上的第三孔770以及位于基底400的第二区域II上的第一布线1352和第二布线1354之间的空间。也可以在第二盖图案710上顺序地堆叠第三绝缘夹层780和第四绝缘夹层790。
第三绝缘夹层780可以包括具有低填隙特性的材料，因此，第三孔770下方的气隙645可以不被填充。气隙645也可以被称为空气间隔件645，并且可以与第五间隔件615、第七间隔件675和第八间隔件725一起形成第三间隔件结构。也就是说，气隙645可以是包括气穴的间隔件。第四绝缘夹层790可以包括氧化物(例如，氧化硅)、氮化物(例如，氮化硅)和/或碳氮化物(例如，碳氮化硅)。
参照图26和图27，可以形成电容器840以物理地接触上接触塞755的上表面。
具体地，可以在上接触塞755、第三绝缘夹层780、第四绝缘夹层790、第一布线1352和第二布线1354上顺序地形成第三蚀刻停止层800和模制层(未示出)，并且可以部分地蚀刻第三蚀刻停止层800和模制层(未示出)以形成部分地暴露上接触塞755的上表面的第九开口。第三蚀刻停止层800可以包括氮化物(例如，氮化硅)。
可以在第九开口的侧壁、上接触塞755的暴露的上表面和模制层上形成下电极层(未示出)，可以在下电极层上形成第二牺牲层(未示出)以至少部分地填充第九开口，并且可以使下电极层和第二牺牲层平坦化直到暴露模制层的上表面以划分下电极层。可以通过例如湿蚀刻工艺去除第二牺牲层和模制层，因此，可以在上接触塞755的暴露的上表面上形成具有圆柱形形状的下电极810。在其他实施例中，下电极810可以具有至少部分地填充第九开口的柱形形状。下电极810可以包括例如金属、金属氮化物等。
可以在下电极810的表面和第三蚀刻停止层800上形成介电层820，并且可以在介电层820上形成上电极830，使得可以形成包括下电极810、介电层820和上电极830的电容器840。
介电层820可以包括例如金属氧化物，并且上电极830可以包括例如金属、金属氮化物等。
可以在基底400的第一区域I和第二区域II上形成第五绝缘夹层850以至少部分地覆盖电容器840，从而完成半导体装置的制造。第五绝缘夹层850可以包括氧化物(例如，氧化硅)。
通过上述工艺制造的半导体装置可以具有各种结构特性，这将参照图26和图27进行描述。
半导体装置可以包括：第一有源图案405和第二有源图案408，第一有源图案405位于基底400的单元区域I上，第二有源图案408位于与单元区域I接界或围绕单元区域I的***电路区域II上；第四栅极结构460，掩埋在第一有源图案405的上部处并在第一方向上延伸；位线结构605，物理地接触第一有源图案405的在第三方向上的中心上表面并在第二方向上延伸；接触塞结构，接触第一有源图案405的在第三方向上的每个边缘上表面；电容器840，位于接触塞结构上；第五栅极结构1160，在第二有源图案408上在第二方向上延伸；第一间隔件结构1272和第二间隔件结构1274，分别位于第五栅极结构1160的在第一方向上相对的第一侧壁和第二侧壁上；以及第一源极/漏极层和第二源极/漏极层，分别位于第二有源图案408的与第五栅极结构1160的第一侧壁和第二侧壁相邻的上部处。在图27的剖视图中，第五栅极结构1160的上表面可以具有在第一方向上从中心部分到第一侧壁逐渐减小的高度，并且可以具有从中心部分到第二侧壁基本恒定的高度。
在示例实施例中，在图27的剖视图中，第一间隔件结构1272的最上表面可以低于第二间隔件结构1274的最上表面。
在示例实施例中，在图27的剖视图中，第一间隔件结构1272可以包括从第五栅极结构1160的第一侧壁在水平方向上顺序地堆叠的第一间隔件1172、第一蚀刻停止图案1182和第三间隔件1262，并且第二间隔件结构1274可以包括从第五栅极结构1160的第二侧壁在水平方向上顺序地堆叠的第二间隔件1174、第二蚀刻停止图案1184和第四间隔件1264。
虽然已经参照本发明构思的示例实施例示出并描述了本发明构思，但是本领域普通技术人员将理解的是，在不脱离由权利要求阐述的本发明构思的精神和范围的情况下，可以对其进行形式和细节上的各种改变。

Claims (20)

1.一种半导体装置，所述半导体装置包括：
栅极结构，位于基底上；
第一间隔件结构和第二间隔件结构，分别位于栅极结构的彼此相对的第一侧壁和第二侧壁上；以及
第一源极/漏极层和第二源极/漏极层，分别位于基底的与栅极结构的第一侧壁相邻的上部和基底的与栅极结构的第二侧壁相邻的上部处，
其中，栅极结构的上表面具有参照作为基准面的基底的上表面从栅极结构的中心部分到栅极结构的第一侧壁减小并且从栅极结构的中心部分到栅极结构的第二侧壁基本恒定的高度。
2.根据权利要求1所述的半导体装置，其中，栅极结构包括顺序地堆叠在基底上的栅极绝缘图案、第一导电图案、扩散阻挡件、第二导电图案和栅极掩模，
其中，栅极掩模的上表面具有参照作为基准面的基底的上表面从栅极结构的中心部分到栅极结构的第一侧壁减小并且从栅极结构的中心部分到栅极结构的第二侧壁基本恒定的高度，并且
其中，第二导电图案的上表面具有参照作为基准面的基底的上表面在栅极结构的第一侧壁与栅极结构的第二侧壁之间基本恒定的高度。
3.根据权利要求2所述的半导体装置，其中，第一导电图案包括掺杂的多晶硅，扩散阻挡件包括金属硅氮化物，第二导电图案包括金属，并且栅极掩模包括氮化硅。
4.根据权利要求1所述的半导体装置，其中，第一间隔件结构和第二间隔件结构彼此不对称，并且具有彼此不同的形状。
5.根据权利要求1所述的半导体装置，其中，参照作为基准面的基底的上表面，第一间隔件结构的最上表面低于第二间隔件结构的最上表面。
6.根据权利要求5所述的半导体装置，其中，参照作为基准面的基底的上表面，第一间隔件结构的上表面的高度随着在基本平行于基底的上表面的方向上距栅极结构的第一侧壁的距离增大而逐渐减小。
7.根据权利要求1至权利要求6中的任意一项所述的半导体装置，其中，第一间隔件结构包括从栅极结构的第一侧壁在基本平行于基底的上表面的方向上顺序地堆叠的第一间隔件、第一蚀刻停止图案和第三间隔件，并且
其中，第二间隔件结构包括从栅极结构的第二侧壁在基本平行于基底的上表面的方向上顺序地堆叠的第二间隔件、第二蚀刻停止图案和第四间隔件。
8.根据权利要求7所述的半导体装置，其中，第一间隔件和第二间隔件中的每个包括氮化硅，第一蚀刻停止图案和第二蚀刻停止图案中的每个包括氧化硅，并且第三间隔件和第四间隔件中的每个包括氧化硅。
9.根据权利要求7所述的半导体装置，其中，第一间隔件和第二间隔件中的每个包括氮化硅，第一蚀刻停止图案和第二蚀刻停止图案中的每个包括金属氧化物，并且第三间隔件和第四间隔件中的每个包括氧化硅。
10.根据权利要求7所述的半导体装置，其中，第一蚀刻停止图案和第二蚀刻停止图案中的每个包括呈“L”形图案的剖面。
11.根据权利要求1至权利要求6中的任意一项所述的半导体装置，其中，第一源极/漏极层和第二源极/漏极层中的每个包括：
第一杂质区，包括具有第一浓度的杂质；以及
第二杂质区，包括具有大于第一浓度的第二浓度的杂质，第二杂质区位于第一杂质区中。
12.一种半导体装置，所述半导体装置包括：
第一栅极结构、第二栅极结构和第三栅极结构，在基底上彼此分隔开；
第一间隔件结构和第二间隔件结构，分别位于第一栅极结构、第二栅极结构和第三栅极结构中的每个的彼此相对的第一侧壁和第二侧壁上；以及
第一源极/漏极层、第二源极/漏极层、第三源极/漏极层和第四源极/漏极层，分别位于基底的在第一栅极结构与第二栅极结构之间的上部、基底的在第二栅极结构与第三栅极结构之间的上部、基底的在第一栅极结构的一侧处的上部和基底的在第三栅极结构的一侧处的上部处，
其中，第一栅极结构和第二栅极结构彼此分隔开第一距离，并且第二栅极结构和第三栅极结构彼此分隔开大于第一距离的第二距离，并且
其中，参照作为基准面的基底的上表面，位于第二栅极结构的与第一栅极结构面对的第一侧壁上的第一间隔件结构的最上表面低于位于第二栅极结构的第二侧壁上的第二间隔件结构的最上表面。
13.根据权利要求12所述的半导体装置，其中，第二栅极结构的上表面具有参照作为基准面的基底的上表面从第二栅极结构的中心部分到第二栅极结构的第一侧壁减小并且从第二栅极结构的中心部分到第二栅极结构的第二侧壁基本恒定的高度。
14.根据权利要求12所述的半导体装置，其中，参照作为基准面的基底的上表面，位于第一栅极结构的与第二栅极结构面对的第一侧壁上的第一间隔件结构的最上表面低于位于第一栅极结构的第二侧壁上的第二间隔件结构的最上表面。
15.根据权利要求14所述的半导体装置，其中，第一栅极结构的上表面具有参照作为基准面的基底的上表面从第一栅极结构的中心部分到第一栅极结构的第一侧壁减小并且从第一栅极结构的中心部分到第一栅极结构的第二侧壁基本恒定的高度。
16.根据权利要求12至权利要求15中的任意一项所述的半导体装置，其中，位于第三栅极结构的与第二栅极结构面对的第二侧壁上的第二间隔件结构与位于第二栅极结构的第二侧壁上的第二间隔件结构对称。
17.根据权利要求12至权利要求15中的任意一项所述的半导体装置，其中，第一间隔件结构和第二间隔件结构中的每个包括从第一栅极结构至第三栅极结构中的每个的第一侧壁和第二侧壁中的每个在基本平行于基底的上表面的方向上顺序地堆叠的第一间隔件、蚀刻停止图案和第二间隔件，并且
其中，第一间隔件包括氮化硅，蚀刻停止图案包括氧化硅或金属氧化物，并且第二间隔件包括氧化硅。
18.一种半导体装置，所述半导体装置包括：
第一有源图案和第二有源图案，分别位于基底的单元区域和***电路区域上，***电路区域在半导体装置的平面图中围绕单元区域；
第一栅极结构，掩埋在第一有源图案的上部处；
位线结构，物理地接触第一有源图案的中心上表面；
接触塞结构，物理地接触第一有源图案的相对的边缘上表面中的每个；
电容器，位于接触塞结构上；
第二栅极结构，位于第二有源图案上；
第一间隔件结构和第二间隔件结构，分别位于第二栅极结构的彼此相对的第一侧壁和第二侧壁上；以及
第一源极/漏极层和第二源极/漏极层，分别位于基底的与第二栅极结构的第一侧壁相邻的上部和基底的与第二栅极结构的第二侧壁相邻的上部处，
其中，第二栅极结构的上表面具有参照作为基准面的基底的上表面从第二栅极结构的中心部分到第二栅极结构的第一侧壁减小并且从第二栅极结构的中心部分到第二栅极结构的第二侧壁基本恒定的高度。
19.根据权利要求18所述的半导体装置，其中，参照作为基准面的基底的上表面，第一间隔件结构的最上表面低于第二间隔件结构的最上表面。
20.根据权利要求18所述的半导体装置，其中，第一间隔件结构包括从第二栅极结构的第一侧壁在基本平行于基底的上表面的方向上顺序地堆叠的第一间隔件、第一蚀刻停止图案和第三间隔件，
其中，第二间隔件结构包括从第二栅极结构的第二侧壁在基本平行于基底的上表面的方向上顺序地堆叠的第二间隔件、第二蚀刻停止图案和第四间隔件，并且
其中，第一间隔件和第二间隔件中的每个包括氮化硅，第一蚀刻停止图案和第二蚀刻停止图案中的每个包括氧化硅或金属氧化物，并且第三间隔件和第四间隔件中的每个包括氧化硅。
CN202110571210.6A 2020-09-07 2021-05-25 半导体装置 Pending CN114156268A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200113854A KR20220032271A (ko) 2020-09-07 2020-09-07 반도체 장치
KR10-2020-0113854 2020-09-07

Publications (1)

Publication Number Publication Date
CN114156268A true CN114156268A (zh) 2022-03-08

Family

ID=80460927

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110571210.6A Pending CN114156268A (zh) 2020-09-07 2021-05-25 半导体装置

Country Status (4)

Country Link
US (1) US11690213B2 (zh)
KR (1) KR20220032271A (zh)
CN (1) CN114156268A (zh)
TW (1) TWI830993B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115050631A (zh) * 2022-08-15 2022-09-13 合肥晶合集成电路股份有限公司 半导体器件及其制造方法
CN116779537B (zh) * 2023-08-17 2023-11-14 合肥晶合集成电路股份有限公司 半导体结构的制作方法以及半导体结构

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100474505B1 (ko) 1997-12-23 2005-05-19 주식회사 하이닉스반도체 반도체소자의제조방법
US6373114B1 (en) 1998-10-23 2002-04-16 Micron Technology, Inc. Barrier in gate stack for improved gate dielectric integrity
KR100351055B1 (ko) 2000-06-27 2002-09-05 삼성전자 주식회사 채널 이온 주입용 마스크 패턴을 이용한 반도체 메모리소자의 제조 방법
KR100898676B1 (ko) 2002-07-18 2009-05-22 매그나칩 반도체 유한회사 포토 다이오드용 이온주입 마스크 형성 방법
KR101075080B1 (ko) 2003-05-27 2011-10-21 신에쓰 가가꾸 고교 가부시끼가이샤 이온 주입용 스텐실 마스크
US7229502B2 (en) 2004-05-27 2007-06-12 Macronix International Co., Ltd. Method of forming a silicon nitride layer
US7544556B1 (en) * 2004-11-12 2009-06-09 Integrated Device Technology, Inc. Process for forming CMOS devices using removable spacers
KR101161456B1 (ko) 2005-08-02 2012-07-02 신덴겐코교 가부시키가이샤 이온 주입 마스크 및 그 제조 방법과, 이온 주입 마스크를이용한 탄화규소 반도체 장치 및 그 제조 방법
JP2007042803A (ja) 2005-08-02 2007-02-15 Honda Motor Co Ltd イオン注入マスクおよびその製造方法、並びにイオン注入マスクを用いた炭化珪素半導体装置およびその製造方法
US20090325106A1 (en) 2008-06-27 2009-12-31 Conley Willard E Method for Implant Imaging with Spin-on Hard Masks
US8202791B2 (en) 2009-03-16 2012-06-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method for generating two dimensions for different implant energies
JP2011023498A (ja) * 2009-07-15 2011-02-03 Panasonic Corp 半導体装置及びその製造方法
US8445342B2 (en) * 2010-06-23 2013-05-21 Globalfoundries Inc. Short channel semiconductor devices with reduced halo diffusion
US9281336B2 (en) 2013-09-26 2016-03-08 Taiwan Semiconductor Manufacturing Co., Ltd Mechanisms for forming backside illuminated image sensor device structure
KR102222909B1 (ko) 2013-10-10 2021-03-04 삼성전자주식회사 반도체 소자의 제조방법
KR102143431B1 (ko) 2013-12-06 2020-08-28 삼성전자주식회사 불순물 영역 형성 방법 및 반도체 소자의 제조 방법
US9443770B2 (en) 2014-05-20 2016-09-13 International Business Machines Corporation Patterning process for fin implantation
KR102367948B1 (ko) * 2015-10-08 2022-02-24 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US9530887B1 (en) * 2016-02-25 2016-12-27 Taiwan Semiconductor Manufacturing Co., Ltd. Fin-type field effect transistor device and manufacturing method thereof
KR102551980B1 (ko) 2016-03-30 2023-07-05 타호 리서치 리미티드 수직 자기 터널 접합(pmtjs)의 변형 엔지니어링에 대한 접근법 및 결과적 구조체
US10269815B2 (en) * 2017-04-27 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
TW202230728A (zh) 2022-08-01
TWI830993B (zh) 2024-02-01
KR20220032271A (ko) 2022-03-15
US20220077152A1 (en) 2022-03-10
US11690213B2 (en) 2023-06-27

Similar Documents

Publication Publication Date Title
US11152374B2 (en) Semiconductor device having bit line structure with spacer structure and method of manufacturing the same
US9634012B2 (en) Method of forming active patterns, active pattern array, and method of manufacturing a semiconductor device
KR20190058079A (ko) 수직형 메모리 장치 및 그 제조 방법
US10439048B2 (en) Photomask layout, methods of forming fine patterns and method of manufacturing semiconductor devices
US20010055842A1 (en) Methods of forming self-aligned contact pads using a damascene gate process
US11968824B2 (en) Semiconductor memory devices
US11037930B2 (en) Semiconductor devices
KR102596497B1 (ko) 반도체 장치 및 그 제조 방법
KR20150137224A (ko) 에어갭을 구비한 반도체장치 및 그 제조 방법
US11043397B2 (en) Method of forming a pattern and method of manufacturing a semiconductor device using the same
US11690213B2 (en) Semiconductor devices having a decreasing height gate structure
KR20130050160A (ko) 반도체 소자의 제조 방법
CN114068552A (zh) 半导体器件以及制造该半导体器件的方法
KR20210032906A (ko) 반도체 소자
US20240040772A1 (en) Semiconductor devices
US20230146151A1 (en) Semiconductor devices
US20230035456A1 (en) Method of forming a wiring and method of manufacturing a semiconductor device using the same
US20230320074A1 (en) Semiconductor devices
US20220262731A1 (en) Semiconductor devices
JP2005203455A (ja) 半導体装置およびその製造方法
CN117377312A (zh) 半导体器件
KR20220070713A (ko) 반도체 장치의 제조 방법
CN115497941A (zh) 半导体装置
CN118057919A (zh) 半导体装置
KR20230059272A (ko) 반도체 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination