CN114155803A - 一种扫描驱动电路与显示面板 - Google Patents

Abstract

本申请提供了一种扫描驱动电路与显示面板，涉及显示技术领域。该一种扫描驱动电路，扫描驱动电路包括第一输出控制模块、第一输出模块、第二输出控制模块以及第二输出模块，第一输出控制模块与第一输出模块电连接，第二输出控制模块分别与第二输出模块、第一输出控制模块以及第一输出模块电连接，第一输出模块、第二输出模块均与输出端口电连接；第二输出模块还与第一时钟信号线连接，当扫描驱动电路处于重置阶段时，第一输出模块截止，且第二输出控制模块控制第二输出模块导通，第一时钟信号线输出低电位信号，以使第二输出模块在扫描驱动电路处于重置阶段时向输出端口输出低电位信号。本申请具有降低了像素电路的功耗的效果。

Description

一种扫描驱动电路与显示面板

技术领域

本申请涉及显示技术领域，具体而言，涉及一种扫描驱动电路与显示面板。

背景技术

随着光学技术和半导体技术的发展，以液晶显示器和有机发光二极管显示器为代表的平板显示器具有轻薄、能耗低、反应速度快、色纯度佳、以及对比度高等特点，在显示领域占据了主导地位。

在目前面板驱动设计中，扫描驱动电路中需要包括GOA(Gate Driver on Array，阵列基板栅极驱动电路)和EOA(Emission circuit on Array，阵列基板发光电路)两种电路，其中GOA电路用于向现实面板提供扫描信号，EOA电路用于向显示面板提供发光信号。

在目前EOA的扫描驱动电路中，输出的每帧数据中仅包含一个下降沿，且在重置阶段时，输出的信号为高电位信号，导致像素电路中的功耗会较高，不利于像素电路的正常运行。

发明内容

本申请的目的在于提供一种扫描驱动电路与显示面板，以解决现有技术中在EOA扫描驱动电路在处于重置阶段时输出高电位信号，导致像素电路中损耗较高的问题。

为了实现上述目的，本申请实施例采用的技术方案如下：

一方面，本申请实施例提供了一种扫描驱动电路，所述扫描驱动电路包括第一输出控制模块、第一输出模块、第二输出控制模块以及第二输出模块，所述第一输出控制模块与所述第一输出模块电连接，所述第二输出控制模块分别与所述第二输出模块、所述第一输出控制模块以及所述第一输出模块电连接，所述第一输出模块、所述第二输出模块均与输出端口电连接；所述第一输出控制模块向所述第一输出模块输送高电位时，所述第一输出模块导通，且当所述第一输出模块导通时，所述第一输出模块向所述输出端口输出高电位信号；所述第二输出控制模块向所述第二输出模块输送高电位时，所述第二输出模块导通；其中，所述第一输出模块与所述第二输出模块择一导通；所述第二输出模块还与第一时钟信号线连接，当所述扫描驱动电路处于重置阶段时，所述第一输出模块截止，且所述第二输出控制模块控制所述第二输出模块导通，所述第一时钟信号线输出低电位信号，以使所述第二输出模块在所述扫描驱动电路处于重置阶段时向所述输出端口输出低电位信号。

另一方面，本申请还提供了一种显示面板，该显示面板包括上述的扫描驱动电路。

相对于现有技术，本申请具有以下有益效果：

本申请提供了一种扫描驱动电路与显示面板，该一种扫描驱动电路，扫描驱动电路包括第一输出控制模块、第一输出模块、第二输出控制模块以及第二输出模块，第一输出控制模块与第一输出模块电连接，第二输出控制模块分别与第二输出模块、第一输出控制模块以及第一输出模块电连接，第一输出模块、第二输出模块均与输出端口电连接；第二输出模块还与第一时钟信号线连接，当扫描驱动电路处于重置阶段时，第一输出模块截止，且第二输出控制模块控制第二输出模块导通，第一时钟信号线输出低电位信号，以使第二输出模块在扫描驱动电路处于重置阶段时向输出端口输出低电位信号。由于本申请在设置时序时，使第二输出模块在扫描驱动电路处于重置阶段时导通，并且，此时第一时钟信号线输出低电位信号，因此在此阶段内，扫描驱动电路的输出端口可以输出低电位信号，进而使得像素电路在处于重置阶段时不会导通，降低了像素电路的功耗。

为使本申请的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它相关的附图。

图1为本申请实施例提供的像素电路的电路示意图。

图2为本申请实施例提供的扫描驱动电路的模块示意图。

图3为本申请实施例提供的扫描驱动电路的第一种电路示意图。

图4为本申请实施例提供的扫描驱动电路的时序图。

图5为本申请实施例提供的驱动时序图。

图6为本申请实施例提供的扫描驱动电路的第二种电路示意图。

图7为本申请实施例提供的扫描驱动电路的第三种电路示意图。

图8为本申请实施例提供的扫描驱动电路的第四种电路示意图。

图9为本申请实施例提供的扫描驱动电路的另一种时序图。

图中：100-扫描驱动电路；110-第一输出控制模块；120-第一输出模块；130-第二输出控制模块；140-第二输出模块；150-输出端口；M1-第一开关管；M2-第二开关管；M3-第三开关管；M4-第四开关管；M5-第五开关管；M6-第六开关管；M7-第七开关管；M8-第八开关管；M31-第三主开关管；M32-第三副开关管；M41-第四主开关管；M42-第四副开关管；M71-第七主开关管；M72-第七副开关管；M81-第八主开关管；M82-第八副开关管。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

在本申请的描述中，需要说明的是，术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

在本申请的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。

下面结合附图，对本申请的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。

第一实施例

正如背景技术中所述，目前面板驱动设计中，需要包括GOA与EOA两种电路，且前EOA的扫描驱动电路中，输出的每帧数据中仅包含一个下降沿，且在重置阶段时，输出的信号为高电位信号，导致像素电路中的功耗会较高，不利于像素电路的正常运行。

请参阅图1，图1示出了现有技术中像素电路的电路示意图，可以理解地，当处于重置阶段时，若输出的信号为高电位信号，则像素电路中T1、T2、T3以及T4开关管均处于导通状态，此时，由于ELVDD信号与Vinitial信号存在电压差，因此ELVDD信号与Vinitial信号之间会形成通路，进而导致像素电路的功耗增加，同时还可能影响Anode点电位，进而对像素电路的正常工作造成影响。

有鉴于此，本申请提供了一种扫描驱动电路，通过优化现有技术中的扫描驱动电路与相应的控制时序，进而实现在扫描驱动电路处于重置阶段时输出低电位信号，进而在像素电路中驱动面板发光的电路不会形成通路，降低了减小了像素电路的功耗，同时不会对像素电路的正常工作造成影响。

下面对本申请提供的扫描驱动电路100进行示例性说明：

作为一种可选的实现方式，该请参阅的图2，该扫描驱动电路100包括第一输出控制模块110、第一输出模块120、第二输出控制模块130以及第二输出模块140，第一输出控制模块110与第一输出模块120电连接，第二输出控制模块130分别与第二输出模块140、第一输出控制模块110以及第一输出模块120电连接，第一输出模块120、第二输出模块140均与输出端口150电连接。

其中，第一输出控制模块110向第一输出模块120输送高电位时，控制第一输出模块120导通，当第一输出模块120导通时，第一输出模块120向输出端口150输出高电位信号；第二输出控制模块130向第二输出模块140输送高电位时，控制第二输出模块140导通。需要说明的是，第一输出模块120与所述第二输出模块140择一导通，即当第一输出模块120导通时，则第二输出模块140截止；当第二输出模块140导通时，第一输出模块120截止。

并且，第二输出模块140还与第一时钟信号线ECLKBm连接，作为一种实现方式，m为1、2、3或4，当然地，在其它的一些实施例中，m的取值也可以更多，其取决于第一时钟信号线的驱动周期，本申请对此并不做任何限定。当扫描驱动电路100处于重置阶段时，第一输出模块120处于截止状态，第二输出控制模块130控制第二输出模块140导通，进而使第二输出模块140在该阶段内输出第一时钟信号线ECLKBm对应的信号。

并且，本申请通过对控制时序的改进，实现在扫描驱动电路100处于重置阶段时，第一时钟信号线ECLKBm输出低电位信号，进而使得在此阶段时，第二输出控制模块130控制第二输出模块140导通，并将此时的第一时钟信号线ECLKBm对应的信号传输至输出端口150，若此时的第一时钟信号线ECLKBm对应的信号为低电位，则第二输出模块140在重置阶段时向输出端口150输出低电位信号。可以理解地，请结合图1，由于此时输出端口150输出的信号为低电位信号，因此在像素电路中驱动面板发光的电路在此阶段内不会被导通，进而能够减小像素电路在此阶段内的功耗。

请参阅图3，作为一种可选的实现方式，第二输出控制模块130包括第一开关管M1与第二开关管M2，第一开关管M1的第一端、第二端均与第一信号线GN电连接，其中，N为大于0的整数，第二开关管M2的第一端、第二端均与第二信号线GN-1电连接，第一开关管M1、第二开关管M2的第三端均与第二输出模块140电连接，且第一开关管M1与第二开关管M2用于控制第二输出模块140的导通。换言之，当第一开关管M1和/或第二开关管M2导通输出高电位信号时，均能够驱动第二输出模块140导通，进而输出第一时钟信号线对应的信号。

需要说明的是，本申请提供的开关管(包括后文的开关管)可以为TFT(Thin FilmTransistor，薄膜场效应晶体管)，也可以为三极管。当开关管为TFT时，开关管的第一端指栅极，开关管的第二端、第三端分别指源极或漏极；当开关管为三极管时，开关管的第一端指基极，开关管的第二端、第三端分别指集电极、发射极，本申请以TFT为例进行说明。同时，当开关管为TFT时，开关管可以为N型TFT管，也可以为P型TFT管，本申请所述示例中，均以开关管为N型TFT管为例进行说明，可以理解地，当扫描驱动电路100中的TFT替换为P型TFT时，其驱动信号为低电位信号。

并且，本申请提供的第一信号线GN输出第N列信号，第二信号线GN-1输出第N-1列信号，且N为大于0的整数。其中，第一信号线GN与第二信号线GN-1可以为扫描线。扫描驱动电路100在扫描到第N-1列信号和/或第N列信号的上升沿时，控制第二输出模块140导通，以使第二输出模块140在扫描驱动电路100处于重置阶段时向输出端口150输出低电位信号。由于像素电路实际工作原理为行列扫描，因此当扫描驱动电路100扫描到第N-1列信号和/或第N列信号的上升沿时，会控制第二开关管M2和/或第一开关管M1导通，进而控制第二输出模块140导通，并输出第一时钟信号线对应的信号。

为了便于说明，本申请设定扫描驱动电路100还包括第一节点PU与第二节点PD，其中，第一输出控制模块110通过第一节点PU与第一输出模块120电连接，第二输出控制模块130通过第二节点PD与第二输出模块140电连接，可以理解地，第一节点PU与第二节点PD为电位相反的节点，即当第一节点PU为高电位时，则第二节点PD为低电位；当第一节点PU为低电位时，则第二节点PD为高电位。当扫描电路扫描到第N-1列信号的上升沿时，第二开关管M2导通，此时第二节点PD的电位升高，进而驱动第二输出模块140导通。

当第二节点PD为高电位时，第三开关管M3导通，低电位电源端EVGL通过第三开关管M3把低电位传输至第一节点PU，从而将第一节点PU的电位拉低，第一输出模块120截止。与此同时，第二节点PD为高电位使第五开关管M5导通，即第二输出模块140导通，第一时钟信号线ECLKBm将电位通过第五开关管M5输出至输出端口150。

请参阅图4，图4示出了本申请提供的扫描驱动电路100的时序图，扫描驱动电路100的输出En包括Eout1-Eout1920，换言之，本申请提供的像素驱动电路中，能够驱动包括1920列像素的显示面板进行工作，当然地，在其它的一些实施例中，像素的列数可能更多或者更少，本申请对此并不做任何限定。

以输出Eout1信号为例进行说明，当需要输出Eout1时，扫描驱动电路100扫描到第二信号线输出的信号Gn-1(即G0信号)的上升沿时控制第二开关管M2导通并输出高电位信号。本申请中，G0信号即图示的STV_L信号，当扫描到STV_L信号的上升沿时，第二开关管M2导通，第二节点PD电位为高电位，以驱动第二输出模块140导通，使输出端口150输出第一时钟信号线ECLKBm对应的信号。其中，当输出Eout1信号时，对应的第一时钟信号线输出的信号为ECKB2。从图4中可以看出，当扫描到STV_L信号的上升沿时，第一时钟信号线ECLKBm输出的信号为ECKB2，即先输出低电位信号再输出高电位，因此输出端口150也是先输出低电位信号再输出高电位信号，即Eout1先为低电位再为高电位。接着看图4，在接下来的时间，G1(即图示Gout1)会输出高电位，此时，第一信号线与第二信号线同时输出高电位，第一开关管M1与第二开关管M2同时导通，此时输出端口150仍然输出第一时钟信号线ECLKBm对应的信号。再经过一段时间，STV_L信号出现下降沿，转换为低电位，此时第二开关管M2不导通，第一开关管M1导通，输出端口150仍然输出第一时钟信号线ECLKBm对应的信号。再经过一段时间，当G1信号出现下降沿时，第一开关管M1与第二开关管M2均不导通，且此时第一输出信号控制模块的驱动信号ECK2出现上升沿，第二时钟信号线输出对应图4中ECK2，使得第七开关管M7导通，第一节点PU为高电位，第一输出模块120导通，高电位电源端EVGH通过第八开关管M8将高电位输出至输出端口150，使得Eout1在下一帧第一开关管M1和第二开关管M2再次打开前，均为高电位。

为了更加方便的进行说明，请参阅图5，图5为本申请在基于图3所示电路的驱动时序图，由图可知，在扫描驱动电路100处于重置阶段时，输出的信号En为低电位信号像素电路中驱动面板发光的电路不会形成通路，进而降低了像素电路的功耗，同时不会影响像素电路的运行。

需要说明的是，当需要控制像素电路显示一帧图像时，一般需要经过4个阶段，分别为重置阶段(Initial)、补偿阶段(Com)、灰度数据电压写入阶段(Data)以及发光阶段(Emission)。由图5可知，改进后的扫描驱动电路的时序中，当处于重置阶段时，输出端口150输出的信号为低电位(即图示中En)，结合图1，使得图1中T3处于截止状态，ELVDD信号与Vinitial信号之间不会形成通路，进而减小像素电路在此阶段内的功耗。同时，需要说明的是，为了保障像素电路的正常运行，本申请仅对扫描驱动电路100处于重置阶段的信号进行了改进，而并不改变扫描驱动电路100处于补偿阶段、数据写入阶段以及发光阶段时的信号。可以理解地，第一时钟信号线在数据写入阶段也输出低电位信号，并且由于数据写入阶段输出的低电位信号的时长小于在重置阶段输出的低电位信号的时长，因此在第二输出模块140向输出端口150输出信号时，会输出两个不等时长的低电位信号，从而进一步降低了像素电路的功耗。

请再次参阅图3，下面对本申请提供的扫描驱动电路100的工作原理进行更为细致的阐述：

根据上述描述可以了解，当第一开关管M1和/或第二开关管M2导通时，第二输出模块140也会导通，并将第一时钟信号线对应的信号输出至输出端口150。并且，第一节点PU与第二节点PD的电位必须相反。因此，为了防止出现电路信号紊乱的情况，例如在第一节点PU处于高电位时，第二节点PD也处于高电位的情况，本申请设计了相应的钳位开关管，该钳位开关管包括第三开关管M3与第四开关管M4。

其中，第三开关管M3的第一端分别与第一开关管M1、第二开关管M2以及第二输出模块140电连接，第三开关管M3的第二端与一低电位电源端电连接，第三开关管M3的第三端与第一输出控制模块110电连接。第四开关管M4的第一端分别与第一输出控制模块110、第一输出模块120电连接，第四开关管M4的第二端与一低电位电源端电连接，第四开关管M4的第三端与第二输出模块140电连接。

通过设置第三开关管M3，当第一开关管M1和/或第二开关管M2导通，使得第二节点PD为高电位时，不仅能够控制第二输出模块140导通，还能使第三开关管M3导通。当第三开关管M3导通时，由于第三开关管M3的第二端连接于低电位电压源，因此此时第三开关管M3会将第一节点PU始终拉至低电位，实现钳位功能，在此基础上，能够保证将第一输出模块120的驱动信号拉至低电位，进而保证了在第二输出模块140处于导通状态时，第一输出模块120处于稳定的截止状态，因此保证了在第二输出模块140导通时，不会出现信号紊乱的情况。

类似地，通过设置第四开关管M4，当第一输出控制模块110控制第一输出模块120导通时，第一节点PU为高电位，此时，第四开关管M4由于第一节点PU的高电位驱动也会导通，由于第四开关管M4的第二端连接于低电位电压源，因此此时第四开关管M4会将第二节点PD始终拉至低电位，实现钳位功能，在此基础上，保证了第二输出模块140在第一输出模块120导通时处于稳定的截止状态，因此保证了在第一输出模块120导通时，不会出现信号紊乱的情况。

在上述实现方式的基础上，第二输出模块140包括第五开关管M5，第五开关管M5的第一端与第二输出控制模块130电连接，第五开关管M5的第二端与第一时钟信号线电连接，第五开关管M5的第三端与输出端口150电连接。

同时，由于在实际运行中，当第一节点PU为高电位时，第四开关管M4始终处于导通的状态，因此在扫描驱动电路100输出每一帧数据时，第四开关管M4实质处于长时间导通状态。同时，由于第一节点PU在处于高电位时，其电压一般较高，可达到20V左右，因此导致第四开关管M4可能在使用过程中产生漂移等情况，最终导致第四开关的钳位能力较弱。

有鉴于此，请参阅图6，为了改善上述问题，本申请提供的第二输出模块140中还包块第六开关管M6，第六开关管M6的第一端与第二时钟信号线电连接，第六开关管M6的第二端与一低电位电源端电连接，第六开关管M6的第三端与第二输出模块140电连接，当第六开关管M6导通时，第二输出模块140处于截止状态。

换言之，当第一节点PU为高电位时，第六开关管M6也会同时导通，由于第六开关管M6也与低电位电源端电连接，因此其也能够实对于第五开关管M5的钳位功能。因此，当第一节点PU为高电位时，第一输出模块120导通，向输出端口150输出高电位信号，并且第四开关管M4与第六开关管M6也导通，同时实现对第五开关管M5的电压钳位，使第五开关管处于稳定的截止状态。

作为一种实现方式，为了防止第六开关管M6的导通与截止的时序出现紊乱，第二时钟信号线还与第一输出控制模块110电连接，以控制第一输出控制模块110的导通，通过该设置方式，能够保证第六开关管M6导通的时序与第一节点PU的时序相同。即当第二时钟信号线输出高电位时，第六开关管M6导通，同时第一输出控制模块110处于导通状态，第一节点PU为高电位，保证了在此阶段内，第六开关管M6的导通时序与第一节点PU时序一致。

作为一种实现方式，第一输出控制模块110包括第七开关管M7，第七开关管M7的第一端、第二端均与第二时钟信号线电连接的，第七开关管M7的第三端分别与第三开关管M3、第一输出模块120电连接。

需要说明的是，第七开关管M7与第六开关管M6的第一端的信号均为ECLKn，请结合图4，输出信号Eout1对应的ECK2，当扫描到ECK2的上升沿时，扫描驱动电路100控制第一输出控制模块110导通，使得第一节点PU为高电位，同时控制第二节点PD为低电位，进而向输出端口150持续输出的高电位信号。

作为一种实现方式，本申请提供的第一输出模块120包括第八开关管M8，第八开关管M8的第一端与第七开关管M7的第三端电连接，第八开关管M8的第二端与一高电位电源端电连接，第八开关管M8的第三端与输出端口150电连接。并且，为了起到保护第八开关管M8的作用，第八开关管M8的第一端与第三端之间还设置有电容。

需要说明的是，为了提升上述开关管的稳定性，当上述开关管为TFT管时，上述开关管中的部分或者全部的栅极的位置设置有背栅。换言之，请参阅图7，上述第一开关管、第二开关管、第三开关管、第四开关管、第五开关管、第六开关管、第七开关管以及第八开关管中部分或者全部的栅极的位置设置有背栅，例如，以第一晶体管为例说明，该第一晶体管设置有背栅，且背栅也与第一信号线电连接。其中，上述开关管上设置的背栅能够用于接入补偿电压，以补偿TFT管的阈值电压漂移，进而提升了TFT管的稳定性。

并且，对于第八开关管M8而言，其第一端的电压等于第一节点PU的电压，第二端的电压等于高电压电源端EVGH的电压，在实际应用中，第一节点PU的电压与高电压电源端EVGH的电压并不相同，例如，当第一节点PU的电压为20V时，高电压电源端EVGH的电压仅为15V，因此第八开关管M8的第一端与第二端之间存在电压差。因此，在第八开关管M8的工作过程中，会对第八开关管M8造成一定的损害，虽然这种损害是可逆的，可以通过第八开关管M8的自恢复实现修复，但是根据上述描述可知，在扫描驱动电流输出一帧信号中，实际上第八开关管M8会处于长时间的导通状态，因此长时间处于导通状态，使得第八开关管M8无法通过自恢复的方式实现恢复。

有鉴于此，为了解决上述问题，请参阅图8，第一输出控制模块110包括主输出控制模块与副输出控制模块，第一输出模块120包括主输出模块与副输出模块，主输出控制模块与主输出模块电连接，主输出模块还与输出端口150电连接，副输出控制模块与副输出模块电连接，副输出模块还与输出端口150电连接；其中，主输出控制模块用于控制主输出模块的导通，副输出控制模块用于控制副输出模块的导通，且当第一输出模块120导通时，主输出模块与副输出模块择一导通。

换言之，上述的第七开关管M7可以分为第七主开关管M71与第七副开关管M72，第八开关管M8可以分为的第八主开关管M81与第八副开关管M82，其中，第七主开关管M71与第七副开关管M72的第一端均与第二时钟信号线ECLKn电连接，第七主开关管M71的第二端与第八主开关管M81电连接，第七主开关管M71的第三端与高压电源端VDDO电连接；第七副开关管M72的第二端与第八副开关管M82电连接，第七副开关管M72的第三端与高压电源端VDDE电连接。当然地，为了起到保护第八主开关管M81与第八副开关管M82的作用，第八主开关管M81与第八副开关管M82的第一端与第二端之间均连接有电容。

通过该设置方式，可以实现利用第八主开关管M81或第八副开关管M82输出高电位信号，进而使得第八主开关管M81与第八副开关管M82能够有一定的时间实现自恢复。

例如，在扫描驱动电路100输出其中一帧信号时，当扫描到ECLKn的上升沿，此时第七主开关管M71与第七副开关管M72均导通，同时，若此时高压电源端VDDO输出高电位信号，而高压电源端VDDE未输出高电信号，则会驱动第八主开关管M81导通，而第八副开关管M82仍处于截止状态，实现了向输出端口150输出高电位的效果，同时使第八副开关管M82实现自恢复。

同理地，当扫描到ECLKn的上升沿，此时第七主开关管M71与第七副开关管M72均导通，同时，若此时高压电源端VDDO未输出高电位信号，而高压电源端VDDE输出高电信号，则会驱动第八副开关管M82导通，而第八主开关管M81仍处于截止状态，实现了向输出端口150输出高电位的效果，同时使第八主开关管M81实现自恢复。

可选地，第八主开关管M81与第八副开关管M82可以周期性的导通，也可以按照其他比例进行导通，例如，第八主开关管M81连续两帧导通，第八副开关管M82仅导通一帧，本申请对此并不做任何限定。

其中，本申请采用第八主开关管M81与第八副开关管M82周期性的导通的方式输出信号。例如，在奇数帧时，高压电源端VDDO输出高电位信号，高压电源端VDDE未输出高电位信号，以使第八主开关管M81导通，第八副开关管M82截止；在奇数帧时，高压电源端VDDO未输出高电位信号，高压电源端VDDE输出高电位信号，以使第八副开关管M82导通，第八主开关管M81截止，在此基础上，扫描驱动电路100的相应控制时序如图9所示。

需要说明的是，由于第一输出控制模块110与第一输出模块120均包括主模块与副模块，因此第二输出控制模块130中的第三开关管M3与第四开关管M4也需包括相应的主开关管与开关管，以更好的实现钳位功能。

具体地，第三开关管M3可以分为第三主开关管M31与第三副开关管M32，第三主开关管M31的第一端与第二输出模块140电连接，第三主开关管M31的第二端与一低电位电源端电连接，第三主开关管M31的第三端与主输出控制模块电连接；第三副开关管M32的第一端与第二输出模块140电连接，第三主开关管M31的第二端与一低电位电源端电连接，第三副开关管M32的第三端与副输出控制模块电连接。

第四开关管M4可以分为第四主开关管M41与第四副开关管M42，第四主开关管M41的第一端与主输出控制模块、主输出模块电连接，第四主开关管M41的第二端与一低电位电源端电连接，第四开关管M4的第三端与第二输出模块140电连接；第四副开关管M42的第一端与副输出控制模块、副输出模块电连接，第四副开关管M42的第二端与一低电位电源端电连接，第四副开关管M42的第三端与第二输出模块140电连接。

通过上述设置方式，能够保证第八主开关管M81与第八副开关管M82存在自恢复的时间，进而保证了器件性能。

第二实施例

本申请实施例还提供了一种显示面板，该显示面板包括第一实施例所述的扫描驱动电路100，由于扫描驱动电路100在第一实施例已经详细说明，因此本实施例不再进行赘述。

可以理解的，显示面板还包括GOA电路与像素电路，其中，GOA电路、扫描驱动电路均与像素电路电连接，以驱动该像素电路的工作。

综上所述，本申请提供了一种扫描驱动电路与显示面板，该一种扫描驱动电路，扫描驱动电路包括第一输出控制模块、第一输出模块、第二输出控制模块以及第二输出模块，第一输出控制模块与第一输出模块电连接，第二输出控制模块分别与第二输出模块、第一输出控制模块以及第一输出模块电连接，第一输出模块、第二输出模块均与输出端口电连接；第二输出模块还与第一时钟信号线连接，当扫描驱动电路处于重置阶段时，第一输出模块截止，且第二输出控制模块控制第二输出模块导通，第一时钟信号线输出低电位信号，以使第二输出模块在扫描驱动电路处于重置阶段时向输出端口输出低电位信号。由于本申请在设置时序时，使第二输出模块在扫描驱动电路处于重置阶段时导通，并且，此时第一时钟信号线输出低电位信号，因此在此阶段内，扫描驱动电路的输出端口可以输出低电位信号，进而使得像素电路在处于重置阶段时不会导通，降低了像素电路的功耗。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

对于本领域技术人员而言，显然本申请不限于上述示范性实施例的细节，而且在不背离本申请的精神或基本特征的情况下，能够以其它的具体形式实现本申请。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本申请的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本申请内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

Claims (12)

1.一种扫描驱动电路，其特征在于，所述扫描驱动电路包括第一输出控制模块、第一输出模块、第二输出控制模块以及第二输出模块，所述第一输出控制模块与所述第一输出模块电连接，所述第二输出控制模块分别与所述第二输出模块、所述第一输出控制模块以及所述第一输出模块电连接，所述第一输出模块、所述第二输出模块均与输出端口电连接；

所述第一输出控制模块向所述第一输出模块输送高电位时，所述第一输出模块导通，且当所述第一输出模块导通时，所述第一输出模块向所述输出端口输出高电位信号；

所述第二输出控制模块向所述第二输出模块输送高电位时，所述第二输出模块导通；其中，所述第一输出模块与所述第二输出模块择一导通；

所述第二输出模块还与第一时钟信号线连接，当所述扫描驱动电路处于重置阶段时，所述第一输出模块截止，且所述第二输出控制模块控制所述第二输出模块导通，所述第一时钟信号线输出低电位信号，以使所述第二输出模块在所述扫描驱动电路处于重置阶段时向所述输出端口输出低电位信号。

2.如权利要求1所述的扫描驱动电路，其特征在于，所述第二输出控制模块包括第一开关管与第二开关管，所述第一开关管的第一端、第二端均与第一信号线电连接，所述第二开关管的第一端、第二端均与第二信号线电连接，所述第一开关管、所述第二开关管的第三端均与所述第二输出模块电连接，且所述第一开关管与所述第二开关管用于控制所述第二输出模块的导通，其中，

所述第一信号线输出第N列信号，所述第二信号线输出第N-1列信号，且N为大于0的整数；所述扫描驱动电路在扫描到所述第N-1列信号或所述第N列信号的上升沿时，控制所述第二输出模块导通，以使所述第二输出模块在所述扫描驱动电路处于重置阶段时向所述输出端口输出低电位信号。

3.如权利要求2所述的扫描驱动电路，其特征在于，所述第二输出控制模块还包括第三开关管，所述第三开关管的第一端分别与所述第一开关管、所述第二开关管以及所述第二输出模块电连接，所述第三开关管的第二端与一低电位电源端电连接，所述第三开关管的第三端与所述第一输出模块电连接。

4.如权利要求2所述的扫描驱动电路，其特征在于，所述第一开关管与第二开关管为TFT管或三极管，且当所述第一开关管与所述第二开关管为TFT管时，所述TFT管的栅极的位置设置有背栅。

5.如权利要求1所述的扫描驱动电路，其特征在于，所述第二输出控制模块还包括第四开关管，所述第四开关管的第一端分别与所述第一输出控制模块、所述第一输出模块电连接，所述第四开关管的第二端与一低电位电源端电连接，所述第四开关管的第三端与所述第二输出模块电连接。

6.如权利要求1所述的扫描驱动电路，其特征在于，所述第二输出模块包括第五开关管，所述第五开关管的第一端与所述第二输出控制模块电连接，所述第五开关管的第二端与所述第一时钟信号线电连接，所述第五开关管的第三端与所述输出端口电连接；其中，

所述第一时钟信号线在数据写入阶段也输出低电位信号，且在所述数据写入阶段输出的低电位信号的时长小于在所述重置阶段输出的低电位信号的时长，以使所述第二输出模块在导通时输出两个不等时长的低电位信号。

7.如权利要求1所述的扫描驱动电路，其特征在于，所述第二输出控制模块还包括第六开关管，所述第六开关管的第一端与第二时钟信号线电连接，所述第六开关管的第二端与一低电位电源端电连接，所述第六开关管的第三端与所述第二输出模块电连接；其中，

当所述第六开关管导通时，所述第二输出模块处于截止状态。

8.如权利要求7所述的扫描驱动电路，其特征在于，所述第二时钟信号线还与所述第一输出控制模块电连接，以控制所述第一输出控制模块的导通。

9.如权利要求1所述的扫描驱动电路，其特征在于，所述第一输出控制模块包括主输出控制模块与副输出控制模块，所述第一输出模块包括主输出模块与副输出模块，所述主输出控制模块与所述主输出模块电连接，所述主输出模块还与所述输出端口电连接，所述副输出控制模块与所述副输出模块电连接，所述副输出模块还与所述输出端口电连接；其中，

所述主输出控制模块用于控制所述主输出模块的导通，所述副输出控制模块用于控制所述副输出模块的导通，且当所述第一输出模块导通时，所述主输出模块与所述副输出模块择一导通。

10.如权利要求9所述的扫描驱动电路，其特征在于，所述第二输出控制模块还包括第三主开关管与第三副开关管，所述第三主开关管的第一端与所述第二输出模块电连接，所述第三主开关管的第二端与一低电位电源端电连接，所述第三主开关管的第三端与所述主输出控制模块电连接；

所述第三副开关管的第一端与所述第二输出模块电连接，所述第三主开关管的第二端与一低电位电源端电连接，所述第三副开关管的第三端与所述副输出控制模块电连接。

11.如权利要求9所述的扫描驱动电路，其特征在于，所述第二输出控制模块还包括第四主开关管与第四副开关管，所述第四主开关管的第一端与所述主输出控制模块、所述主输出模块电连接，所述第四主开关管的第二端与一低电位电源端电连接，所述第四主开关管的第三端与所述第二输出模块电连接；

所述第四副开关管的第一端与所述副输出控制模块、所述副输出模块电连接，所述第四副开关管的第二端与一低电位电源端电连接，所述第四副开关管的第三端与所述第二输出模块电连接。

12.一种显示面板，其特征在于，所述显示面板包括如权利要求1至11任意一项所述的扫描驱动电路。

Images