CN1141502A - 形成半导体器件中金属间绝缘层的方法 - Google Patents

形成半导体器件中金属间绝缘层的方法 Download PDF

Info

Publication number
CN1141502A
CN1141502A CN96104047A CN96104047A CN1141502A CN 1141502 A CN1141502 A CN 1141502A CN 96104047 A CN96104047 A CN 96104047A CN 96104047 A CN96104047 A CN 96104047A CN 1141502 A CN1141502 A CN 1141502A
Authority
CN
China
Prior art keywords
insulating barrier
concentration
teos
thickness
forms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN96104047A
Other languages
English (en)
Other versions
CN1072839C (zh
Inventor
赵景洙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of CN1141502A publication Critical patent/CN1141502A/zh
Application granted granted Critical
Publication of CN1072839C publication Critical patent/CN1072839C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

披露了一种形成半导体器件中的金属间绝缘层的方法，它不仅具有优良的附着性和均匀的台阶覆盖，而且能防止由于湿气的透入而形成空隙。按照这种方法，首先在半导体衬底上形成金属互连。然后，通过使预定量的四乙基原硅酸盐(TEOS)气体和预定浓度的O3气在CVD炉中发生反应形成第一绝缘层，使其厚度足以填满金属互连之间的间隔。接着，使用同一炉但只改变TEOS的浓度下，在第一绝缘层上形成预定厚度的第二绝缘层。

Description

形成半导体器件中金属 间绝缘层的方法
本发明涉及制造半导体器件的方法，更具体地说，涉及在具有多级结构的金属互连的半导体器件中形成金属间绝缘层的方法。
随着半导体器件集成度的提高，要求具有多层的金属互连的半导体器件。在制造半导体器件中，每层的金属线之间的间隔以及两层之间的间隔应该用例如氧化物或氮化物之类的介电材料的金属间的绝缘层绝缘。对高质量的金属间绝缘层的要求是：抗水能力；对金属互连的高附着性；以及均匀的台阶复盖。目前一直使用例如硼磷硅酸盐玻璃(BPSG)，玻璃纤维(spin on glass)(SOG)以及四乙基原硅酸盐(TEOS)这些介电材料作为金属间绝缘层。
当使用BPSG作为金属间绝缘层时，需要一种附加的回流处理。因而，存在在层的内部预定位置形成空隙的问题。同时，当使用SOG作为绝缘层时，则由于湿气的透入而引起金属互连的腐蚀。其原因是因为层本身具有大量湿气并且它和金属层的附着性也差。
除上述材料之外，还提出了使用TEOS膜作为绝缘层的方法。该方法使四乙基原硅酸盐(TEOS)气体和O3气体进行反应形成TEOS膜。这种方法容易充满金属线之间的间隔，因为TEOS膜提高了表面反应的效果，但是形成的TEOS膜包括大量的湿气而且层本身可以直接从空气中吸收湿气。存在于湿气中的氢原子团穿过金属互连的表面，引起所形成的层的应力改变。如果这一改变是严重的，则在预定厚度所形成的层发生断裂。
因而，本发明的目的在于提供一种用来在半导体器件中形成金属之间绝缘层的方法，其不仅具有优良的附着性和均匀的台阶覆盖，而且能避免由于湿气的透入而引起空隙。
为实现本发明的目的，首先在半导体衬底上形成金属互连。然后，形成第一绝缘层，其厚度使得能够充分地填满在一层中的金属互连的线之间的间隔。该绝缘层本身通过使预定浓度的四乙基原硅酸盐气体和预定浓度的O3气体在CVD炉中发生反应制成。接着，在第一绝缘层上使用相同的CVD炉形成具有预定厚度的第二绝缘层，只是使用不同浓度的TEOS。
最好这样形成第一绝缘层：用浓度为3.0至5.0mol wt％的O3，淀积温度为360至420℃，TEOS的浓度为1.0至2.0slpm。此外，最好这样形成第二绝缘层：使用浓度为3.0至5.0mol wt％的O3，淀积温度为360至420℃，TEOS的浓度小于1.0至2.0slpm。
最好第一绝缘层的厚度为6,000或较高，第二绝缘层的厚度最好为1,000或小于1000。
图1是为测量形成的TEOS膜的物理性能而进行的实验结果表。旨在寻找形成第一绝缘层的最合适的条件。
图2是膜厚度随淀积时间而改变的曲线，其形成温度为390℃，TEOS气体的供应量为1.3slpm，O3的浓度为130g/m3。
图3是表示淀积的膜的淀积速率的曲线，此时的TEOS气体的供应量固定在1.3slpm，而O3的浓度按形成温度而改变。
图4是TEOS膜的淀积速率随TEOS气体的供应量而改变的曲线。
图5是半导体器件的SEM显微图，其中按照本发明的实施例形成有金属间绝缘层。
下面说明本发明的最佳实施例，但这并不构成对本发明构思的限制。
本发明的用于绝缘金属互连的绝缘层被分成两部分。换句话说，具有用来完全充满一层的金属互连中金属线之间的间隔的第一绝缘层以及用来覆盖金属互连和第一绝缘层的第二绝缘层。两层具有不同的性能，取决于各自的形成方法。
下面更详细地说明本发明。
首先在半导体衬底上通过淀积以及形成金属图形形成金属互连。然后，通过化学蒸汽淀积方法使TEOS气体和O3气体发生反应，按顺序形成第一第二绝缘层。
TEOS气体是形成绝缘层的原料之一。
所述第一绝缘层是这样形成：用浓度为3.0至5.0mol wt％的O3形成温度为360至420℃，TEOS浓度为1.0至2.0slpm。最好这样形成第一绝缘层，使其完全充满在一层的金属互连中金属线之间的间隔，从而提高或保持半导体器件的性能。在本实施例中，第一绝缘层的厚度为6000。
接着在第一绝缘层上形成预定厚度的第二绝缘层，其中第二绝缘层具有不同于第一绝缘层的物理性能。第一绝缘层的反应炉最好和第二绝缘层的为同一个，以便减少和空气中存在的湿气的接触。
第二绝缘层的形成条件除去TEOS的浓度之外应当和第一绝缘层的相同。即，O3的浓度为3.0至5.0mol wt％，淀积温度为360至420℃，这些和第一绝缘层的相同，而TEOS的浓度为0.5slpm或更低，它低于第一绝缘层的浓度，第二绝缘层的厚度应该控制在1000或1000以下。
图1是表示为了寻找形成第一绝缘层的合适条件测量所形成的TEOS膜的物理性能所得结果的表。
为了形成厚度为6000的第一绝缘层，分别使形成温度为360、390和420℃，TEOS气体供应量为1.3、2.3和3.3slpm，O3的浓度为70g/m3(＝3.27mol wt％)，100g/m3(＝4.66mol wt％)。
在上述条件下，为了获得应力改变率，测量在形成的第一绝缘层的厚度中的应力和收缩率。此外，还测量淀积厚度，均匀度，每分钟的淀积率，反射系数(R.I)，平整度和一致性。
所示结果如下：在420℃的高温下1.3至1.4％的低应力改变率；在420℃的高温下17至24％的高应力改变率以及大约0.5％的低的厚度收缩率；以及在360和390℃下0.2％以内的非常低的厚度收缩率。当给定的TEOS的浓度为1.3slpm，淀积温度为360和420℃时，根据O3的浓度第一绝缘层的收缩率如下。
对于淀积温度为360℃，O3的浓度为70g/m3，100g/m3和130g/m3，收缩率分别为1.60、1.23和1.86％。此外，对于淀积温度为420℃，O3浓度为70g/m3，100g/m3和130g/m3，收缩率分别为0.35、0.12和0.52％。这样，当给定的O3浓度为130g/m3时，表现出的改变率为一相对高的值。
从上述结果可见，当O3的浓度为130g/m3的情况下，因为在层中存在大量湿气决定了所形成的层是多孔的。因为绝缘层的构成原子致密地结合，所以表现出优异的物理性能。因而，O3的浓度为130g/m3的情况被从本发明的最合适的范围内排除了。
此外，为了确定对于淀积温度为390℃的TEOS气体的合适的供给量，O3浓度为100g/m3，以及TEOS气体供应量为1.3，2.3，和3.3slpm，厚度收缩率分别为0.52，1.20和1.50％。这结果表明TEOS浓度为2.3，3.3slpm比TEOS浓度为1.3所形成的层更为疏松，因为前者比后者具有较大量的湿气。当绝缘层的构成原子被致密地结合时，就表现出优良的物理性能。因而，2.3和3.3slpm的情况被从本发明的合适范围内排除了。
用于本发明的大部分试样接近于指定的厚6000的厚度。一致性的值为0.89至2.59％。在淀积温度为390℃，TEOS气体供应量为3.3slpm，O3浓度为4.66mol wt％时淀积率具有最高值。当淀积第一绝缘层时的反射系数几乎和退火30分钟后的反射系数相同。当淀积温度为420℃时平整度(planarity)几乎相同且为最大值。一致性范围为10至41％。此外，TEOS气体供应量为1.35slpm以及O3的浓度为4.6mol wt％。
图2是当形成温度为390℃，TEOS气体供应量为1.3slpm，以及O3的浓度为130g/m3时膜厚随淀积时间的改变曲线。
如图2所示淀积厚度随淀积时间线性地增加。因此，确定为获得6000A或更大的厚度所需的淀积时间至少为560秒或更长。
图3是当TEOS的浓渡固定为1.3slpm，改变O3的浓度时淀积膜的淀积速率按形成温度变化的曲线。
如图3所示，当O3浓度增加时，每分钟的淀积速率减少。而且，表现出在给定的温度范围内，在高温时淀积速率比在低温时的淀积速率低。
图4是TEOS膜的淀积速率随TEOS气体供应量变化的曲线。如图4所示，当IEOS的量增加时，淀积速率线性地增加。
图5是半导体器件的SEM显微图，其中形成有按本发明的实施例的金属间绝缘层。
如图所示，没有空隙发生。这样便确定在形成的层内没有象常规技术中那样透入湿气成分或氢原子团。
如以前所详细说明的，本发明的金属间绝缘层由两层构成，它们具有彼此不同的性能。此外，它们不仅具有合适范围的物理性能，而且也可以阻止湿气的透入。因而，本发明可以减少空隙的发生和应力的变化，而这些是半导体器件中故障的主要原因。此外，本发明不仅提供了抑制空隙发生的现象，而且还提高了生产量，因为两层绝缘层在同一炉中形成。
此处披露的发明的实施例的其它的特点和优点本领域的普通技术人员在阅读上面的说明之后将更明显地看出。在这方面，虽然相当详细地说明了本发明的特定实施例，但在不脱离本发明的构思的情况下这些实施例可以被修改和改型。

Claims (4)

1、一种形成半导体器件中金属间绝缘层的方法，包括下例步骤：
在半导体衬底上形成金属互连；
在化学蒸汽淀积炉中使预定量的四乙基原硅酸盐气体和预定量的O3气发生反应形成第一绝缘层到其厚度能够完全地充满金属互连之间的间隔；以及
在第一绝缘层上，在同一炉中形成预定厚度的第二绝缘层，其形成条件和形成第一绝缘层时相比仅改变TEOS的浓度。
2、如权利要求1的方法，其中所述第一绝缘层在浓度为3.0至5.0mol wt％的O3，淀积温度为360至420℃，TEOS的浓度为1.0至2.0slpm的条件下形成。
3、如权利要求1的方法，其中所述第二绝缘层在浓度为3.0至5.Omol wt％的O3，淀积温度为360至420℃，TEOS浓度为小于0.5slpm的条件下形成。
4、如权利要求1的方法，其中所述第一绝缘层的厚度为6000或以上，第二绝缘层的厚度为1000或更小。
CN96104047A 1995-03-04 1996-03-04 形成半导体器件中金属间绝缘层的方法 Expired - Fee Related CN1072839C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1019950004444A KR0144227B1 (ko) 1995-03-04 1995-03-04 반도체 소자의 콘택 형성 방법
KR444/95 1995-03-04
KR444/1995 1995-03-04

Publications (2)

Publication Number Publication Date
CN1141502A true CN1141502A (zh) 1997-01-29
CN1072839C CN1072839C (zh) 2001-10-10

Family

ID=19409228

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96104047A Expired - Fee Related CN1072839C (zh) 1995-03-04 1996-03-04 形成半导体器件中金属间绝缘层的方法

Country Status (2)

Country Link
KR (1) KR0144227B1 (zh)
CN (1) CN1072839C (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03175632A (ja) * 1989-12-04 1991-07-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH0680657B2 (ja) * 1989-12-27 1994-10-12 株式会社半導体プロセス研究所 半導体装置の製造方法

Also Published As

Publication number Publication date
KR960035798A (ko) 1996-10-28
KR0144227B1 (ko) 1998-08-17
CN1072839C (zh) 2001-10-10

Similar Documents

Publication Publication Date Title
US5489552A (en) Multiple layer tungsten deposition process
US5554559A (en) Method of manufacturing a semiconductor device having a capacitor with a ferroelectric, dielectric
US6566186B1 (en) Capacitor with stoichiometrically adjusted dielectric and method of fabricating same
US5751540A (en) Ferroelectric capacitor with rhodium electrodes
CN1738009A (zh) 用于淀积具有多层结构的TiN薄膜的方法
JP2009177192A (ja) 半導体デバイスとゲート誘電体組み合わせ層の形成方法
US7943506B2 (en) Semiconductor device and production method therefor
CN1072839C (zh) 形成半导体器件中金属间绝缘层的方法
US5804509A (en) Varying TEOS flow rate while forming intermetallic insulating layers in semiconductor devices
JP2002319673A (ja) 半導体デバイスとゲート誘電体層の形成方法
JP2703206B2 (ja) 強誘電体キャパシタ及びその製造方法
US7320945B2 (en) Gradient low k material
WO2002031873A1 (en) Integration of cvd tantalum oxide with titanium nitride and tantalum nitride to form mim capacitors
CN1702841A (zh) 用于制造半导体装置的方法
US6214661B1 (en) Method to prevent oxygen out-diffusion from BSTO containing micro-electronic device
US20050215005A1 (en) Capacitor with stoichiometrically adjusted dielectric and method of fabricating same
JP3789501B2 (ja) 半導体装置に用いられる絶縁膜構造の製造方法
JP4977289B2 (ja) キャパシタ誘電体膜及びスパッタリングターゲット
CN1448998A (zh) 阻挡氢离子渗透的金属层间介电层的制造方法
CN100343990C (zh) 半导体结构及其制造方法
JP3158835B2 (ja) 半導体装置とその製造方法
DE102007032387B4 (de) Leistungshalbleiterbauelement und DMOS - Leistungshalbleiterbauelement
KR20050035024A (ko) 반도체 소자의 층간 절연막 형성 방법
KR100640534B1 (ko) 반도체 소자의 금속 배선간 절연막 구조 및 그 형성 방법
CN1146021C (zh) 具有多层布线的半导体器件的制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: HYNIX SEMICONDUCTOR INC.

Free format text: FORMER NAME OR ADDRESS: HYUNDAI ELECTRONICS INDUSTRIES CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Gyeonggi Do, South Korea

Patentee after: Hairyoksa Semiconductor Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Hyundai Electronics Industries Co., Ltd.

C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee