CN114144890A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN114144890A
CN114144890A CN202080053170.XA CN202080053170A CN114144890A CN 114144890 A CN114144890 A CN 114144890A CN 202080053170 A CN202080053170 A CN 202080053170A CN 114144890 A CN114144890 A CN 114144890A
Authority
CN
China
Prior art keywords
region
semiconductor device
accumulation
semiconductor substrate
depth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080053170.XA
Other languages
English (en)
Inventor
今川铁太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN114144890A publication Critical patent/CN114144890A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

提供一种半导体装置，其具备晶体管部和二极管部，并且具备：第一导电型的漂移区，其设置于半导体基板；第一导电型的蓄积区，其在晶体管部和二极管部中设置于比漂移区更靠半导体基板的正面侧的位置；以及第一寿命控制区，其在晶体管部和二极管部中设置于半导体基板的正面侧。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体装置及其制造方法。
背景技术
以往，已知有具有晶体管部和二极管部的半导体装置(例如，参照专利文献1-4)。
专利文献1：日本特开2015-138801号公报
专利文献2：日本特开2017-11000号公报
专利文献3：国际公开第2018/030440号
专利文献4：国际公开第2019/142706号
技术问题
在以往的半导体装置中，优选改善晶体管部与二极管部的载流子的平衡。
发明内容
在本发明的第一方式中，提供一种半导体装置，上述半导体装置具备晶体管部和二极管部，并且具备：第一导电型的漂移区，其设置于半导体基板；第一导电型的蓄积区，其在晶体管部和二极管部中设置于比漂移区更靠半导体基板的正面侧的位置；以及第一寿命控制区，其在晶体管部和二极管部中设置于半导体基板的正面侧。
第一寿命控制区可以设置于半导体基板的整面。
可以具备设置于半导体基板的背面侧的整面的第二寿命控制区。
半导体装置可以具备设置于半导体基板的正面的多个沟槽部。第一寿命控制区的深度可以比多个沟槽部的深度深。
蓄积区的深度可以在多个沟槽部的沟槽深度以内。
第一寿命控制区的深度可以比蓄积区的与漂移区之间的边界的深度的2倍深。
第一寿命控制区的深度可以为5μm以上且20μm以内。
第一寿命控制区的寿命抑制剂的剂量可以为0.5E10cm-2以上且1E13cm-2以下。
第一寿命控制区可以从半导体基板的背面侧被进行注入。
蓄积区可以具有设置于比漂移区更靠正面侧的位置的第一蓄积区和设置于第一蓄积区的下方的第二蓄积区。
蓄积区的离子注入的剂量可以为1E12cm-2以上且1E13cm-2以下。
蓄积区的深度可以为1μm以上且5μm以下。
晶体管部可以具有掺杂浓度高于漂移区的掺杂浓度的第一导电型的发射区。蓄积区在俯视时可以设置于比设置有发射区的区域大的范围。
晶体管部可以具有与二极管部邻接的边界部和与发射极电极电连接的虚设沟槽部。边界部的沟槽部可以是虚设沟槽部。
边界部可以具有：蓄积区；第二导电型的基区，其设置于正面侧；接触区，其设置于比基区更靠正面侧的位置，且掺杂浓度高于基区的掺杂浓度；以及第二导电型的插塞区，其设置于接触区的正面侧且掺杂浓度高于接触区的掺杂浓度。
边界部可以不具有发射区。
在本发明的第二方式中，提供一种制造方法，是具有晶体管部和二极管部的半导体装置的制造方法，其包括：在半导体基板设置第一导电型的漂移区的阶段；在晶体管部和二极管部中，在比漂移区更靠半导体基板的正面侧的位置设置第一导电型的蓄积区的阶段；以及在晶体管部和二极管部中，在半导体基板的正面侧设置第一寿命控制区的阶段。
设置第一寿命控制区的阶段可以包括从半导体基板的背面侧照射杂质的阶段。
设置第一寿命控制区的阶段可以包括以0.5E10cm-2以上且1E12cm-2以下的剂量注入杂质的阶段。
设置蓄积区的阶段可以包括以3E12cm-2以上且6E12cm-2以下的剂量进行离子注入的阶段。
应予说明，上述发明内容并未列举出本发明的全部特征。另外，这些特征组的子组合也能够成为发明。
附图说明
图1A表示实施例的半导体装置100的俯视图的一例。
图1B是表示图1A中的a-a’截面的一例的图。
图1C是表示图1A中的b-b’截面的一例的图。
图2A表示实施例的半导体装置100的俯视图的一例。
图2B是表示图2A中的c-c’截面的一例的图。
图2C是表示图2A中的d-d’截面的一例的图。
图2D是用于说明由蓄积区16的级数引起的特性的差异的图。
图3是放大台面部71的附近而得的截面图的一例。
图4是表示半导体装置100的芯片端部的俯视图的一例。
图5是比较例的半导体装置500的截面图的一例。
符号说明
10…半导体基板、12…发射区、14…基区、15…接触区、16…蓄积区、17…阱区、18…漂移区、19…插塞区、20…缓冲区、21…正面、22…集电区、23…背面、24…集电极电极、25…连接部、30…虚设沟槽部、31…延伸部分、32…虚设绝缘膜、33…连接部分、34…虚设导电部、38…层间绝缘膜、40…栅极沟槽部、41…延伸部分、42…栅极绝缘膜、43…连接部分、44…栅极导电部、45…栅极流道、50…栅极金属层、52…发射极电极、54…接触孔、55…接触孔、56…接触孔、70…晶体管部、71…台面部、80…二极管部、81…台面部、82…阴极区、90…边界部、91…台面部、100…半导体装置、101…曲线、102…曲线、150…寿命控制区、160…寿命控制区、500…半导体装置、516…蓄积区、550…寿命控制区、560…寿命控制区、570…晶体管部、580…二极管部
具体实施方式
以下，通过发明的实施方式对本发明进行说明，但以下的实施方式并不限定权利要求书所涉及的发明。另外，实施方式中说明的特征的组合并非全部都是发明的技术方案所必须的。
在本说明书中，将与半导体基板的深度方向平行的方向上的一侧称为“上”，将另一侧称为“下”。将基板、层或其他部件的两个主表面中的一个面称为上表面，将另一个面称为下表面。“上”、“下”、“正”、“背”的方向并不限定于重力方向或实际安装半导体装置时向基板等安装的方向。
在本说明书中，有时使用X轴、Y轴以及Z轴的直角坐标轴来说明技术事项。在本说明书中，将与半导体基板的上表面平行的面设为XY面，将半导体基板的深度方向设为Z轴。应予说明，在本说明书中，将在Z轴方向上观察半导体基板的情况称为俯视。
在各实施例中，虽然示出了将第一导电型设为N型、将第二导电型设为P型的例子，但也可以将第一导电型设为P型、将第二导电型设为N型。在这种情况下，各实施例中的基板、层、区域等的导电型为各自相反的极性。
在本说明书中，在标记了n或p的层和/或区域中，分别意味着电子或空穴作为多数载流子。另外，标注于n或p的“+”意味着是比没有标注该“+”的层和/或区域的掺杂浓度高，标注于n和/或p的“-”意味着是比没有标注该“-”的层和/或区域的掺杂浓度低，“++”意味着掺杂浓度比“+”的掺杂浓度高，“--”意味着掺杂浓度比“-”的掺杂浓度低。
在本说明书中，掺杂浓度是指施主或受主化的掺杂剂的浓度。因此，其单位为/cm3。在本说明书中，有时用施主和受主的浓度差(即净掺杂浓度)作为掺杂浓度。在这种情况下，掺杂浓度可以用SR法测定。另外，也可以将施主和受主的化学浓度作为掺杂浓度。在这种情况下，掺杂浓度能够用SIMS法测定。如果没有特别的限定，可以使用上述掺杂浓度中的任一种作为掺杂浓度。如果没有特别的限定，则可以将掺杂区中的掺杂浓度分布的峰值作为该掺杂区的掺杂浓度。
另外，在本说明书中，剂量是指在进行离子注入时，被注入到晶片的单位面积的离子的个数。因此，其单位为/cm2。应予说明，半导体区的剂量可以设为遍及该半导体区域的深度方向而对掺杂浓度进行积分而得的积分浓度。该积分浓度的单位为/cm2。因此，可以将剂量与积分浓度视为相同。积分浓度可以是到半值宽度为止的积分值，在与其他的半导体区的光谱重叠的情况下，可以排除其他半导体区的影响而导出。
由此，在本说明书中，可以将掺杂浓度的高低称为剂量的高低。即，在一个区域的掺杂浓度高于其他区域的掺杂浓度的情况下，能够理解为该一个区域的剂量高于其他区域的剂量。
图1A表示实施例的半导体装置100的俯视图的一例。本例的半导体装置100是具备晶体管部70和二极管部80的半导体芯片。例如，半导体装置100是反向导通IGBT(RC-IGBT：Reverse Conducting IGBT)。
晶体管部70是将设置于半导体基板10的背面侧的集电区22投影到半导体基板10的上表面而得的区域。集电区22具有第二导电型。作为一例，本例的集电区22为P+型。晶体管部70包括IGBT等晶体管。晶体管部70包括位于晶体管部70与二极管部80的边界的边界部90。
二极管部80是将设置于半导体基板10的背面侧的阴极区82投影到半导体基板10的上表面而得的区域。阴极区82具有第一导电型。作为一例，本例的阴极区82为N+型。二极管部80包括在半导体基板10的上表面与晶体管部70相邻地设置的续流二极管(FWD：FreeWheel Diode)等二极管。
在图1A中，示出半导体装置100的边缘侧即芯片端部周边的区域，省略其他区域。例如，在本例的半导体装置100的Y轴方向负侧的区域可以设置有边缘终端结构部。边缘终端结构部缓和半导体基板10的上表面侧的电场集中。边缘终端结构部例如具有保护环、场板、降低表面电场部以及将它们组合而成的结构。应予说明，在本例中，为了方便，对Y轴方向的负侧的边缘进行说明，但对于半导体装置100的其他边缘也是同样的。
半导体基板10可以是硅基板，也可以是碳化硅基板，还可以是氮化镓等氮化物半导体基板等。本例的半导体基板10是硅基板。
本例的半导体装置100在半导体基板10的正面具备栅极沟槽部40、虚设沟槽部30、发射区12、基区14、接触区15、和阱区17。另外，本例的半导体装置100具备设置于半导体基板10的正面的上方的发射极电极52和栅极金属层50。
发射极电极52设置于栅极沟槽部40、虚设沟槽部30、发射区12、基区14、接触区15和阱区17的上方。另外，栅极金属层50设置于栅极沟槽部40和阱区17的上方。
发射极电极52和栅极金属层50由包含金属的材料形成。例如，发射极电极52的至少一部分区域可以由铝、铝-硅合金、或铝-硅-铜合金形成。栅极金属层50的至少一部分区域可以由铝、铝-硅合金、或铝-硅-铜合金形成。发射极电极52和栅极金属层50可以在由铝等形成的区域的下层具有由钛、钛化合物等形成的势垒金属。发射极电极52和栅极金属层50相互分离地设置。
发射极电极52和栅极金属层50隔着层间绝缘膜38设置于半导体基板10的上方。在图1A中省略了层间绝缘膜38。贯通层间绝缘膜38而设置有接触孔54、接触孔55和接触孔56。
接触孔55将栅极金属层50与晶体管部70内的栅极导电部连接。在接触孔55的内部可以形成有由钨等形成的插塞。
接触孔56将发射极电极52与虚设沟槽部30内的虚设导电部连接。在接触孔56的内部可以形成有由钨等形成的插塞。
连接部25将发射极电极52或栅极金属层50等正面侧电极与半导体基板10电连接。在一例中，连接部25设置于栅极金属层50与栅极导电部之间。连接部25也设置于发射极电极52与虚设导电部之间。连接部25是掺杂有杂质的多晶硅等具有导电性的材料。在此，连接部25是掺杂有N型杂质的多晶硅(N+)。连接部25隔着氧化膜等绝缘膜等设置于半导体基板10的正面的上方。
栅极沟槽部40沿着预定的排列方向(在本例中为X轴方向)以预定的间隔排列。本例的栅极沟槽部40可以具有沿着与半导体基板10的正面平行且与排列方向垂直的延伸方向(在本例中为Y轴方向)延伸的两个延伸部分41和将两个延伸部分41连接的连接部分43。
连接部分43优选至少一部分形成为曲线状。通过将栅极沟槽部40的两个延伸部分41的端部连接，能够缓和延伸部分41的端部处的电场集中。在栅极沟槽部40的连接部分43处，栅极金属层50可以与栅极导电部连接。
虚设沟槽部30是与发射极电极52电连接的沟槽部。虚设沟槽部30与栅极沟槽部40同样地沿着预定的排列方向(在本例中为X轴方向)以预定的间隔排列。本例的虚设沟槽部30与栅极沟槽部40同样地，可以在半导体基板10的正面具有U字形状。也就是说，虚设沟槽部30可以具有沿着延伸方向延伸的2个延伸部分31和将2个延伸部分31连接的连接部分33。
本例的晶体管部70具有使2个栅极沟槽部40和3个虚设沟槽部30反复排列而成的结构。也就是说，本例的晶体管部70以2：3的比率具有栅极沟槽部40和虚设沟槽部30。例如，晶体管部70在两条延伸部分41之间具有一条延伸部分31。另外，晶体管部70具有与栅极沟槽部40相邻的两条延伸部分31。
但是，栅极沟槽部40与虚设沟槽部30的比率并不限定于本例。栅极沟槽部40与虚设沟槽部30的比率可以是1：1，也可以是2：4。另外，也可以设为在晶体管部70不设置虚设沟槽部30而全部为栅极沟槽部40的所谓全栅结构。
阱区17是设置于比后述的漂移区18更靠半导体基板10的正面侧的位置的第二导电型的区域。阱区17是设置于半导体装置100的边缘侧的阱区的一例。作为一例，阱区17是P+型。阱区17从设置有栅极金属层50的一侧的有源区的端部起形成在预先确定的范围内。阱区17的扩散深度可以比栅极沟槽部40和虚设沟槽部30的深度深。栅极沟槽部40和虚设沟槽部30的、栅极金属层50侧的一部分区域形成于阱区17。栅极沟槽部40和虚设沟槽部30的延伸方向上的端部的底部可以被阱区17覆盖。
接触孔54在晶体管部70中形成于发射区12和接触区15的各区域的上方。另外，接触孔54在二极管部80中设置于基区14的上方。接触孔54在边界部90中设置于接触区15的上方。接触孔54在二极管部80中设置于基区14的上方。任一接触孔54都未设置于在Y轴方向两端设置的阱区17的上方。这样，在层间绝缘膜形成有1个或多个接触孔54。1个或多个接触孔54可以沿延伸方向延伸设置。应予说明，在接触孔54的下方可以设置有插塞区19。关于插塞区19将在后面进行描述。
边界部90是设置于晶体管部70且与二极管部80邻接的区域。边界部90包括接触区15。本例的边界部90不包括发射区12。在一例中，边界部90的沟槽部是虚设沟槽部30。本例的边界部90以X轴方向上的两端成为虚设沟槽部30的方式配置。
台面部71、台面部91和台面部81是在与半导体基板10的正面平行的面内与沟槽部相邻而设置的台面部。台面部是指半导体基板10的被相邻的两个沟槽部所夹的部分，可以是从半导体基板10的正面到各沟槽部的最深的底部的深度为止的部分。可以将各沟槽部的延伸部分设为1个沟槽部。也就是说，可以将被两个延伸部分所夹的区域作为台面部。
台面部71在晶体管部70中与虚设沟槽部30或栅极沟槽部40中的至少一者相邻而设置。台面部71在半导体基板10的正面包括阱区17、发射区12、基区14和接触区15。在台面部71中，发射区12和接触区15在延伸方向上交替而设置。
台面部91设置于边界部90。台面部91在半导体基板10的正面具有接触区15和阱区17。
台面部81在二极管部80中设置于被相邻的虚设沟槽部30所夹的区域。台面部81在半导体基板10的正面具有基区14、接触区15、和阱区17。
基区14是在晶体管部70和二极管部80中设置于半导体基板10的正面侧的第二导电型的区域。作为一例，基区14为P-型。基区14在半导体基板10的正面可以设置于台面部71和台面部91的Y轴方向上的两端部。应予说明，图1A仅示出了该基区14的Y轴方向的一个端部。
发射区12是掺杂浓度高于漂移区18的掺杂浓度的第一导电型的区域。作为一例，本例的发射区12为N+型。发射区12的掺杂剂的一例是砷(As)。发射区12在台面部71的正面与栅极沟槽部40接触而设置。发射区12可以从夹着台面部71的两个沟槽部中的一个沟槽部沿X轴方向延伸设置到另一个沟槽部。发射区12也设置于接触孔54的下方。
另外，发射区12可以与虚设沟槽部30接触，也可以不与虚设沟槽部30接触。本例的发射区12与虚设沟槽部30接触。发射区12可以不设置于边界部90的台面部91。
接触区15是掺杂浓度高于基区14的掺杂浓度的第二导电型的区域。作为一例，本例的接触区15为P+型。本例的接触区15设置于台面部71和台面部91的正面。接触区15可以在X轴方向上从夹着台面部71或台面部91的两条沟槽部中的一方设置到另一方。接触区15可以与栅极沟槽部40接触，也可以不与栅极沟槽部40接触。另外，接触区15可以与虚设沟槽部30接触，也可以不与虚设沟槽部30接触。在本例中，接触区15与虚设沟槽部30和栅极沟槽部40接触。接触区15也设置于接触孔54的下方。应予说明，接触区15也可以设置于台面部81。
图1B是表示图1A中的a-a’截面的一例的图。a-a’截面是在晶体管部70中通过发射区12的XZ面。本例的半导体装置100在a-a’截面中具有半导体基板10、层间绝缘膜38、发射极电极52和集电极电极24。发射极电极52形成于半导体基板10和层间绝缘膜38的上方。
漂移区18是设置于半导体基板10的第一导电型的区域。作为一例，本例的漂移区18为N-型。漂移区18可以是在半导体基板10中未形成其他掺杂区而残留的区域。即，漂移区18的掺杂浓度可以是半导体基板10的掺杂浓度。
缓冲区20是设置于漂移区18的下方的第一导电型的区域。作为一例，本例的缓冲区20为N型。缓冲区20的掺杂浓度高于漂移区18的掺杂浓度。缓冲区20可以作为防止从基区14的下表面侧扩展的耗尽层到达第二导电型的集电区22和第一导电型的阴极区82的场阻止层而发挥功能。
集电区22在晶体管部70中设置于缓冲区20的下方。阴极区82在二极管部80中设置于缓冲区20的下方。集电区22与阴极区82的边界是晶体管部70与二极管部80的边界。
集电极电极24形成于半导体基板10的背面23。集电极电极24由金属等导电材料形成。
基区14是在台面部71、台面部91和台面部81中设置于漂移区18的上方的第二导电型的区域。基区14与栅极沟槽部40接触而设置。基区14可以与虚设沟槽部30接触而设置。
发射区12在台面部71中设置于基区14与正面21之间。发射区12与栅极沟槽部40接触而设置。发射区12可以与虚设沟槽部30接触，也可以不与虚设沟槽部30接触。应予说明，发射区12可以不设置于台面部91。
接触区15在台面部91中设置于基区14的上方。接触区15在台面部91中与栅极沟槽部40接触而设置。在其他截面中，接触区15可以设置于台面部71的正面21。
插塞区19是掺杂浓度高于接触区15的掺杂浓度的第二导电型的区域。作为一例，本例的插塞区19为P++型。本例的插塞区19设置于正面21。在台面部91中，插塞区19设置于接触区15的上方。在台面部81中，插塞区19设置于基区14的上方。插塞区19可以以沿着接触孔54在Y轴方向上延伸的方式设置于台面部91和台面部81。
蓄积区16是设置于比漂移区18更靠半导体基板10的正面21侧的位置的第一导电型的区域。作为一例，本例的蓄积区16为N+型。蓄积区16设置于晶体管部70和二极管部80。本例的蓄积区16还设置于边界部90。由此，半导体装置100能够避免蓄积区16的掩模偏离。
另外，蓄积区16与栅极沟槽部40接触地设置。蓄积区16可以与虚设沟槽部30接触，也可以不与虚设沟槽部30接触。蓄积区16的掺杂浓度高于漂移区18的掺杂浓度。蓄积区16的离子注入的剂量可以为1E12cm-2以上且1E13cm-2以下。另外，蓄积区16的离子注入剂量可以为3E12cm-2以上且6E12cm-2以下。通过设置蓄积区16，能够提高载流子注入促进效果(IE效果)，从而降低晶体管部70的导通电压。应予说明，E是指10的幂乘，例如1E12cm-2是指1×1012cm-2。
一个以上的栅极沟槽部40和一个以上的虚设沟槽部30设置于正面21。各沟槽部从正面21设置到漂移区18。在设置有发射区12、基区14、接触区15和蓄积区16中的至少任一个的区域中，各沟槽部也贯通这些区域而到达漂移区18。沟槽部贯通掺杂区并不限于按照在形成掺杂区之后形成沟槽部的顺序来制造的情况。在形成沟槽部之后，在沟槽部之间形成掺杂区的情况也包含在沟槽部贯通掺杂区的情况中。
栅极沟槽部40具有形成于正面21的栅极沟槽、栅极绝缘膜42和栅极导电部44。栅极绝缘膜42覆盖栅极沟槽的内壁而形成。栅极绝缘膜42可以通过将栅极沟槽的内壁的半导体氧化或氮化而形成。栅极导电部44在栅极沟槽的内部形成于比栅极绝缘膜42靠内侧的位置。栅极绝缘膜42将栅极导电部44与半导体基板10绝缘。栅极导电部44由多晶硅等导电材料形成。栅极沟槽部40在正面21被层间绝缘膜38覆盖。
栅极导电部44在半导体基板10的深度方向上包括与隔着栅极绝缘膜42在台面部71侧相邻的基区14对置的区域。如果对栅极导电部44施加预定的电压，则在基区14中的与栅极沟槽接触的界面的表层形成基于电子的反转层的沟道。
虚设沟槽部30可以具有与栅极沟槽部40相同的结构。虚设沟槽部30具有形成于正面21侧的虚设沟槽、虚设绝缘膜32和虚设导电部34。虚设绝缘膜32覆盖虚设沟槽的内壁而形成。虚设导电部34形成于虚设沟槽的内部，并且形成于比虚设绝缘膜32靠内侧的位置。虚设绝缘膜32将虚设导电部34与半导体基板10绝缘。虚设沟槽部30在正面21被层间绝缘膜38覆盖。
层间绝缘膜38设置于正面21。在层间绝缘膜38的上方设置有发射极电极52。在层间绝缘膜38设置有用于将发射极电极52与半导体基板10电连接的1个或多个接触孔54。接触孔55和接触孔56也可以同样地贯通层间绝缘膜38而设置。
寿命控制区150是通过向半导体基板10的内部注入杂质等而有意地形成有寿命抑制剂的区域。寿命抑制剂是载流子的复合中心。寿命抑制剂可以是晶体缺陷。例如，寿命抑制剂可以是空位、多个空位、它们与构成半导体基板10的元素的复合缺陷、或位错。另外，寿命抑制剂也可以是氦、氖等稀有气体元素、铂等金属元素等。寿命控制区150能够通过向半导体基板10注入氦等而形成。
寿命控制区150设置于半导体基板10的正面21侧。寿命控制区150设置于晶体管部70和二极管部80双方。寿命控制区150可以通过从正面21侧注入杂质而形成，也可以通过从背面23侧注入杂质而形成。寿命控制区150是设置于正面21侧的第一寿命控制区的一例。
本例的寿命控制区150设置于半导体基板10的整面。因此，可以在不使用掩模的情况下形成寿命控制区150。用于形成寿命控制区150的杂质的剂量可以为0.5E10cm-2以上且1E13cm-2以下。另外，用于形成寿命控制区150的杂质的剂量可以为5E10cm-2以上且5E11cm-2以下。
另外，本例的寿命控制区150通过从背面23侧的注入而形成。例如，寿命控制区150通过从背面23侧照射氦而形成。由此，能够避免对半导体装置100的正面21侧的影响。在此，关于寿命控制区150是通过从正面21侧的注入而形成还是通过从背面23侧的注入而形成，能够通过利用SR法或漏电流的测定获取正面21侧的状态来进行判断。
寿命控制区160设置于半导体基板10的背面23侧。寿命控制区160设置于晶体管部70和二极管部80双方。寿命控制区160设置于比缓冲区20靠正面21侧的位置。寿命控制区160可以设置于缓冲区20。
另外，寿命控制区160设置于半导体基板10的背面23侧的整面。也就是说，可以不使用掩模而形成寿命控制区160。寿命控制区160可以通过寿命控制区150的形成方法中的任一方法来形成。可以通过从半导体基板10的背面23侧注入杂质而形成。寿命控制区160是设置于半导体基板10的背面23侧的第二寿命控制区的一例。
图1C是表示图1A中的b-b’截面的一例的图。b-b’截面是在晶体管部70中通过接触区15的XZ面。
台面部71具有基区14、接触区15、蓄积区16、插塞区19。通过设置插塞区19，RBSOA(反向偏压安全动作区域)耐量提高。台面部91与a-a’截面的情况同样地具有基区14、接触区15、蓄积区16、和插塞区19。在b-b’截面中，台面部71具有与台面部91相同的结构。台面部81与a-a’截面的情况同样地具有基区14、蓄积区16、和插塞区19。
寿命控制区150和寿命控制区160与a-a’截面的情况同样地设置于晶体管部70和二极管部80双方。
本例的半导体装置100在晶体管部70和二极管部80双方具备寿命控制区150，因此关断时的空穴的抽出变得均匀，晶体管部70与二极管部80的载流子平衡得到改善。而且，RBSOA耐量以及短路耐量改善，闩锁耐性也提高。
图2A表示实施例的半导体装置100的俯视图的一例。在本例的半导体装置100中，虚设沟槽部30和栅极沟槽部40的排列与图1A的半导体装置100不同。在本例中，对与图1A的实施例的不同点进行特别说明。在本例中，虚设沟槽部30的比率大于图1A的实施例的情况的比率。
晶体管部70以栅极沟槽部40与虚设沟槽部30的比率成为2：4的方式反复排列有栅极沟槽部40和虚设沟槽部30。在由连接部分43连接的一组栅极沟槽部40的内侧设置有由连接部分33连接的一组虚设沟槽部30。
图2B是表示图2A中的c-c’截面的一例的图。c-c’截面是在晶体管部70中通过发射区12的XZ面。本例的半导体装置100在具备由蓄积区16a和蓄积区16b构成的2级蓄积区16这一点上与图1B的半导体装置100不同。在本例中，对与图1B的实施例的不同点进行特别说明。
蓄积区16a和蓄积区16b设置于晶体管部70和二极管部80双方。蓄积区16a与蓄积区16b的掺杂浓度可以相同，也可以不同。蓄积区16a的掺杂浓度可以大于蓄积区16b的掺杂浓度，也可以小于蓄积区16b的掺杂浓度。应予说明，蓄积区16的掺杂浓度可以是指各个蓄积区16的掺杂浓度的峰值。
蓄积区16a是设置于比漂移区18更靠正面21侧的位置的第一蓄积区。蓄积区16a设置于基区14的下方。在一例中，蓄积区16a的离子注入的剂量为1E12cm-2以上且1E13cm-2以下。例如，蓄积区16a以3E12cm-2的剂量和2.6MeV的加速能量形成。
蓄积区16b是设置于蓄积区16a的下方的第二蓄积区。在一例中，蓄积区16b的离子注入的剂量为1E12cm-2以上且1E13cm-2以下。例如，蓄积区16b以3E12cm-2的剂量和3.9MeV的加速能量形成。蓄积区16a与蓄积区16b之间可以是漂移区18。应予说明，本例的半导体装置100具备2级的蓄积区16，但也可以具备3级以上的蓄积区16。
图2C是表示图2A中的d-d’截面的一例的图。d-d’截面是在晶体管部70中通过接触区15的XZ面。本例的半导体装置100在具备蓄积区16a和蓄积区16b这一点上与图1C的半导体装置100不同。在本例中，对与图1C的实施例的不同点进行特别说明。
蓄积区16a和蓄积区16b与c-c’截面同样地设置于晶体管部70和二极管部80双方。蓄积区16a和蓄积区16b可以以与c-c’截面同样的条件设置。
半导体装置100通过具备2级的蓄积区16，提高IE效果，从而易于降低晶体管部70的导通电阻。另外，半导体装置100通过将寿命控制区150设置于整面，从而能够抑制耐量降低。因此，本例的半导体装置100既能够降低导通电阻，也能够抑制耐量下降。
图2D是用于说明由蓄积区16的级数引起的特性的差异的图。纵轴表示关断损耗Eoff(mJ)，横轴表示集电极发射极间饱和电压Vce(sat)(V)。
曲线101表示蓄积区16为1级的情况下的特性。也就是说，曲线101对应于图1A～图1C的半导体装置100。曲线102表示蓄积区16为2级的情况下的特性。曲线102对应于图2A～图2C的半导体装置100。
掺杂浓度设定为2级的蓄积区16a和蓄积区16b的掺杂浓度的合计与1级的情况下的蓄积区16的掺杂浓度相等。另外，蓄积区16a的掺杂浓度与蓄积区16b的掺杂浓度相同。例如，在1级蓄积区16的掺杂浓度为1E12cm-3的情况下，对应的2级的掺杂浓度分别为0.5E12cm-3。图中分别记载了与各曲线对应的掺杂浓度。本例的曲线分别表示蓄积区16的掺杂浓度为1E12cm-3、3E12cm-3、6E12cm-3、1E13cm-3和1.2E13cm-3的情况。
集电极发射极间饱和电压Vce(sat)具有蓄积区16的掺杂浓度越大则集电极发射极间饱和电压Vce(sat)越小的倾向。但是，在蓄积区16的掺杂浓度大的区域，由于IE效应，存在关断损耗Eoff增加的倾向。
在集电极发射极间饱和电压Vce(sat)比较大的区域中，曲线101与曲线102重叠，特性的差异变小。另一方面，在集电极发射极间饱和电压Vce(sat)比较小的区域中，曲线102与曲线101相比，关断损耗Eoff变小。
因此，在半导体装置100中，将蓄积区16设为2级结构更容易抑制集电极发射极间饱和电压Vce(sat)，并且降低关断损耗Eoff。另外，在半导体装置100中，将蓄积区16设为2级结构的情况下，能够提高蓄积区16的掺杂浓度而不增加关断损耗Eoff。
图3是将台面部71的附近放大而得的截面图的一例。在本例中，示出被虚设沟槽部30和栅极沟槽部40所夹的台面部71。
深度D1是虚设沟槽部30或栅极沟槽部40的沟槽的深度。深度D1可以是虚设绝缘膜32或栅极绝缘膜42的下端的深度。深度D1根据半导体装置100的特性等进行适当设定。
深度D2是从正面21起算的寿命控制区150的深度。本例的深度D2比深度D1深。也就是说，寿命控制区150设置于虚设沟槽部30和栅极沟槽部40的下方。例如，深度D2为5μm以上且20μm以内。
深度D3是从正面21起算的蓄积区16的深度。在一例中，深度D3是蓄积区16的下端的深度。在蓄积区16为多级的情况下，深度D3可以是设置于最下方的蓄积区16的下端的深度。蓄积区16的下端是指蓄积区16与漂移区18的边界的深度。也就是说，蓄积区16的下端是蓄积区16的掺杂浓度成为漂移区18的掺杂浓度的位置。另外，深度D3也可以是蓄积区16的掺杂浓度的峰位置的深度。例如，深度D3为1μm以上且5μm以下。在一例中，深度D3为3μm。
应予说明，深度D2比深度D1深。深度D2可以比深度D3的2倍深。在这种情况下，在寿命控制区150与蓄积区16之间设置深度D3以上的间隔。这样，通过在寿命控制区150与蓄积区16之间设置间隔，能够在不牺牲由蓄积区16带来的导通电阻的降低的效果的情况下，通过寿命控制区150来提高耐量。
寿命控制区150的从正面21起算的深度为20μm以内。在一例中，寿命控制区150的从正面21起算的深度为10μm。
深度D3在沟槽部的沟槽深度以内。沟槽深度以内包括与沟槽深度相同的深度的情况和比沟槽深度浅的情况。蓄积区16可以不设置于比沟槽部深的位置。即，深度D3≤深度D1成立。
图4表示半导体装置100的芯片端部的俯视图的一例。在本例中，示出了发射极电极52的X轴方向和Y轴方向的负侧的端部处的俯视图。
发射极电极52以覆盖虚设沟槽部30和栅极沟槽部40的方式设置。本例的栅极沟槽部40经由栅极流道45与栅极金属层50电连接。
栅极流道45经由设置于层间绝缘膜38的接触孔将栅极金属层50与栅极沟槽部40电连接。本例的栅极流道45在正面21与栅极导电部44电连接。栅极流道45不与虚设沟槽部30内的虚设导电部连接。例如，栅极流道45由掺杂有杂质的多晶硅等形成。
区域R12表示发射区12与接触区15反复设置的区域。也就是说，不需要在区域R12的整面设置发射区12。区域R12的外周由在俯视时设置于最外侧的发射区12划定。例如，区域R12作为晶体管部70的供主电流流通的有源区而发挥功能。
区域R16是设置有蓄积区16的区域。在区域R16中，可以在整面设置有蓄积区16。但是，即使是区域R16，在设置有虚设沟槽部30和栅极沟槽部40的区域也可以不设置蓄积区16。本例的区域R16在俯视时设置于比区域R12大的范围内。
区域R15是设置有接触区15的区域。区域R15可以如区域R12那样包括反复设置有发射区12和接触区15的区域。在区域R15可以反复设置插塞区19。
在本例的半导体装置100中，区域R16以覆盖区域R12的方式设置。由此，晶体管部70的有源区不易受到蓄积区16的掩模偏离的影响。另外，在半导体装置100中，区域R15以覆盖区域R16的方式设置。进而，寿命控制区150以寿命控制区150覆盖区域R15的方式设置，由此能够避免寿命控制区150的掩模偏离的影响。应予说明，在寿命控制区150设置于半导体基板10的整面的情况下，不产生寿命控制区150的掩模偏离的影响。
图5是比较例的半导体装置500的截面图的一例。在本例中，示出半导体装置500所具备的晶体管部570与二极管部580的边界部分的截面图。
半导体装置500在晶体管部570具备蓄积区516。半导体装置500在二极管部580不具备蓄积区516，有时也会受到蓄积区516的掩模偏离的影响。
另外，半导体装置500具备设置于半导体基板10的正面21侧的寿命控制区550。半导体装置500具备设置于半导体基板10的背面23侧的寿命控制区560。
寿命控制区550设置于二极管部580，但未设置于晶体管部570。也就是说，寿命控制区550不是通过杂质的整面照射，而是通过部分照射而形成。为了寿命控制区550的部分照射，需要抗蚀剂掩模或金属掩模等掩模。因此，半导体装置500有时会受到寿命控制区550的掩模偏离的影响。
与此相对，实施例的半导体装置100在晶体管部70和二极管部80具备寿命控制区150，因此能够避免掩模偏离。另外，因为不需要形成用于形成寿命控制区150的掩模，所以能够简化工艺工序。在半导体装置100中，关断时的空穴的抽出变得均匀，晶体管部70与二极管部80的载流子平衡得到改善。
以上，利用实施方式对本发明进行了说明，但本发明的技术范围并不限于上述实施方式所记载的范围。对本领域技术人员来说，能够对上述实施方式施加各种变更或改良是显而易见的。根据权利要求书的记载可知，施加了这样的变更或改良的方式也能够包含在本发明的技术范围内。
应当注意的是，权利要求书、说明书和附图中示出的装置、***、程序和方法中的动作、过程、步骤和阶段等各处理的执行顺序只要未特别明示“早于”、“预先”等，另外，未在后续的处理中使用之前的处理结果，就可以以任意顺序来实现。关于权利要求书、说明书和附图中的动作流程，即使为方便起见使用“首先”、“接下来”等进行了说明，也并不意味着必须以该顺序来实施。
权利要求书(按照条约第19条的修改)
1.一种半导体装置，其特征在于，具备晶体管部和二极管部，并具备：
第一导电型的漂移区，其设置于半导体基板；
第一导电型的蓄积区，其在所述晶体管部和所述二极管部中设置于比所述漂移区更靠所述半导体基板的正面侧的位置；以及
第一寿命控制区，其在所述晶体管部和所述二极管部中设置于所述半导体基板的正面侧。
2.根据权利要求1所述的半导体装置，其特征在于，
所述第一寿命控制区设置于所述半导体基板的整面。
3.根据权利要求1或2所述的半导体装置，其特征在于，
具备设置于所述半导体基板的背面侧的整面的第二寿命控制区。
4.根据权利要求1至3中任一项所述的半导体装置，其特征在于，
具备设置于所述半导体基板的正面的多个沟槽部，
所述第一寿命控制区的深度比所述多个沟槽部的深度深。
5.根据权利要求1至4中任一项所述的半导体装置，其特征在于，
所述蓄积区的深度在多个沟槽部的沟槽深度以内。
6.根据权利要求1至5中任一项所述的半导体装置，其特征在于，
所述第一寿命控制区的深度比所述蓄积区的与所述漂移区之间的边界的深度的2倍深。
7.根据权利要求1至6中任一项所述的半导体装置，其特征在于，
所述第一寿命控制区的深度为5μm以上且20μm以内。
8.根据权利要求1至7中任一项所述的半导体装置，其特征在于，
所述第一寿命控制区的寿命抑制剂的剂量为0.5E10cm-2以上且1E13cm-2以下。
9.根据权利要求8所述的半导体装置，其特征在于，
所述第一寿命控制区从所述半导体基板的背面侧被进行注入。
10.根据权利要求1至9中任一项所述的半导体装置，其特征在于，
所述蓄积区具有：
第一蓄积区，其设置于比所述漂移区更靠所述正面侧的位置；以及
第二蓄积区，其设置于所述第一蓄积区的下方。
11.根据权利要求1至10中任一项所述的半导体装置，其特征在于，
所述蓄积区的离子注入的剂量为1E12cm-2以上且1E13cm-2以下。
12.根据权利要求1至11中任一项所述的半导体装置，其特征在于，
所述蓄积区的深度为1μm以上且5μm以下。
13.根据权利要求1至12中任一项所述的半导体装置，其特征在于，
所述晶体管部具有掺杂浓度高于所述漂移区的掺杂浓度的第一导电型的发射区，
所述蓄积区在俯视时设置于比设置有所述发射区的区域大的范围。
14.根据权利要求1至13中任一项所述的半导体装置，其特征在于，
所述晶体管部具有：
边界部，其与所述二极管部相邻；以及
虚设沟槽部，其与发射极电极电连接，
所述边界部的沟槽部是所述虚设沟槽部。
15.根据权利要求14所述的半导体装置，其特征在于，
所述边界部具有：
所述蓄积区；
第二导电型的基区，其设置于所述正面侧；
接触区，其设置于比所述基区更靠所述正面侧的位置，并且掺杂浓度高于所述基区的掺杂浓度；以及
第二导电型的插塞区，其设置于所述接触区的正面侧，且掺杂浓度高于所述接触区的掺杂浓度。
16.根据权利要求14或15所述的半导体装置，其特征在于，
所述边界部不具有发射区。
17.一种制造方法，其特征在于，是具有晶体管部和二极管部的半导体装置的制造方法，所述制造方法包括：
在半导体基板设置第一导电型的漂移区的阶段；
在所述晶体管部和所述二极管部中，在比所述漂移区更靠所述半导体基板的正面侧的位置设置第一导电型的蓄积区的阶段；以及
在所述晶体管部和所述二极管部中，在所述半导体基板的正面侧设置第一寿命控制区的阶段。
18.根据权利要求17所述的制造方法，其特征在于，
设置所述第一寿命控制区的阶段包括从所述半导体基板的背面侧照射杂质的阶段。
19.根据权利要求17或18所述的制造方法，其特征在于，
设置所述第一寿命控制区的阶段包括以0.5E10cm-2以上且1E12cm-2以下的剂量注入杂质的阶段。
20.根据权利要求17～19中任一项所述的制造方法，其特征在于，
设置所述蓄积区的阶段包括以3E12cm-2以上且6E12cm-2以下的剂量进行离子注入的阶段。
21.(追加)根据权利要求10所述的半导体装置，其特征在于，
所述第一蓄积区与所述第二蓄积区的掺杂浓度相同，所述第一蓄积区与所述第二蓄积区的掺杂浓度的合计为1E12cm-2以上且1E13cm-2以下。

Claims (20)

1.一种半导体装置，其特征在于，具备晶体管部和二极管部，并具备：
第一导电型的漂移区，其设置于半导体基板；
第一导电型的蓄积区，其在所述晶体管部和所述二极管部中设置于比所述漂移区更靠所述半导体基板的正面侧的位置；以及
第一寿命控制区，其在所述晶体管部和所述二极管部中设置于所述半导体基板的正面侧。
2.根据权利要求1所述的半导体装置，其特征在于，
所述第一寿命控制区设置于所述半导体基板的整面。
3.根据权利要求1或2所述的半导体装置，其特征在于，
具备设置于所述半导体基板的背面侧的整面的第二寿命控制区。
4.根据权利要求1至3中任一项所述的半导体装置，其特征在于，
具备设置于所述半导体基板的正面的多个沟槽部，
所述第一寿命控制区的深度比所述多个沟槽部的深度深。
5.根据权利要求1至4中任一项所述的半导体装置，其特征在于，
所述蓄积区的深度在多个沟槽部的沟槽深度以内。
6.根据权利要求1至5中任一项所述的半导体装置，其特征在于，
所述第一寿命控制区的深度比所述蓄积区的与所述漂移区之间的边界的深度的2倍深。
7.根据权利要求1至6中任一项所述的半导体装置，其特征在于，
所述第一寿命控制区的深度为5μm以上且20μm以内。
8.根据权利要求1至7中任一项所述的半导体装置，其特征在于，
所述第一寿命控制区的寿命抑制剂的剂量为0.5E10cm-2以上且1E13cm-2以下。
9.根据权利要求8所述的半导体装置，其特征在于，
所述第一寿命控制区从所述半导体基板的背面侧被进行注入。
10.根据权利要求1至9中任一项所述的半导体装置，其特征在于，
所述蓄积区具有：
第一蓄积区，其设置于比所述漂移区更靠所述正面侧的位置；以及
第二蓄积区，其设置于所述第一蓄积区的下方。
11.根据权利要求1至10中任一项所述的半导体装置，其特征在于，
所述蓄积区的离子注入的剂量为1E12cm-2以上且1E13cm-2以下。
12.根据权利要求1至11中任一项所述的半导体装置，其特征在于，
所述蓄积区的深度为1μm以上且5μm以下。
13.根据权利要求1至12中任一项所述的半导体装置，其特征在于，
所述晶体管部具有掺杂浓度高于所述漂移区的掺杂浓度的第一导电型的发射区，
所述蓄积区在俯视时设置于比设置有所述发射区的区域大的范围。
14.根据权利要求1至13中任一项所述的半导体装置，其特征在于，
所述晶体管部具有：
边界部，其与所述二极管部相邻；以及
虚设沟槽部，其与发射极电极电连接，
所述边界部的沟槽部是所述虚设沟槽部。
15.根据权利要求14所述的半导体装置，其特征在于，
所述边界部具有：
所述蓄积区；
第二导电型的基区，其设置于所述正面侧；
接触区，其设置于比所述基区更靠所述正面侧的位置，并且掺杂浓度高于所述基区的掺杂浓度；以及
第二导电型的插塞区，其设置于所述接触区的正面侧，且掺杂浓度高于所述接触区的掺杂浓度。
16.根据权利要求14或15所述的半导体装置，其特征在于，
所述边界部不具有发射区。
17.一种制造方法，其特征在于，是具有晶体管部和二极管部的半导体装置的制造方法，所述制造方法包括：
在半导体基板设置第一导电型的漂移区的阶段；
在所述晶体管部和所述二极管部中，在比所述漂移区更靠所述半导体基板的正面侧的位置设置第一导电型的蓄积区的阶段；以及
在所述晶体管部和所述二极管部中，在所述半导体基板的正面侧设置第一寿命控制区的阶段。
18.根据权利要求17所述的制造方法，其特征在于，
设置所述第一寿命控制区的阶段包括从所述半导体基板的背面侧照射杂质的阶段。
19.根据权利要求17或18所述的制造方法，其特征在于，
设置所述第一寿命控制区的阶段包括以0.5E10cm-2以上且1E12cm-2以下的剂量注入杂质的阶段。
20.根据权利要求17～19中任一项所述的制造方法，其特征在于，
设置所述蓄积区的阶段包括以3E12cm-2以上且6E12cm-2以下的剂量进行离子注入的阶段。
CN202080053170.XA 2020-02-12 2020-12-23 半导体装置及其制造方法 Pending CN114144890A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-021436 2020-02-12
JP2020021436 2020-02-12
PCT/JP2020/048125 WO2021161668A1 (ja) 2020-02-12 2020-12-23 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
CN114144890A true CN114144890A (zh) 2022-03-04

Family

ID=77291499

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080053170.XA Pending CN114144890A (zh) 2020-02-12 2020-12-23 半导体装置及其制造方法

Country Status (5)

Country Link
US (1) US20220149150A1 (zh)
JP (1) JP7364027B2 (zh)
CN (1) CN114144890A (zh)
DE (1) DE112020003167T5 (zh)
WO (1) WO2021161668A1 (zh)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4915481B2 (ja) * 2009-06-11 2012-04-11 トヨタ自動車株式会社 半導体装置
JP5472462B2 (ja) * 2010-11-10 2014-04-16 トヨタ自動車株式会社 半導体装置の製造方法
CN103125023B (zh) * 2011-09-28 2016-05-25 丰田自动车株式会社 半导体装置及其制造方法
JP5895950B2 (ja) 2014-01-20 2016-03-30 トヨタ自動車株式会社 半導体装置の製造方法
JP6277814B2 (ja) * 2014-03-25 2018-02-14 株式会社デンソー 半導体装置
JP6272799B2 (ja) 2015-06-17 2018-01-31 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6384425B2 (ja) * 2015-08-21 2018-09-05 株式会社デンソー 半導体装置
JP6443267B2 (ja) * 2015-08-28 2018-12-26 株式会社デンソー 半導体装置
JP6531589B2 (ja) * 2015-09-17 2019-06-19 株式会社デンソー 半導体装置
JP6676988B2 (ja) * 2016-01-29 2020-04-08 株式会社デンソー 半導体装置
WO2017155122A1 (ja) * 2016-03-10 2017-09-14 富士電機株式会社 半導体装置
WO2018030440A1 (ja) 2016-08-12 2018-02-15 富士電機株式会社 半導体装置および半導体装置の製造方法
CN108780814B (zh) 2016-09-14 2021-12-21 富士电机株式会社 半导体装置及其制造方法
JP7114873B2 (ja) * 2016-10-14 2022-08-09 富士電機株式会社 半導体装置
WO2019142706A1 (ja) 2018-01-17 2019-07-25 富士電機株式会社 半導体装置
WO2019244485A1 (ja) 2018-06-22 2019-12-26 富士電機株式会社 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
DE112020003167T5 (de) 2022-06-30
US20220149150A1 (en) 2022-05-12
JP7364027B2 (ja) 2023-10-18
WO2021161668A1 (ja) 2021-08-19
JPWO2021161668A1 (zh) 2021-08-19

Similar Documents

Publication Publication Date Title
US8952449B2 (en) Semiconductor device having both IGBT area and diode area
US11335795B2 (en) Reverse-conducting IGBT and manufacturing method thereof
CN111656497A (zh) 半导体装置及制造方法
US20220278094A1 (en) Semiconductor device
CN113937159A (zh) 半导体装置
CN114846622A (zh) 半导体装置
CN114503280A (zh) 半导体装置及半导体装置的制造方法
WO2019244485A1 (ja) 半導体装置の製造方法および半導体装置
CN111247639A (zh) 半导体装置
CN116364771A (zh) 半导体装置及其制造方法
JP7364027B2 (ja) 半導体装置およびその製造方法
CN114730804A (zh) 半导体装置
CN114097079A (zh) 半导体装置
US20230402533A1 (en) Semiconductor device
US20230307532A1 (en) Semiconductor device and manufacturing method of semiconductor device
US20230299077A1 (en) Semiconductor device
US20230299078A1 (en) Semiconductor device
WO2021145079A1 (ja) 半導体装置
US20240145464A1 (en) Semiconductor device and method of manufacturing same
WO2023084939A1 (ja) 半導体装置の製造方法および半導体装置
JP2024013911A (ja) 半導体装置
JP2024084070A (ja) 半導体装置
JP2023019322A (ja) 半導体装置
CN117393560A (zh) 半导体装置
CN117397042A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination