CN114142854B - 频率补偿电路、锁相环补偿电路、方法、设备和存储介质 - Google Patents
频率补偿电路、锁相环补偿电路、方法、设备和存储介质 Download PDFInfo
- Publication number
- CN114142854B CN114142854B CN202111355021.1A CN202111355021A CN114142854B CN 114142854 B CN114142854 B CN 114142854B CN 202111355021 A CN202111355021 A CN 202111355021A CN 114142854 B CN114142854 B CN 114142854B
- Authority
- CN
- China
- Prior art keywords
- circuit
- frequency
- unit
- signal
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 230000010354 integration Effects 0.000 claims abstract description 64
- 238000012545 processing Methods 0.000 claims abstract description 30
- 238000004590 computer program Methods 0.000 claims description 14
- 230000011664 signaling Effects 0.000 claims description 5
- 230000004069 differentiation Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 19
- 230000010355 oscillation Effects 0.000 description 13
- 230000008569 process Effects 0.000 description 8
- 230000003044 adaptive effect Effects 0.000 description 5
- 238000004891 communication Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000003786 synthesis reaction Methods 0.000 description 4
- 238000001228 spectrum Methods 0.000 description 3
- 235000008694 Humulus lupulus Nutrition 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本申请涉及一种频率补偿电路、锁相环补偿电路、方法、设备和存储介质。频率补偿电路包括:频率补偿控制电路、误差获取电路、积分电路和补偿信号输出电路。锁相环电路的相位比较电路将输入的时钟信号与分频电路产生的时钟信号进行对比,产生相位误差信号,通过误差获取电路得到频率误差信号,频率补偿控制电路控制将频率误差信号输出给积分电路,并控制积分电路对进行积分处理,得到频率补偿信号,频率补偿信号经过补偿信号输出电路处理得到目标补偿信号,将目标补偿信号输出振荡电路的输入端,从而使得振荡电路跳过频带重叠的部分,自适应消除振荡电路的频带交叠,该方法能够准确、快速地实现与相位、频率的同步,最终产生高质量的连续调频信号。
Description
技术领域
本申请涉及电子电路技术领域,特别是涉及一种频率补偿电路、锁相环补偿电路、方法、设备和存储介质。
背景技术
高质量连续调频信号的产生是调频连续波雷达、调频通信和展频时钟发生器等应用中的关键问题。例如,调频连续波雷达具有穿透力强、分辨率高、无盲区等优点,在许多方面得到应用,大多使用该原理来实现雷达的测距、测速等,已经成为国防、工业、交通、民用安防等领域不可或缺的微波检测传感器设备。
目前,锁相环电路常用来产生高质量的连续调频信号,在锁相环电路工作过程中连续改变锁相环电路中分频电路的分频比或者连续改变外部供应的时钟信号的频率,即可在锁相环电路的输出端获得高质量连续调频信号。在实际电路实现中,锁相环电路的震荡电路通常具有多个互相交叠的频带来保证能连续覆盖一段较宽的频谱,但是这种交叠的频带容易产生非理想的频率跳变,从而引入调频误差。
发明内容
基于此,有必要针对上述技术问题,提供一种能够消除调频误差的频率补偿电路、锁相环补偿电路、方法、设备和存储介质。
一种频率补偿电路,该频率补偿电路包括:频率补偿控制电路、误差获取电路、积分电路和补偿信号输出电路;
误差获取电路,用于获取锁相环电路的频率误差信号;频率误差信号为锁相环电路的输入时钟信号与锁相环电路中的分频电路输出的时钟信号之间的误差信号;
频率补偿控制电路,用于控制积分电路对频率误差信号进行积分,得到频率补偿信号,并在检测到锁相环电路发生频带切换时,控制积分电路输出频率补偿信号;
补偿信号输出电路,用于对频率补偿信号处理得到目标补偿信号,并将目标补偿信号输出给锁相环电路中的振荡电路,以对振荡电路的交叠频带进行补偿。
在其中一个实施例中,积分电路包括第一多路选通单元、至少一个积分单元、第二多路选通单元;
频率补偿控制电路,用于通过第一多路选通单元控制至少一个积分单元中的目标积分单元对频率误差信号进行积分,得到频率补偿信号,以及在检测到锁相环电路发生频带切换时,通过第二多路选通单元控制目标积分单元输出频率补偿信号。
在其中一个实施例中,目标积分单元,用于对频率误差信号进行积分得到第一积分值,根据第一积分值和目标积分单元的上一个积分单元的第二积分值生成频率补偿信号。
在其中一个实施例中,频率补偿电路还包括第一开关单元;第一开关单元分别与频率补偿控制电路、误差获取电路、第一多路选通单元连接;
频率补偿控制电路,用于在锁相环电路的输入时钟信号与锁相环电路中的分频电路输出的时钟信号之间不存在误差信号时,控制第一开关单元导通误差获取电路和第一多路选通单元之间的通路。
在其中一个实施例中,频率补偿电路还包括第二开关单元,第二开关单元分别与频率补偿控制电路、第二多路选通单元和补偿信号输出电路连接;
频率补偿控制电路,用于在检测到锁相环电路发生频带切换时,控制第二开关单元导通第二多路选通单元与补偿信号输出电路之间的通路。
在其中一个实施例中,频率补偿控制电路包括频带切换控制单元和频带选择单元;频带切换控制单元的输出端和频带选择电路的输入端均与振荡电路的输入端连接,频带切换控制单元的输出端分别与第一开关单元和第二开关单元连接,频带选择电路的输出端分别与第一多路选通单元和第二多路选通单元连接;
频带切换控制单元,用于在锁相环电路的输入时钟信号与锁相环电路中的分频电路输出的时钟信号之间不存在误差信号时,控制第一开关单元导通误差获取电路和第一多路选通单元之间的通路,或者,在检测到锁相环电路发生频带切换时,控制第二开关单元导通第二多路选通单元与补偿信号输出电路之间的通路;
频带选择单元,用于控制第一多路选通单元触发目标积分单元对频率误差信号进行积分,以及控制第二多路选通单元触发目标积分单元输出频率补偿信号。
在其中一个实施例中,频率补偿控制电路还包括极性控制单元;极性控制单元分别与误差获取电路和补偿信号输出电路连接;
极性控制单元,用于向误差获取电路和补偿信号输出电路提供极性控制信号,用于对频率误差信号的极性和频率补偿信号的极性进行调整。
在其中一个实施例中,误差获取电路包括微分单元和第一乘法单元;
微分单元,用于对锁相环电路中的相位比较电路输出的相位信号进行微分处理,得到初始频率误差信号;
第一乘法单元,用于根据频率补偿控制电路提供的极性控制信号对初始频率误差信号的极性进行调整,得到频率误差信号。
在其中一个实施例中,补偿信号输出电路包括第二乘法单元和积分单元;
第二乘法单元,用于根据频率补偿控制电路提供的极性控制信号对频率补偿信号进行极性处理;
积分单元,用于对极性处理后的频率补偿信号进行积分,得到目标补偿信号,并将目标补偿信号输出给锁相环电路中的振荡电路。
一种锁相环补偿电路,包括:锁相环电路和如权利要求1-9任一项的频率补偿电路。
一种频率补偿方法,该方法包括:
获取锁相环电路的频率误差信号;频率误差信号为锁相环电路的输入时钟信号与锁相环电路中的分频电路输出的时钟信号之间的误差信号;
对频率误差信号进行积分,得到频率补偿信号;
在检测到锁相环电路发生频带切换时,对频率补偿信号处理得到目标补偿信号,并将目标补偿信号输出给锁相环电路中的振荡电路,以对振荡电路的交叠频带进行补偿。
一种频率补偿装置,该装置包括:
获取模块,用于获取锁相环电路的频率误差信号;频率误差信号为锁相环电路的输入时钟信号与锁相环电路中的分频电路输出的时钟信号之间的误差信号;
积分模块,用于对频率误差信号进行积分,得到频率补偿信号;
输出模块,在检测到锁相环电路发生频带切换时,对频率补偿信号处理得到目标补偿信号,并将目标补偿信号输出给锁相环电路中的振荡电路,以对振荡电路的交叠频带进行补偿。
一种计算机设备,包括存储器和处理器,存储器存储有计算机程序,处理器执行计算机程序时实现以下步骤:
获取锁相环电路的频率误差信号;频率误差信号为锁相环电路的输入时钟信号与锁相环电路中的分频电路输出的时钟信号之间的误差信号;
对频率误差信号进行积分,得到频率补偿信号;
在检测到锁相环电路发生频带切换时,对频率补偿信号处理得到目标补偿信号,并将目标补偿信号输出给锁相环电路中的振荡电路,以对振荡电路的交叠频带进行补偿。
一种计算机可读存储介质,其上存储有计算机程序,计算机程序被处理器执行时实现以下步骤:
获取锁相环电路的频率误差信号;频率误差信号为锁相环电路的输入时钟信号与锁相环电路中的分频电路输出的时钟信号之间的误差信号;
对频率误差信号进行积分,得到频率补偿信号;
在检测到锁相环电路发生频带切换时,对频率补偿信号处理得到目标补偿信号,并将目标补偿信号输出给锁相环电路中的振荡电路,以对振荡电路的交叠频带进行补偿。
上述频率补偿电路中,包括:频率补偿控制电路、误差获取电路、积分电路和补偿信号输出电路。利用误差获取电路获取外部输入的时钟信号与锁相环分频电路输出的误差信号,再将频率误差信号输入至积分电路进行积分,得到频率补偿信号,经过补偿信号输出电路处理得到目标补偿信号,将目标补偿信号叠加到振荡电路的输入端,从而使得振荡电路跳过频带重叠的部分,自适应消除振荡电路的频带交叠,该方法能够准确、快速地实现与相位、频率的同步,最终产生高质量的连续调频信号。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案,下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为一个实施例中锁相环电路的结构图;
图2为一个实施例中频率补偿电路的结构图;
图3为另一个实施例中频率补偿电路的结构图;
图4为另一个实施例中频率补偿电路的结构图;
图5为另一个实施例中频率补偿电路的结构图;
图6为另一个实施例中频率补偿电路的结构图;
图7为另一个实施例中频率补偿电路的结构图;
图8为另一个实施例中频率补偿电路的结构图;
图9为另一个实施例中频率补偿电路的结构图;
图10为另一个实施例中频率补偿电路的结构图;
图11为另一个实施例中频率补偿电路的结构图;
图12为另一个实施例中频率补偿电路的结构图;
图13为另一个实施例中频率补偿电路的结构图;
图14为一个实施例中频率补偿方法的流程图;
图15为一个实施例中频率补偿装置的结构图;
图16为一个实施例中计算机设备的内部结构图。
附图标记说明:
1 锁相环电路 11 相位比较电路
12 环路滤波器 13 振荡电路
14 分频电路 2 频率补偿电路
21 频率补偿控制电路 22 误差获取电路
23 积分电路 24 补偿信号输出电路
25 第一开关单元 26 第二开关单元
211 频带切换控制单元 212 频带选择单元
213 极性控制单元 221 微分单元
222 第一乘法单元 231 第一多路选通单元
232 积分单元 233 第二多路选通单元
241 第二乘法单元 242 积分单元
具体实施方式
为了便于理解本申请,下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是,本申请可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使本申请的公开内容更加透彻全面。
除非另有定义,本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本申请。
可以理解,本申请所使用的术语“第一”、“第二”等可在本文中用于描述各种元件,但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。举例来说,在不脱离本申请的范围的情况下,可以将第一电阻称为第二电阻,且类似地,可将第二电阻称为第一电阻。第一电阻和第二电阻两者都是电阻,但其不是同一电阻。
可以理解,以下实施例中的“连接”,如果被连接的电路、模块、单元等相互之间具有电信号或数据的传递,则应理解为“电连接”、“通信连接”等。
在此使用时,单数形式的“一”、“一个”和“/该”也可以包括复数形式,除非上下文清楚指出另外的方式。还应当理解的是,术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在,但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时,在本说明书中使用的术语“和/或”包括相关所列项目的任何及所有组合。
相关技术中,如图1所示,锁相环电路1常用来产生高质量的连续调频信号。锁相环通常由相位比较电路11,环路滤波器12,振荡电路13和分频电路14组成。其中,相位比较电路11可检测从外部供应的第一时钟信号与从分频电路14供应的第二时钟信号之间的相位差,并可将包含相位差的信号供应给环路滤波器12。环路滤波器12对相位比较电路11提供的相位差信号进行滤波,并将滤波后的信号提供给振荡电路13,令振荡电路13产生具有对应于滤波信号的频率的第三时钟信号。分频电路14用来划分第三时钟信号的频率,并产生具有第三时钟信号频率的1/N(N可以为整数或小数)频率的第二时钟信号。在该过程中,当第二时钟信号的落后于第一时钟信号时,锁相环电路控制第二时钟信号的相位提前。当第二时钟信号的相位超前于第一时钟信号的相位时,锁相环电路控制第二时钟信号的相位延迟。通过这样的负反馈操作,锁相环电路可以同步第一时钟信号与第二时钟,并产生具有高于第一时钟信号频率N倍频率的第三时钟信号。因此,如果在锁相环工作过程中连续改变分频电路14的分频比N或者连续改变外部供应的第一时钟信号的频率,即可在振荡电路13的输出端获得高质量的连续调频信号。
进一步地,锁相环电路中的振荡电路13是一种可以根据输入控制信号产生相应频率输出信号的电路。输入控制信号可以是模拟信号(例如电压、电流),也可以是数字信号,还可以是数字与模拟混合信号。输出信号可以是正弦波,也可以是方波、锯齿波等其他周期波形。振荡电路13还可以包含一些其他辅助电路,如输入/输出缓冲器,模数/数模转换器等。
然而在实际电路实现中,振荡电路13通常具有多个互相交叠的频带来保证能连续覆盖一段较宽的频谱。互相交叠具体指的是振荡电路13输出的频率随控制信号(如电压,或数字控制码)变化的曲线不是线性的,而是分为了若干个互相交叠的频带,且两个相邻频带中低频带的末端和高频带的起始端是不连续的,即存在频率跳变。因此在连续调频过程中,若振荡电路13的控制信号连续变化,则输出的调频信号中会含有由频带交叠产生的非理想的频率跳变,从而引入调频误差。
基于此,本申请实施例提供一种频率补偿电路、锁相环补偿电路、方法、设备和存储介质,能够自适应消除振荡电路的频带交叠,从而产生更高质量的连续调频信号。
在一个实施例中,如图2所示,提供了一种频率补偿电路2,包括:频率补偿控制电路21、误差获取电路22、积分电路23和补偿信号输出电路24。其中,误差获取电路22,用于获取锁相环电路的频率误差信号;频率误差信号为锁相环电路的输入时钟信号与锁相环电路中的分频电路14输出的时钟信号之间的误差信号;频率补偿电路21,用于控制积分电路23对频率误差信号进行积分,得到频率补偿信号,并在检测到锁相环电路发生频带切换时,控制积分电路23输出频率补偿信号;补偿信号输出电路24,用于对频率补偿信号处理得到目标补偿信号,并将目标补偿信号输出给锁相环电路中的振荡电路13,以对振荡电路13的交叠频带进行补偿。
在本实施例中,误差获取电路22的输入端与锁相环电路1中的相位比较电路11的输出端连接,误差获取电路22的输出端与积分电路23的输入端连接,积分电路23的输出端连接补偿信号输出电路24的输入端,补偿信号输出电路24的输出端连接锁相环振荡电路13的输入端,频率补偿控制电路21的输出端分别连接误差获取电路22、积分电路23和补偿信号输出电路24的输入端。
误差获取电路22,用于获取锁相环电路的频率误差信号,进一步地,将锁相环外部输入的时钟信号与锁相环电路1中的分频电路14输出的时钟信号输入至相位比较电路11,通过相位比较电路11处理后,可以得到相位误差信号,相位误差信号经过误差获取电路22微分处理得到频率误差信号。外部输入的时钟信号可以为数字信号,也可以为模拟信号。可选地,误差获取电路22还可以对频率误差信号的极性进行调整,改变频率误差信号的电流方向。
进一步地,频率补偿电路21提供频率补偿所需要的全部控制信号,将误差获取电路22输出的频率误差信号输入至积分电路23,在频率补偿电路21控制下,积分电路23通过选通相应的积分处理方法对频率误差信号进行积分,获取相应的积分值,得到频率补偿信号,并在检测到锁相环电路发生频带切换时,控制积分电路23的输出端将频率补偿信号进行输出。频率补偿电路21的控制逻辑需要结合具体应用设计,并且可以有很多种实现方式,通常该频率补偿电路21可以包含在调频锁相环的控制电路之中并协同设计,例如,可以是纯软件实现方式,在计算机中利用电路仿真软件把电路原理图转换为命令文件,然后根据电路方程来计算,使用软件进行电路仿真;也可以是纯数字电路实现方式,处理输入为数字信号的电路;也可以是纯模拟电路实现方式,用来对模拟信号的调频误差进行调整;或者是数字/模拟混合电路实现方式,既有模拟电路,又有数字控制电路。
进一步地,补偿信号输出电路24,用于对积分电路23输出的频率补偿信号处理得到目标补偿信号,积分电路输出的频率补偿信号通过补偿信号输出电路24,对频率补偿信号的极性进行调整,以及在频带切换瞬间的误差信号进行积分,误差获取电路22可以不停的采集误差信号,对连续多个误差信号进行积分,获取目标补偿信号,并将目标补偿信号输出给锁相环电路中的振荡电路13,以对振荡电路13的交叠频带进行补偿。补偿信号输出电路24也可以为数字电路,或者为模拟电路。若补偿信号输出电路24为数字电路,则采用数字信号处理的方式对频率补偿信号进行处理;若补偿信号输出电路24为模拟电路,可以在补偿信号输出电路24中设置积分器和乘法器,对频率补偿信号进行处理,得到目标补偿信号。
锁相环电路1的相位比较电路12将外部输入的时钟信号与锁相环电路1中的分频电路14产生的时钟信号进行对比,产生相位误差信号,误差获取电路22对相位误差信号进行微分处理得到频率误差信号,频率补偿控制电路21控制将误差获取电路22微分处理后得到的频率误差信号输出给积分电路23,并控制积分电23对频率误差信号进行积分处理,积分处理后得到频率补偿信号,频率补偿信号经过补偿信号输出电路24处理得到目标补偿信号,将目标补偿信号输出给锁相环电路1的振荡电路13,由于锁相环电路1在频带切换时,会发生频率跳变,从而产生频率误差信号,但是本申请实施例中通过积分电路23,对频率误差信号进行积分到频率补偿信号,经过补偿信号输出电路24处理得到目标补偿信号,并在频带切换瞬间将目标补偿信号叠加到锁相环电路1的振荡电路13的输入端,使得振荡电路13跳过频带重叠的部分,补偿振荡电路13产生的跳变,最终实现连续调频。
上述频率补偿电路中,包括:频率补偿控制电路、误差获取电路、积分电路和补偿信号输出电路。利用误差获取电路获取外部输入的时钟信号与锁相环分频电路输出的误差信号,再将频率误差信号输入至积分电路进行积分,得到频率补偿信号,经过补偿信号输出电路处理得到目标补偿信号,并在频带切换瞬间将目标补偿信号叠加到锁相环电路的振荡电路的输入端,补偿振荡电路产生的跳变,使得振荡电路跳过频带重叠的部分,从而使得振荡电路自适应消除频带交叠,该方法能够准确、快速地实现与相位、频率的同步,最终产生高质量的连续调频信号。
在一个实施例中,如图3所示,提供了一种频率补偿电路2,其中,积分电路23包括第一多路选通单元231、至少一个积分单元232以及第二多路选通单元233;频率补偿控制电路21,用于通过第一多路选通单元231控制至少一个积分单元232中的目标积分单元对频率误差信号进行积分,得到频率补偿信号,以及在检测到锁相环电路发生频带切换时,通过第二多路选通单元233控制目标积分单元输出频率补偿信号。
在本实施例中,第一多路选通单元231具有两个输入端与n个输出端,第二多路选通单元233具有n个输入端与一个输出端,其中第一多路选通单元231的一个输入端与误差获取电路22的输出端连接,第一多路选通单元231的另一个输入端与频率补偿控制电路21的输出端连接,第一多路选通单元231的每个输出端分别与对应的积分单元232的输入端连接,每个积分单元232的输出端分别与第二多路选通单元233对应的输入端相连。第二多路选通单元233其中的一个输入端与频率补偿控制电路21的输出端连接,第二多路选通单元233的输出端与补偿信号输出电路24的输入端连接。
在本实施例中,积分电路23中可以设置多个积分单元232,积分单元232将输入的频率误差进行积分,根据频率补偿电路21的控制信号将积分单元232中目标积分单元的积分值选通输出给补偿信号输出电路。积分单元232中的积分值(即对应频带的补偿值,也即是最终输出阶跃补偿信号在每个频带切换瞬间对应的阶跃高度)恰好能补偿振荡电路13的频带交叠时,以此实现自适应交叠补偿,进而使得产生的频率信号没有误差,然后积分单元232的输入为零,积分单元中的积分值保持不变。积分单元232的数量n可以灵活设置,例如,n可以等于振荡电路13的频带数减1;也可以多个振荡器频带共用一个积分单元232中的积分值,例如两个频带共用一个积分单元,则n为频带数量的一半;还可以在向上调频(调频频率不断增大)和向下调频(调频频率不断减小)时使用不同的积分单元232,例如每条频带都对应两个积分单元232分别补偿上调频和下调频的频带交叠,此时n等于振荡器频带数2倍减2);还可以多个频带共用两个分别对应上调频和下调频的积分单元232,例如每四条频带共用两个积分单元232,此时n等于振荡器频带数除以2。
进一步地,在频率补偿控制电路21的控制下,将误差获取电路22输出的频率误差信号,输入至第一多路选通单元231,通过第一多路选通单元231选择至少一个积分单元232中的目标积分单元对该频率误差信号进行积分,经过积分单元232处理后得到频率补偿信号,当检测到锁相环电路1发生频带切换时,通过第二多路选通单元233控制目标积分单元输出频率补偿信号,将目标补偿小信号输出给补偿信号输出电路24。
本申请实施例中,频率补偿电路中的积分电路包括第一多路选通单元、至少一个积分单元以及第二多路选通单元。误差获取电路输出频率补偿信号,频率补偿控制电路控制第一多路选通单元选择相应的积分单元对频率补偿信号进行积分,并在检测到锁相环电路发生频带切换时,通过第二多路选通单元控制目标积分单元输出频率补偿信号。本申请实施例中,积分单元的数量可以灵活设置,可以根据不同的需求去选择积分单元数量,为不同的电路提供多种实现方式。
在一个实施例中,如图4所示,提供了一种频率补偿电路2,其中,频率补偿电路2还包括第一开关单元25;第一开关单元25分别与频率补偿电路21、误差获取电路22、第一多路选通单元32连接;频率补偿电路21,用于在锁相环电路的输入时钟信号与锁相环电路中的分频电路14输出的时钟信号之间不存在误差信号时,控制第一开关单元25导通误差获取电路22和第一多路选通单元231之间的通路。
在本实施例中,第一开关单元25的两端分别与误差获取电路22的输出端和第一多路选通单元32的输入端连接,第一开关单元25的控制端与频率补偿电路21的输出端连接,利用频率补偿电路21控制第一开关单元25的导通与断开,从而控制误差获取电路22输出的频率误差信号输入至第一多路选通单元32。频率补偿电路21可以监测锁相环振荡电路13的输入信号,若监测到锁相环振荡电路13的输入信号在经过一个大的跳变之后,输入信号逐渐平稳变化,则判定锁相环电路频带切换完成,此时,锁相环电路的输入时钟信号与锁相环电路中的分频电路14输出的时钟信号之间不存在误差信号,频率补偿电路21控制第一开关单元25导通误差获取电路22和第一多路选通单元231之间的通路,然后第一多路选通单元231根据补偿频率补偿电路21的控制信号导通相应的积分单元作为目标积分单元232,对频率误差信号进行积分。进一步地,第一开关单元25可以通过开关管(MOS管、三极管)实现,也可以通过单刀单掷开关实现,或者单刀双掷开关等实现。
在一个实施例中,如图5所示,提供了一种频率补偿电路2,其中,频率补偿电路2还包括第二开关单元26,第二开关单元26分别与频率补偿电路21、第二多路选通单元233和补偿信号输出电路24连接;频率补偿电路21,用于在检测到锁相环电路发生频带切换时,控制第二开关单元26导通第二多路选通单元233与补偿信号输出电路24之间的通路。
在本实施例中,第二开关单元26的两端分别与第二多路选通单元32的输出端和补偿信号输出电路24的输入端连接,第二开关单元26的控制端与频率补偿控制电路21的输出端连接,频率补偿控制电路21控制第二开关单元的断开和导通,从而控制第二多路选通单元233输出的频率补偿信号输入到补偿信号输出电路24。锁相环电路的每个频带都具有参考周期,频率补偿电路21监测锁相环电路的每个频带的参考周期,当监测到锁相环电路处于某一频带切换另一频带的参考周期,则判定锁相环电路发生处于有频带切换瞬间,或者频率补偿电路21监测锁相环振荡电路13的输入信号,若振荡电路13的输入信号有明显的跳变,频率补偿电路21控制第二开关单元26导通第二多路选通单元233与补偿信号输出电路24之间的通路,将积分电路23中生成的频率补偿信号输出给补偿信号输出电路24。进一步地,第二开关单元26可以通过开关管(MOS管、三极管)实现,也可以通过单刀单掷开关实现,或者单刀双掷开关等实现。
本申请实施例中,频率补偿电路还包括了第一开关单元和第二开关单元,在锁相环电路的输入时钟信号与锁相环电路中的分频电路输出的时钟信号之间不存在误差信号时,控制第一开关单元导通误差获取电路和第一多路选通单元之间的通路,控制频率误差信号输入给第一多路选通单元,控制第一多路选通单元选通相应的积分单元作为目标积分单元,对下一次频率频率误差信号进行积分,得到频率补偿信号,在检测到锁相环电路发生频带切换时,控制第二开关单元导通第二多路选通单元与补偿信号输出电路之间的通路,控制第二多路选通单元将频率补偿信号输出给补偿信号输出电路,通过两个开关可以使电路的控制更加灵活。
在一个实施例中,如图6所示,提供了一种频率补偿电路2,其中,频率补偿电路21包括频带切换控制单元211和频带选择单元212;频带切换控制单元211的输出端和频带选择电路12的输入端均与振荡电路13的输入端连接,频带切换控制单元211的输出端分别与第一开关单元25和第一开关单元26连接,频带选择单元212的输出端分别与第一多路选通单元231和第二多路选通单元233连接。
进一步地,频带切换控制单元211主要用于在锁相环电路的输入时钟信号与锁相环电路中的分频电路14输出的时钟信号之间不存在误差信号时,控制第一开关单元25导通误差获取电路22和第一多路选通单元231之间的通路,或者,在检测到锁相环电路发生频带切换时,控制第二开关单元26导通第二多路选通单元233与补偿信号输出电路24之间的通路。
进一步地,频带选择单元212根据检测到的锁相环振荡电路13的输入端信号,判断现在频率误差信号所处的频带,并根据所处频带控制第一多路选通单元231触发目标积分单元,对频率误差信号进行积分,以及控制第一多路选通单元233触发目标积分单元输出频率补偿信号。例如,输入一段数字信号,数字信号携带数字控制码,振荡电路13输出的时钟信号为频率范围为10G赫兹至11.8G赫兹,共分为4个频带,会产生三次频率跳变,积分单元数量为3,分别对应三次频率跳变。第一个频带为10G赫兹至10.6G赫兹,对应的数字控制码为1-1000,第二个频带为10.4G赫兹至11G赫兹,对应的数字控制码为1001-2000,第三个频带为10.8G赫兹至11.4G赫兹,对应的数字控制码为2001-3000,第四个频带为11.2G赫兹至11.8G赫兹,对应的数字控制码为3001-4000。误差获取电路22频率误差信号,当从第一个频带10.6跳到第二个频带的10.4G赫兹时,若检测到数字控制码为数字控制码从1000变为1001,频率补偿控制电路21控制第一多路选通单元211选通第一频率跳变对应的积分单元232作为目标积分单元,对频率误差信号进行积分,频率补偿控制电路21在检测到锁相环电路发生频带切换时,通过第二多路选通单元233控制目标积分单元输出频率补偿信号。
本申请实施例中,频率补偿控制电路中频带切换控制单元在锁相环电路的输入时钟信号与锁相环电路中的分频电路输出的时钟信号之间不存在误差信号时,控制第一开关单元导通误差获取电路和第一多路选通单元之间的通路,从而控制积分单元将频率误差信号进行积分,得到频率误差补偿信号,在检测到锁相环电路发生频带切换时,控制第二开关单元导通第二多路选通单元与补偿信号输出电路之间的通路,将频率误差补偿信号输出,频带选择单元根据频率误差信号所处频带选取相应积分单元,得到频率补偿信号,电路选择更加灵活,使得获取的频率补偿信号更加准确,提高了频带切换速度。
在一个实施例中,如图7所示,提供了一种频率补偿电路2,其中,频率补偿电路21还包括极性控制单元213;极性控制单元213分别与误差获取电路22和补偿信号输出电路24连接;极性控制单元213,用于向误差获取电路22和补偿信号输出电路24提供极性控制信号,用于对频率误差信号的极性和频率补偿信号的极性进行调整。
在本实施例中,极性控制单元213的输出端分别和误差获取电路22的输入端、补偿信号输出电路24的输入端连接。
进一步地,极性控制单元213主要是根据调频方向控制输入的频率误差信号和输出的频率补偿信号的极性。若为向上调频,极性控制单元发送一正向的极性控制信号给误差获取电路22,输入给误差获取电路22内部的相位误差信号经过处理后,与正向的极性控制信号相乘,得到误差获取电路22输出的频率误差信号;若为向下调频,极性控制单元发送一负向的极性控制信号给误差获取电路22,输入给误差获取电路22内部的相位误差信号经过处理后,与负向的极性控制信号相乘,得到误差获取电路22输出的频率误差信号。
本申请实施例提供的一种频率补偿电路,还包括极性控制单元,极性控制单元向误差获取电路和补偿信号输出电路提供极性控制信号,用于对频率误差信号的极性和频率补偿信号的极性进行调整,保证了信号的准确性。
在一个实施例中,如图8所示,提供了一种频率补偿电路2,其中,误差获取电路22包括微分单元221和第一乘法单元222;微分单元221,用于对锁相环电路1中的相位比较电路11输出的相位信号进行微分处理,得到初始频率误差信号;第一乘法单元222,用于根据频率补偿电路21提供的极性控制信号对初始频率误差信号的极性进行调整,得到频率误差信号。
在本实施例中,微分单元221的输入端连接锁相环相位比较电路11的输出端,微分单元221的输出端和第一乘法单元222的输入端连接,第一乘法单元222的输入端还和极性控制单元213的输出端进行连接,第一乘法单元222的输出端和第一开关单元25的输入端连接。
进一步地,微分单元221是将锁相环中相位比较电路11检测到的第一时钟信号与第二时钟信号的相位误差信号进行微分处理,从而得到并输出振荡电路13频带切换瞬间的频率误差信号。在一些具体实现中,微分单元221内部还需要包括信号转换模块,目的是将相位比较电路11输出的相位误差信号转换为微分器可处理的信号类型。
进一步地,微分单元221对锁相环电路1中的相位比较电路11输出的相位信号进行微分处理,得到初始频率误差信号;第一乘法单元222根据频率补偿电路21提供的极性控制信号对初始频率误差信号的极性进行调整,得到频率误差信号。例如,微分单元221输出初始频率误差信号,若为向上调频,极性控制单元发送一正向的极性控制信号给误差获取电路22中的第一乘法单元222,微分单元221输出的初始频率误差信号,与正向的极性控制信号相乘,得到频率误差信号,再通过第一乘法单元222将频率误差信号输出;若为向下调频,极性控制单元发送一负向的极性控制信号给第一乘法单元222,微分单元221输出的初始频率误差信号,与负向的极性控制信号相乘,得到频率误差信号,通过第一乘法单元222将频率误差信号输出。
本申请实施例中,误差获取电路包括微分单元和第一乘法单元,微分单元对相位误差信号进行微分处理得到频率误差信号,第一乘法单元对频率误差信号的极性进行调整,确保可以获取高精度的调频误差信号。
在一个实施例中,如图9所示,提供了一种频率补偿电路2,其中,补偿信号输出电路24包括第二乘法单元241和积分单元242;第二乘法单元241,用于根据频率补偿电路21提供的极性控制信号对频率补偿信号进行极性处理;积分单元242,用于对极性处理后的频率补偿信号进行积分,得到目标补偿信号,并将目标补偿信号输出给锁相环电路中的振荡电路13。
在本实施例中,第二乘法单元241的输入端分别和第二开关单元的26的一端、频带选择单元213的输出端连接,第二乘法单元241的输出端和积分单元242的输入端连接,积分单元242的输出端和锁相环振荡电路13的输入端连接。
进一步地,第二开关单元26输出的频率补偿信号输入至第二乘法单元241,在频率补偿电路21中的极性控制单元213的控制下,根据调频方向提供一个极性控制信号调整第二开关单元26输出的频率补偿信号的极性。若锁相环电路1的外部输入的时钟信号为数字信号,经过第二乘法单元241极性处理后输出的频率补偿信号输入至积分单元242,积分单元242将数字控制码进行积分得到目标补偿信号,并将目标补偿信号输出给锁相环电路中的振荡电路13的输入端,从而实现振荡电路13的过覆盖补偿。该积分单元242也可以隐式地包含在其他电路模块中,例如可以与锁相环环路滤波器12共用一个积分单元。或者还可以与上述的积分电路23中的积分单元232结合在一起。若积分单元242与上述的积分电路23中的积分单元232结合在一起,目标积分单元用于对频率误差信号进行积分得到第一积分值,根据第一积分值和目标积分单元的上一个积分单元的第二积分值生成频率补偿信号。例如,一共三个频带,会产生两次频率误差,第一个频带到第二个频带产生一次频率误差信号,频率误差信号的频率补偿信号的值为100,第二个频带到第三个频带产生一次频率误差信号,频率误差信号的频率补偿信号的值为100,如果积分单元242与上述的积分电路23中的积分单元232结合在一起,在第一个频带切换至第二个频带时,第二多路选通单元233输出的频率补偿信号为100,在第二个频带切换至第三个频带时,第二多路选通单元233输出的频率补偿信号为200。
本申请实施例中,补偿信号输出电路包括第二乘法单元和积分单元,第二乘法单元调整频率补偿信号的极性,积分单元对极性处理后的频率补偿信号进行积分,得到目标补偿信号,并将目标补偿信号输出给锁相环电路中的振荡电路,实现振荡电路的过覆盖的快速补偿。
在一个实施例中,提供一种锁相环补偿电路,包括:锁相环电路和以上实施例中任一项的频率补偿电路。具体地,频率补偿电路还可以应用在一些其他结构的锁相环中,如欠采样型锁相环,全数字锁相环,数模混合型锁相环,两点调制结构的锁相环以及作为参考的第一时钟信号为直接数字频率合成的调频信号的锁相环等等。锁相环电路的具体实现也有多种方式,如相位比较电路可以使用鉴相器加电荷泵实现,也可以用时间数字转换器实现;环路滤波器可以用纯无源器件实现,也可以用有源器件实现,还可以用纯数字电路实现;振荡电路可以用电容电感谐振电路实现,或者用环形振荡器实现,可以是单端结构,也可以是差分结构;环路滤波器输出与交叠补偿模块输出的加和可以使用电压加法器或数字加法器实现,还可以分别控制振荡器电路中不同的可变电容或电容阵列实现等效加和。分频电路可以使用分频器配合差分积分调制器实现小数分频,也可以使用数字时间转换器或者数字相位插值器实现真小数分频,只是,在不同实现方式中,可能需要包含一些额外的辅助电路,如模数/数模转换器,数字时间转换器,时间数字转换器,驱动级,延时补偿单元等。本申请对此不作限制。
如图10所示,为一种基于分频比调节的调频锁相环电路的框图。该锁相环电路输出的第三时钟信号频率是第一时钟信号频率的N倍(N可以是小数),因此当调频信号产生电路连续改变分频器的分频比时,锁相环可以产生频率连续变化的第三时钟信号。在振荡电路频带切换的瞬间,补偿信号输出电路在频率补偿控制电路的控制下产生一个目标补偿信号与环路滤波器的输出信号相加,从而使振荡电路的控制信号恰好跳过交叠的部分,实现交叠补偿。在频带切换之后的下一个第一时钟信号的周期,振荡电路频带交叠自适应补偿模块根据相位比较电路输出的相位误差,自适应地校准积分单元内的交叠补偿值。
如图11所示,为一种基于直接数字频率合成技术的连续调频锁相环的框图,该连续调频锁相环的工作原理与图10所示的锁相环大致相同。主要不同点是锁相环的调频过程不是由改变分频比实现的,而是利用直接数字频率合成电路改变第一时钟信号的频率,由于第三时钟信号与第一时钟信号的频率在负反馈的作用下始终保持一个固定比值,从而产生了连续调频的第三时钟信号。在振荡电路频带切换的瞬间,补偿信号输出电路在频率补偿控制电路的控制下产生一个目标补偿信号与环路滤波器的输出信号相加,从而使振荡电路的控制信号恰好跳过交叠的部分,实现交叠补偿。在频带切换之后的下一个第一时钟信号的周期,振荡电路频带交叠自适应补偿模块根据相位比较电路输出的相位误差,自适应地校准积分单元内的交叠补偿值。
如图12所示,为一种基于两点调制技术的连续调频锁相环电路框图。与图10所示电路不同的是,该锁相环的调制信号不仅从分频器控制端注入,还同时从振荡电路的输入端注入从而使得锁相环有更大的调制带宽。在振荡电路频带切换的瞬间,补偿信号输出电路在频率补偿控制电路的控制下产生一个目标补偿信号与环路滤波器的输出信号相加,从而使振荡电路的控制信号恰好跳过交叠的部分,实现交叠补偿。在频带切换之后的下一个第一时钟信号的周期,振荡电路频带交叠自适应补偿模块根据相位比较电路输出的相位误差,自适应地校准积分单元内的交叠补偿值。
如图13所示,为一种基于直接数字频率合成技术和两点调制技术的连续调频锁相环电路框图。与图12所示电路不同的是,该锁相环的第一个注入端不在分频器的控制端,而是使用直接数字频率合成技术在第一时钟信号的输入端注入调制信号。在振荡电路频带切换的瞬间,补偿信号输出电路在频率补偿控制电路的控制下产生一个目标补偿信号与环路滤波器的输出信号相加,从而使振荡电路的控制信号恰好跳过交叠的部分,实现交叠补偿。在频带切换之后的下一个第一时钟信号的周期,振荡电路频带交叠自适应补偿模块根据相位比较电路输出的相位误差,自适应地校准积分单元内的交叠补偿值。
本申请实施例中,一种锁相环补偿电路包括:锁相环电路、频率补偿控制电路、误差获取电路、积分电路和补偿信号输出电路。锁相环电路的相位比较电路将输入的时钟信号与分频电路产生的时钟信号进行对比,产生相位误差信号,通过误差获取电路得到频率误差信号,频率补偿控制电路控制将频率误差信号输出给积分电路,并控制积分电路对进行积分处理,得到频率补偿信号,频率补偿信号经过补偿信号输出电路处理得到目标补偿信号,将目标补偿信号输出振荡电路的输入端,从而使得振荡电路跳过频带重叠的部分,自适应消除振荡电路的频带交叠,该方法能够准确、快速地实现与相位、频率的同步,最终产生高质量的连续调频信号。
在一个实施例中,如图14所示,提供了一种频率补偿方法,包括以下步骤:
S201,获取锁相环电路的频率误差信号;频率误差信号为锁相环电路的输入时钟信号与锁相环电路中的分频电路输出的时钟信号之间的误差信号。
在本实施例中,在频带发生切换的瞬间,相位比较电路获取锁相环的振荡电路经过分频电路输出的时钟信号和外部输入的时钟信号之间的相位差信号,再将获取的相位差信号经过微分处理,得到频率误差信号,并根据调频方向对频率误差信号的极性进行调整,得到极性处理后的频率误差信号。
S202,对频率误差信号进行积分,得到频率补偿信号。
在本实施例中,利用频带切换控制单元判断振荡电路输入信号所处的频带,在频带选择单元的控制下,控制第一多路选通单元选通相应的积分单元对频率误差信号进行积分,得到频率补偿信号。
S203,在检测到锁相环电路发生频带切换时,对频率补偿信号处理得到目标补偿信号,并将目标补偿信号输出给锁相环电路中的振荡电路,以对振荡电路的交叠频带进行补偿。
在本实施例中,在检测到锁相环电路发生频带切换时,控制第二多路选通单元触发目标积分单元输出频率补偿信号,对频率补偿信号进行极性处理等操作得到目标补偿信号,并将目标补偿信号输出给锁相环电路中的振荡电路,以对振荡电路的交叠频带进行补偿。
上述频率补偿方法,通过获取外部输入的时钟信号与锁相环分频电路输出的误差信号,将频率误差信号进行积分,得到频率补偿信号,在检测到锁相环电路发生频带切换时,对频率补偿信号处理得到目标补偿信号,并将目标补偿信号输出给锁相环电路中的振荡电路,经过补偿信号输出电路处理得到目标补偿信号,将目标补偿信号叠加到振荡电路的输入端,从而使得振荡电路跳过频带重叠的部分,自适应消除振荡电路的频带交叠,该方法能够准确、快速地实现与相位、频率的同步,最终产生高质量的连续调频信号。
在一个实施例中,如图15所示,提供了一种频率补偿装置,包括,获取模块110,积分模块120,输出模块130。
获取模块110,用于获取锁相环电路的频率误差信号;频率误差信号为锁相环电路的输入时钟信号与锁相环电路中的分频电路输出的时钟信号之间的误差信号;
积分模块120,用于对频率误差信号进行积分,得到频率补偿信号;
输出模块130,在检测到锁相环电路发生频带切换时,对频率补偿信号处理得到目标补偿信号,并将目标补偿信号输出给锁相环电路中的振荡电路,以对振荡电路的交叠频带进行补偿。
在一个实施例中,提供了一种计算机设备,该计算机设备可以是终端,其内部结构图可以如图16所示。该计算机设备包括通过***总线连接的处理器、存储器、通信接口、显示屏和输入装置。其中,该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作***和计算机程序。该内存储器为非易失性存储介质中的操作***和计算机程序的运行提供环境。该计算机设备的通信接口用于与外部的终端进行有线或无线方式的通信,无线方式可通过WIFI、运营商网络、NFC(近场通信)或其他技术实现。该计算机程序被处理器执行时以实现一种频率补偿方法。该计算机设备的显示屏可以是液晶显示屏或者电子墨水显示屏,该计算机设备的输入装置可以是显示屏上覆盖的触摸层,也可以是计算机设备外壳上设置的按键、轨迹球或触控板,还可以是外接的键盘、触控板或鼠标等。
本领域技术人员可以理解,图16中示出的结构,仅仅是与本申请方案相关的部分结构的框图,并不构成对本申请方案所应用于其上的计算机设备的限定,具体的计算机设备可以包括比图中所示更多或更少的部件,或者组合某些部件,或者具有不同的部件布置。
在一个实施例中,提供了一种计算机设备,包括存储器和处理器,存储器中存储有计算机程序,该处理器执行计算机程序时实现以下步骤:
获取锁相环电路的频率误差信号;频率误差信号为锁相环电路的输入时钟信号与锁相环电路中的分频电路输出的时钟信号之间的误差信号;
对频率误差信号进行积分,得到频率补偿信号;
在检测到锁相环电路发生频带切换时,对频率补偿信号处理得到目标补偿信号,并将目标补偿信号输出给锁相环电路中的振荡电路,以对振荡电路的交叠频带进行补偿。
在一个实施例中,提供了一种计算机可读存储介质,其上存储有计算机程序,计算机程序被处理器执行时实现以下步骤:
获取锁相环电路的频率误差信号;频率误差信号为锁相环电路的输入时钟信号与锁相环电路中的分频电路输出的时钟信号之间的误差信号;
对频率误差信号进行积分,得到频率补偿信号;
在检测到锁相环电路发生频带切换时,对频率补偿信号处理得到目标补偿信号,并将目标补偿信号输出给锁相环电路中的振荡电路,以对振荡电路的交叠频带进行补偿。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程,是可以通过计算机程序来指令相关的硬件来完成,的计算机程序可存储于一非易失性计算机可读取存储介质中,该计算机程序在执行时,可包括如上述各方法的实施例的流程。其中,本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用,均可包括非易失性和易失性存储器中的至少一种。非易失性存储器可包括只读存储器(Read-OnlyMemory,ROM)、磁带、软盘、闪存或光存储器等。易失性存储器可包括随机存取存储器(Random Access Memory,RAM)或外部高速缓冲存储器。作为说明而非局限,RAM可以是多种形式,比如静态随机存取存储器(Static Random Access Memory,SRAM)或动态随机存取存储器(Dynamic Random Access Memory,DRAM)等。
以上实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上实施例仅表达了本申请的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本申请构思的前提下,还可以做出若干变形和改进,这些都属于本申请的保护范围。因此,本申请专利的保护范围应以所附权利要求为准。
Claims (8)
1.一种频率补偿电路,其特征在于,所述频率补偿电路包括:频率补偿控制电路、误差获取电路、积分电路和补偿信号输出电路;所述积分电路包括第一多路选通单元、至少一个积分单元、第二多路选通单元;所述频率补偿电路还包括第一开关单元和第二开关单元,所述频率补偿控制电路包括频带切换控制单元、频带选择单元和极性控制单元,所述第一开关单元分别与所述频率补偿控制电路、所述误差获取电路、所述第一多路选通单元连接,所述第二开关单元分别与所述频率补偿控制电路、所述第二多路选通单元和所述补偿信号输出电路连接,所述频带切换控制单元的输出端和所述频带选择单元的输入端均与锁相环电路中的振荡电路的输入端连接,所述频带切换控制单元的输出端分别与所述第一开关单元和所述第二开关单元连接,所述频带选择单元的输出端分别与所述第一多路选通单元和所述第二多路选通单元连接;所述极性控制单元分别与所述误差获取电路和补偿信号输出电路连接;
所述误差获取电路,用于获取锁相环电路的频率误差信号;所述频率误差信号为所述锁相环电路的输入时钟信号与所述锁相环电路中的分频电路输出的时钟信号之间的误差信号;
所述频带切换控制单元,用于在所述锁相环电路的输入时钟信号与所述锁相环电路中的分频电路输出的时钟信号之间不存在误差信号时,控制所述第一开关单元导通所述误差获取电路和所述第一多路选通单元之间的通路,或者,在检测到所述锁相环电路发生频带切换时,控制所述第二开关单元导通所述第二多路选通单元与所述补偿信号输出电路之间的通路;
所述频带选择单元,用于控制所述第一多路选通单元触发所述至少一个积分单元中的目标积分单元对所述频率误差信号进行积分得到频率补偿信号,以及在检测到所述锁相环电路发生频带切换时,控制所述第二多路选通单元触发所述目标积分单元输出所述频率补偿信号;
所述补偿信号输出电路,用于对所述频率补偿信号处理得到目标补偿信号,并将所述目标补偿信号输出给所述锁相环电路中的振荡电路,以对所述振荡电路的交叠频带进行补偿;
所述极性控制单元,用于向所述误差获取电路和所述补偿信号输出电路提供极性控制信号,用于对所述频率误差信号的极性和所述频率补偿信号的极性进行调整。
2.根据权利要求1所述的频率补偿电路,其特征在于,所述目标积分单元,用于对所述频率误差信号进行积分得到第一积分值,根据所述第一积分值和所述目标积分单元的上一个积分单元的第二积分值生成所述频率补偿信号。
3.根据权利要求1或2所述的频率补偿电路,其特征在于,所述误差获取电路包括微分单元和第一乘法单元;
所述微分单元,用于对所述锁相环电路中的相位比较电路输出的相位信号进行微分处理,得到初始频率误差信号;
所述第一乘法单元,用于根据所述频率补偿控制电路提供的极性控制信号对所述初始频率误差信号的极性进行调整,得到所述频率误差信号。
4.根据权利要求1或2所述的频率补偿电路,其特征在于,补偿信号输出电路包括第二乘法单元和积分单元;
所述第二乘法单元,用于根据所述频率补偿控制电路提供的极性控制信号对所述频率补偿信号进行极性处理;
所述积分单元,用于对极性处理后的频率补偿信号进行积分,得到所述目标补偿信号,并将所述目标补偿信号输出给所述锁相环电路中的振荡电路。
5.一种锁相环补偿电路,其特征在于,包括:锁相环电路和如权利要求1-4任一项所述的频率补偿电路。
6.一种频率补偿方法,其特征在于,所述方法包括:
获取锁相环电路的频率误差信号;所述频率误差信号为所述锁相环电路的输入时钟信号与所述锁相环电路中的分频电路输出的时钟信号之间的误差信号;
在所述锁相环电路的输入时钟信号与所述锁相环电路中的分频电路输出的时钟信号之间不存在误差信号时,控制第一开关单元导通误差获取电路和第一多路选通单元之间的通路,或者,在检测到所述锁相环电路发生频带切换时,控制第二开关单元导通第二多路选通单元与补偿信号输出电路之间的通路;
控制第一多路选通单元触发至少一个积分单元中的目标积分单元对所述频率误差信号进行积分得到频率补偿信号,以及在检测到所述锁相环电路发生频带切换时,控制第二多路选通单元触发所述目标积分单元输出所述频率补偿信号;
对所述频率补偿信号处理得到目标补偿信号,并将所述目标补偿信号输出给所述锁相环电路中的振荡电路,以对所述振荡电路的交叠频带进行补偿;
向所述误差获取电路和所述补偿信号输出电路提供极性控制信号,用于对所述频率误差信号的极性和所述频率补偿信号的极性进行调整。
7.一种计算机设备,包括存储器和处理器,所述存储器存储有计算机程序,其特征在于,所述处理器执行所述计算机程序时实现权利要求6所述的频率补偿方法。
8.一种计算机可读存储介质,其上存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实现权利要求6所述的频率补偿方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111355021.1A CN114142854B (zh) | 2021-11-16 | 2021-11-16 | 频率补偿电路、锁相环补偿电路、方法、设备和存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111355021.1A CN114142854B (zh) | 2021-11-16 | 2021-11-16 | 频率补偿电路、锁相环补偿电路、方法、设备和存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114142854A CN114142854A (zh) | 2022-03-04 |
CN114142854B true CN114142854B (zh) | 2024-06-11 |
Family
ID=80393413
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111355021.1A Active CN114142854B (zh) | 2021-11-16 | 2021-11-16 | 频率补偿电路、锁相环补偿电路、方法、设备和存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114142854B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024036322A2 (en) * | 2022-08-11 | 2024-02-15 | Microchip Technology Incorporated | Reduce dco frequency overlap-induced limit cycle in hybrid and digital plls |
CN115079158B (zh) * | 2022-08-24 | 2022-11-18 | 珠海正和微芯科技有限公司 | 基于相位跟踪的fmcw雷达测距装置、方法、电子设备和介质 |
CN116827335B (zh) * | 2023-08-25 | 2023-10-27 | 牛芯半导体(深圳)有限公司 | 一种分频装置及数据处理电路 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101652970A (zh) * | 2007-04-11 | 2010-02-17 | 日本电气株式会社 | 正交极化干扰补偿设备、解调器、接收站、及补偿正交极化干扰的方法 |
CN102377427A (zh) * | 2010-08-11 | 2012-03-14 | 索尼公司 | Pll频率合成器、无线通信装置和pll频率合成器控制方法 |
CN113014254A (zh) * | 2021-03-10 | 2021-06-22 | 苏州芯捷联电子有限公司 | 锁相环电路 |
-
2021
- 2021-11-16 CN CN202111355021.1A patent/CN114142854B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101652970A (zh) * | 2007-04-11 | 2010-02-17 | 日本电气株式会社 | 正交极化干扰补偿设备、解调器、接收站、及补偿正交极化干扰的方法 |
CN102377427A (zh) * | 2010-08-11 | 2012-03-14 | 索尼公司 | Pll频率合成器、无线通信装置和pll频率合成器控制方法 |
CN113014254A (zh) * | 2021-03-10 | 2021-06-22 | 苏州芯捷联电子有限公司 | 锁相环电路 |
Also Published As
Publication number | Publication date |
---|---|
CN114142854A (zh) | 2022-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN114142854B (zh) | 频率补偿电路、锁相环补偿电路、方法、设备和存储介质 | |
US8384450B2 (en) | Frequency synthesizer device and modulation frequency displacement adjustment method | |
CN107852163B (zh) | 数字锁相环的两点注入式宽带直调 | |
US8024598B2 (en) | Apparatus and method for clock generation with piecewise linear modulation | |
US20110286510A1 (en) | Electronic device for generating a fractional frequency | |
CN1253673A (zh) | 带有抖动补偿的分数n分频的频率综合器 | |
CN106341122A (zh) | 具有多频段振荡器的锁相环以及校准其的方法 | |
EP3208943B1 (en) | Fractional frequency synthesizer | |
EP1371167B1 (en) | Fractional-n frequency synthesizer with fractional compensation method | |
US7327820B2 (en) | Method and apparatus for reducing quantization noise in fractional-N frequency synthesizers | |
US20190260617A1 (en) | Synthesizer | |
US9385732B2 (en) | Synthesizing method of signal having variable frequency and synthesizer of signal having variable frequency | |
AU728239B2 (en) | Digital AFC adjustment by means of reciprocal direct digital synthesis | |
EP1657812A1 (en) | Wide band modulation pll and modulation factor adjustment method thereof | |
WO2005043745A2 (en) | Fast-hopping frequency synthesizer | |
KR20150045125A (ko) | 주파수변조연속파 레이더시스템 및 그 운용방법 | |
US9379723B2 (en) | Method and apparatus for generating a digital signal of tunable frequency and frequency synthesizer employing same | |
US8912857B2 (en) | PLL system and method for controlling a gain of a VCO circuit | |
US20110260760A1 (en) | Voltage control oscillator and control method thereof | |
US20150188552A1 (en) | Phase locked loop and control method thereof | |
EP2853026A1 (en) | Hybrid dual mode frequency synthesizer circuit | |
KR102044479B1 (ko) | 디지털 제어 발진기 및 디지털 제어 발진기를 포함하는 전자 장치 | |
CN112087230A (zh) | 宽带线性调频信号发生装置及方法 | |
WO2013027314A1 (ja) | 周波数掃引信号生成器、周波数成分分析装置、無線装置及び周波数掃引信号生成方法 | |
CN104135278A (zh) | 电压控制震荡器增益测量***与方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |