CN107852163B - 数字锁相环的两点注入式宽带直调 - Google Patents

数字锁相环的两点注入式宽带直调 Download PDF

Info

Publication number
CN107852163B
CN107852163B CN201680023615.3A CN201680023615A CN107852163B CN 107852163 B CN107852163 B CN 107852163B CN 201680023615 A CN201680023615 A CN 201680023615A CN 107852163 B CN107852163 B CN 107852163B
Authority
CN
China
Prior art keywords
signal
phase
wrapped
frequency
unwrapped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680023615.3A
Other languages
English (en)
Other versions
CN107852163A (zh
Inventor
徐阳
F·F·戴
廖东毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innophase Inc
Original Assignee
Innophase Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innophase Inc filed Critical Innophase Inc
Publication of CN107852163A publication Critical patent/CN107852163A/zh
Application granted granted Critical
Publication of CN107852163B publication Critical patent/CN107852163B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1228—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1212—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair
    • H03B5/1215—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair the current source or degeneration circuit being in common to both transistors of the pair, e.g. a cross-coupled long-tailed pair
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/124—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance
    • H03B5/1243—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance the means comprising voltage variable capacitance diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0925—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop applying frequency modulation at the divider in the feedback loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0941—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation at more than one point in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/095—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation to the loop in front of the voltage controlled oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0958—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation by varying the characteristics of the voltage controlled oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0966—Modifications of modulator for regulating the mean frequency using a phase locked loop modulating the reference clock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

数控振荡器(DCO)调制装置和方法提供了宽带调相信号输出。例示调制器电路使用了锁相环中的振荡器。该电路接收包裹相位输入信号，对包裹相位输入信号进行展开以生成展开相位信号，并对展开相位信号进行微分。包裹相位输入信号和微分展开相位信号均被注入到调制器电路的反馈回路中。该反馈回路可包括具有频率除数的多模分频器，其中该频率除数被增大或减小以用来消除与包裹相位转化为展开相位有关的相位突变。

Description

数字锁相环的两点注入式宽带直调
相关申请的交叉引用
本申请要求申请日为2015年3月24日，申请号为14/667,368，名称为“WidebandDirect Modulation with Two Point Injection in Digital Phase locked Loops(数字锁相环的两点注入式宽带直调)”的美国专利申请的优先权，并通过引用将其内容整体并入本申请。
背景技术
压控振荡器(VCO)的调谐输入端已被用于生成调制传输信号。然而，当压控振荡器纳入锁相环(PLL)结构中时，锁相环的响应作为高通滤波器有效消除了所述调制信号的低频分量。已开发的单点调制方案用于消除此影响，该方案通过调节压控振荡器输入端或调节反馈环路的分频比来注入所述调制信号。此类***的一个局限在于其使得调制带宽受到锁相环反馈环路带宽的固有限制。即使在增加高通补偿方案的情况下，可用带宽也仅限于数兆赫兹。已开发的两点调制方案将所述调制信号同时注入压控振荡器和反馈环路分频器的控制器，从而使得压控振荡器输入端的高通特性被分频器控制的低通特性补偿。
图1为用于提供相位调制信号102的现有技术***100，该信号在被微分器104处理后施加至数控振荡器(DCO)106。该数控振荡器的输出施加至环路滤波器108并在输入端合并于数控振荡器106。输出110施加至放大器112，以生成放大的发射信号114。
图2A为原始相位调制信号频率及经高通滤波后信号频率的信号图。尽管频率信号202，204看起来极为接近，但是图2B表明输出信号的相位210与输入相位206有很大的不同。在图2B例示波形中，在波形大致交叉于点208之前，输入相位206最初大于输出相位210。
为了弥补单点调制的局限性，已开发的所谓“两点”调制方案提高了可由锁相环/压控振荡器调制器生成的可用带宽。如图4所示，两点***通常用于将信息信号分割为高通分量402和低通分量404，其中所述高通分量用于压控振荡器的直接调制，而所述低通分量用于在锁相环环路中调整相位检测器的输出或调整反馈环路中的分频比。此两点处的调制所生成的合成信号406具有如408所示向下延伸至直流的频谱响应(如同功率频谱密度(PSD)所示)。
两点调制存在一些固有挑战，包括高通和低通调制分量的同步，高通和低通调制路径的增益匹配，以及高速锁相环操作导致的高功耗。
因此，需要对宽带两点调制器进行改进。
附图说明
附图及以下详细描述并入本说明并形成本说明的一部分，用于进一步说明包含所要求保护的发明的概念的实施方式，以及说明这些实施方式的各种原理和优点，其中，各附图中的相同元件或功能类似的元件采用相同的附图标记。
图1为现有技术的单点调制器的框图。
图2A至2B为现有技术的频率和相位信号的图。
图3和图4所示为现有技术的两点调制***。
图5为根据一些实施方式的两点调制***的框图。
图6为在一些实施方式中的展开逻辑状态图。
图7A至7B为包裹相位输入及展开相位信号的示意图。
图8至10为根据一些实施方式的具有用于控制槽路电容的数字和/或模拟输入的压控振荡器或数控振荡器电路图。
图11为根据一些实施方式的锁相环中的两点调制器的示意框图。
图12A至12D显示了从包裹相位输入信号生成微分展开相位信号的技术的时序图。
图13A-13D为包裹相位输入信号，延迟包裹相位输入信号，测量相位信号及误差信号的瞬态图。
图14所示为根据一些实施方式的锁相环工作流程图。
本领域技术人员可理解的是，附图元件的图示目的在于简单和清楚，并不一定按比例绘制。例如，为了有助于促进对本发明实施方式的理解，附图中某些元件的尺寸相对于其他元件可能有所夸大。
在附图中的合适之处采用常规标记表示装置和方法的部件，其仅示出了与本发明实施方式的理解有关的具体细节，以避免对受益于本说明书描述的本领域技术人员而言容易理解的细节给所公开的内容造成模糊。
具体实施方式
本申请描述了一种提供宽带相位调制信号输出的两点式调制装置和方法。所述调制器采用同时注入包裹相位输入信号和微分展开相位信号的锁相环，其中，该微分展开相位信号提供所述输入信号的频域表示形式。因无相位突变，从而采用所述展开相位信号可实现更窄的调频带宽，从而在保持符合掩码要求的同时，提高传输特性。
在图5所示的实施方式中，直调数字压控振荡器电路包括信号相位生成器502和信号包络生成器504。在一些实施方式中，信号相位生成器502和信号包络生成器504可通过坐标旋转数字计算机(CORDIC)实现，并且基带同相信号(I)和正交(Q)信号通过输入端施加至信号相位生成器501。因此，所述信号相位生成器可用于处理同相基带信号和正交基带信号，以及实施直角坐标至极坐标的转换。在一些实施例中，所述信号相位生成器为坐标旋转数字计算机(CORDIC)计算器。
在一些实施方式中，所述信号相位生成器可与用于在输出端503上生成包络信号的信号包络生成器联合使用。所述包络信号对应于所需的信息调制传输信号的包络，例如由输入端处的基带I/Q信号的幅度形成的包络。所述包络信号可本质为用于控制数字切换放大器的数字信号，或用于控制放大器的模拟功率控制输入端的模拟信号。此外，数字包络信号可转换为模拟信号并施加至模拟功率控制输入端。
在图5实施方式中，锁相环电路具有用于接收包裹相位输入信号的输入端506。该包裹相位输入信号指定了由压控振荡器508所生成的载波信号的所需相位。该包裹相位输入信号的范围基本上跨越2π或振荡器508的一个完整周期。应当注意的是，所述包裹相位输入信号不必一定表示为角度的形式(无论以度或弧度为单位)。相反地，该包裹相位输入信号可表示为时间延迟值的形式，其中该时间延迟值基本上为跨越振荡器508的一个完整周期的时长。以时间延迟所表示的相位可表示为与振荡器508的周期相关的角度。为清楚起见，本申请中以弧度单位所表示的角度来表示相位值，其中，需要了解的是，不同实施方式可以以不同方式表示相位值。
电路500具有展开逻辑510。展开逻辑510将所述包裹相位输入信号转换成展开相位信号。该展开相位信号的范围大于2π。所述展开逻辑用于减少可能出现在包裹相位输入信号中的较大不连续性。在包裹相位输入的范围可以为-π～+π的实施方式中，可能存在包裹相位输入值从+π下至-π+δ等较大阶跃的情形，其中，δ本身较小。该几近2π的较大阶跃掩盖了对于较小的δ，相位偏移为+π的信号与相位为-π+δ信号极为相似的事实(实际上，相位偏移为-π的信号与相位偏移为+π的信号相同)。因此，所述展开逻辑将-π+δ的包裹相位输入信号转换为+π+δ的展开相位信号，其仅与之前的+π相位偏移稍有不同。以下参照图6和图7对展开逻辑510的工作进行了更加详细的说明。
微分器512用于对所述展开相位信号进行时间微分，以生成微分展开相位信号。微分器512用于从所述展开相位信号的当前值中减去该展开相位信号的先前值。在一些实施方式中，所述微分器可由二抽头滤波器实现，该二抽头滤波器表示y[n]＝x[n]-x[n-1]等的简单差分方程。在其他实施方式中，可使用具有其他抽头的微分滤波器。在一些实施方式中，在所述微分处理之后，所述微分展开相位信号与常数值相乘。
由振荡器508生成的振荡信号作为放大器514的输入，该放大器可以为数字功率放大器，用于放大所述信号。放大器514的增益可由信号包络生成器504控制。举例而言，放大后的振荡信号可通过天线进行无线传输。
振荡器508生成的所述振荡信号还提供于相位检测电路516。相对于所述包裹相位输入信号所表示的相位，相位检测电路516对来自振荡器508的所述振荡信号的相位进行检测，而且相位检测电路516提供表示所述振荡信号相位与包裹相位输入信号之间相位差的误差信号。以下参考图12，对例示相位检测电路的操作进行更加详细的说明。
相位检测电路516所生成的误差信号提供于环路滤波器518。如以上参考其他实施方式已更为详细描述的一样，环路滤波器518用作数字补偿滤波器，对所述锁相环的高通特性进行补偿。在一些实施方式中，环路滤波器518为数字比例积分(PI)滤波器。
经环路滤波器518滤波的误差信号由加法器520与所述微分展开相位信号结合，为振荡器508生成频率控制信号。在图5例示实施方式中，提供至振荡器508的所述频率控制信号既具有基于所述包裹相位输入信号的分量，也具有基于所述展开相位信号的分量。具体而言，所述误差信号基于所述包裹相位输入信号，而所述相位微分信号(即频率信号)基于所述展开相位信号。相位检测电路516，环路滤波器518和加法器520为反馈环路的元件，该反馈环路与可控振荡器508共同形成锁相环。
如果振荡器508所输出的信号的相位滞后于所述包裹相位输入信号所表示的相位时，则获得的误差信号易于因其对所述频率控制信号的贡献而导致振荡器508在更高的频率下振荡，直至所述相位间实现更为接近的匹配。反之，如果振荡器508所输出的信号的相位超前于所述包裹相位输入信号所表示的相位时，则获得的误差信号易于导致振荡器508在更低的频率下振荡，直至所述相位间实现更为接近的匹配。所述展开相位信号还贡献于所述控制信号。例如，当所述微分展开相位信号为高的正值时，其表明应该增大振荡器508的频率。
在一些实施方式中，展开逻辑510用于向所述包裹相位输入信号添加被选择的相位偏移。该相位偏移可以为正相位偏移，负相位偏移，或零相位偏移。所述正相位偏移可以为+2π偏移，所述负相位偏移可以为-2π偏移(再次需要注意的是，本申请所讨论的相位信号无需一定表示为弧度形式表示。例如，在一些实施方式中，相位信号可表示为数字时间值，该数字时间值可根据基准频率值的情况按需转换为弧度或度)。在一些实施方式中，除非相继的包裹相位输入信号的值之间的差的绝对值大于π，否则所述相位偏移保持不变。当发生大于π的向上变化时，所述展开逻辑将所述偏移下调，例如从+2π调至0，或者从0调至-2π。反之，当发生大于π的向下变化时，所述展开逻辑将所述偏移上调，例如从-2π调至0，或者从0调至+2π。
图6所示为一些实施方式中的所述展开逻辑的操作状态图。在将包裹相位输入信号提供为数字值序列
Figure BDA0001442360100000061
的情形中，所述展开逻辑提供一个展开相位信号，该信号为所述包裹相位输出信号和偏移之和，其中，所述偏移的值取决于所述展开逻辑的状态。如图6所示，当
Figure BDA0001442360100000062
时，所述展开逻辑的状态向右跃迁，而且所述偏移从-2π变为0，或者从0变为+2π。当
Figure BDA0001442360100000063
时，所述展开逻辑的状态向左跃迁，而且所述偏移从+2π变为0，或者从0变为-2π。在一些实施方式中，还可添加具有相关偏移值的其他状态。例如，图6状态图可扩展至容纳带-4π和+4π偏移的状态。
以下参照图7A至图7B，描述展开逻辑510对包裹相位输入信号的作用。图7A所示为值范围为-π至+π的例示包裹相位输入信号的时间函数图。该包裹相位输入信号可例如为图5所示的CORDIC所输出的信号。稳定增长的相位信号702趋近+π并反转至约为-π。即使相位接近+π的信号与相位接近-π的信号可极为相似，所述包裹输入信号在时刻704处的变化量为几近2π的较大阶跃。
图7B所示为由展开逻辑自图7A的包裹相位输入信号生成的例示展开相位信号708的时间函数图。由于所述包裹相位输入信号在时刻704处发生大于-π的较大下降，所述展开逻辑所用的偏移从0变为+2π。在时间段706内，所述偏移的值保持于+2π。在时间段706结束时，所述包裹相位输入的值升高大于π的量，而且所述展开逻辑所用的偏移从+2π变回为0。在时间段706内，所述展开逻辑通过添加+2π的偏移而将所述包裹相位输入信号展开，从而基本上消除了包裹相位输入信号702中显现的较大跳变。类似地，在时间段710内，通过向所述包裹相位输入信号添加-2π的偏移而将该包裹相位输入信号展开。
图8至10所示为数控振荡器结构的各种实施方式。参照图8，数控振荡器800包括具有由变容器806，808提供的可变电容的第一压控振荡器控制的输入端802，以及具有由变容器810，812提供的可变电容的第二压控振荡器控制的输入端814。在一些实施方式中，所述两个输入节点可通过高阻抗电阻器804连接，但是在其他实施方式中，谐振槽路中无电阻器。在本实施方式中，可通过分别根据所述微分展开相位以及所述结合后的误差和包裹相位调整施加至输入节点802，814的所述输入信号的模拟电压的方式，改变所述电容。该电容进一步影响振荡频率。
参考图9，压控振荡器900包括具有由变容器904，906提供的可变电容的第一压控振荡器的控制输入端910，以及具有由切换电容器组902，908提供的可变电容的第二压控振荡器的控制输入端912，914。在本实施方式中，N+1个比特(比特<N>至比特<0>)施加至电容器组902，908内的晶体管的栅极，以通过将电容器选择性置入电路900的方式改变电容值。
参考图10，压控振荡器1000包括具有由切换变容器组1002，1008提供的可变电容的第一压控振荡器控制的输入端1010，以及具有由切换式电容器组1004，1006提供的可变电容的第二压控振荡器控制输入端1012。在本实施方式中，N1+1比特(比特<N1>至比特<0>)施加至电容器组1002，1008内的晶体管的栅极，以通过将电容器选择性置入电路1000的方式改变电容值，而且N2+1个比特(比特<N2>至比特<0>)施加至电容器组1004，1006内的晶体管的栅极，以通过将电容器选择性置入电路1000的方式改变电容值。因此，在本实施方式中，所述控制器包括数字滤波器，并且所述控制信号为通过所述压控振荡器控制输入端施加至第一组可切换电容器的数字信号。所述展开相位导数信号为通过所述调制压控振荡器控制输入端施加至第二组可切换电容器的数字信号。在又一实施方式中，所述压控振荡器具有二进制控制数据形式的单输入，以用于控制所述电容器组。也就是说，所述环路滤波器的输出叠加至所述微分展开相位信号，而且该数字和被施加至所述压控振荡器的控制输入端。
在一些实施方式中，压控振荡器包括连接至所述锁相环压控振荡器的控制输入端的第一可变电容，以及连接至所述调制压控振荡器的控制输入端的第二可变电容，其中所述第一可变电容和第二可变电容当中的一个或两个可采用电压调谐变容器或切换式电容器组的形式。
在其他实施方式中，所述可变电容可由模拟或数字组合器形成的组合信号控制。该组合器可用于将所述环路误差控制信号(包括所述包裹相位输入信号)与相位导数信号组合，以及将该组合控制信号施加至单个可变电容。该单个可变电容可以为变容器或可切换电容器组。
在一些实施方式中，可利用数模转换器将所述数字加法器的输出(或者数字锁相环控制信号或数字调制控制信号)转换至模拟控制信号电压，并将该模拟控制信号施加至所述可变电容。
在其他实施方式中，所述数控振荡器可包括第一可变电容，该电容可由信道选择器调整，以实现对特定通信信道频率的选择。该信道选择器可包含于状态机中，或者可以嵌入用于实现所述发射器的媒体接入控制(MAC)层的合适处理器内。举例而言，在用于IEEE802.11b的两点式调制器的实施方式中，所述信道选择器可选择与特定信道频率对应的电容值，其中共有13个信道，各信道间间隔5MHz。之后，所述锁相环环路将所述压控振荡器保持于所需载波频率的中心。此外，在一些实施方式中，所述压控振荡器在可用信道上进行调谐，因此所述数据调制输入端的Kvco可随所选信道变化。
图11所示为根据一些实施方式的锁相环1100。在图11所示实施方式中，包裹相位输入端1102用于接收包裹相位输入信号。数字压控振荡器1104提供振荡信号，该振荡信号被反馈至相位检测电路1106。在图11所示实施方式中，相位检测电路1106包括参考振荡器1108，该参考振荡器提供周期性参考信号。在图11所示实施方式中，振荡器1104的工作频率高于所述周期性参考信号的频率。因此，相位检测电路1106采用分频器1110，该分频器通过将来自振荡器1104的振荡信号的频率除以频率除数N的方式生成分频信号。在一些实施方式中，分频器1110为多模分频器(MMD)，其中，所述频率除数N由分频器控制逻辑1112控制。多模分频器可例如通过将2/3分频器段进行级联而实现。所述除数N可以为整数除数或分数除数。沃斯等人于2000年7月在IEEE Journal of Solid-State Circuits,(IEEE固态电路杂志)第35卷第7期上发表的论文“A Family of Low-Power Truly Modular ProgrammableDividers in Standard 0.35-μm CMOS technology(标准0.35微米CMOS技术中一类真正模块化的低功率可编程分频器)”描述了适用于各种实施方式的可编程分频器，该文章的内容通过引用并入本申请。
相位检测电路1106还设有时间数字转换器(TDC)1114，用于将所述分频信号的相位与所述周期性参考信号的相位进行比较，以生成测量相位信号。时间数字转换器1114可例如用于测量所述周期性参考信号上升沿和所述分频信号上升沿之间所经过的时间。
相位检测电路1106还包括求和逻辑1116，该求和逻辑可以为作用于所述包裹相位输入信号上的加法器。该求和逻辑1116用于将包裹相位输入信号注入至反馈环路。求和逻辑1116用于添加来自测量相位信号的包裹相位输入信号，以生成误差信号。该误差信号表示来自振荡器1104的所述振荡信号与所述包裹相位输入信号之间的相位差。当来自于振荡器1104的信号的相位等于所述包裹相位输入信号所表示的相位时，所述误差信号基本上等于零。如下文所进一步详细描述的，当来自于振荡器1104的信号的相位与所述包裹相位输入信号所表示的相位不同时，所述误差信号对控制振荡器1104的所述控制信号做出贡献。
相位检测电路1106所生成的所述误差信号由环路滤波器1118进行滤波，以生成滤波误差信号，所述环路滤波器可以为数字比例积分(PI)滤波器。加法器1120用于将所述滤波误差信号与展开微分逻辑1122所生成的微分展开相位信号相叠加，以生成用于振荡器1104的控制信号。所述加法器用于将所述微分展开相位信号注入所述反馈环路。
在一些实施方式中，所述展开微分逻辑包括与图5的展开逻辑510和微分器512类似的微分器1126和展开逻辑1124。然而，所述展开微分逻辑也可通过其他技术实现。
图12所示为用于展开微分逻辑的其他展开技术。图12A所示为例示包裹相位输入信号。在一些实施方式中，展开微分逻辑可先将所述包裹相位输入信号展开，从而生成如图12B所示的展开相位信号。展开微分逻辑通过对图12B所示的展开相位信号进行微分而生成如图12C所示的微分展开相位信号。在其他实施方式中，在对图12A所示包裹相位输入信号进行微分后，生成如图12D所示的微分包裹相位信号。然而，所述微分包裹相位信号在1202，1204处具有分别与图12A所示的包裹相输入信号中的跳变1206，1208相对应的异常值。所述展开微分逻辑可通过向所述微分包裹相位信号叠加正或负偏移的方式生成微分展开相位信号。
例如，在一些实施方式中，通过找出相继相位值之间的差异来实现微分。在此类实施方式中，所述展开微分逻辑可检测出所述微分包裹相位信号的值何时大于+π，并相应将-2π的负偏移叠加至所述微分包裹相位信号的值。反之，所述展开微分逻辑可检测出所述微分包裹相位信号的值何时小于-π，并相应地将+2π的正偏移叠加至所述微分包裹相位信号的值。该过程生成如图17C所示的微分展开相位信号，该信号与图12B所示的通过在微分之前执行展开而获得的微分展开相位信号相同。
如上所述，图11的锁相环1100包括多模分频器1110，该多模分频器将来自振荡器1104的信号的频率除以可变除数N。在一些实施方式中，该可变除数N由分频器控制逻辑1112控制，以减少在所述误差信号中发生较大的阶跃。在一些实施方式中，分频器控制逻辑1112用于检测所述包裹相位输入信号中大于π的向上和向下阶跃，并通过调整频率除数N而使得分频器1110的一个周期多包含或少包含一个数控振荡器信号的周期，以实现对所述阶跃的补偿。具体地，如果在后续的N个数控振荡器周期内检测到所述包裹相位输入信号中发生大于-π的向下阶跃，则可将频率除数N增加1(成N+1)，从而使得所述分频器在需要一个额外的所述周期性数控振荡器信号的周期后才能输出1；如果在后续的N个数控振荡器周期内检测到所述包裹相位输入信号中发生大于+π的向下阶跃，则可将频率除数N减少1(成N-1)，从而使得所述分频器以少一个所述周期性数控振荡器信号周期的方式输出1。在分频器1110对所述周期性参考信号的跃迁进行有效计数的一个周期后，所述频率除数被恢复至其原始值。所述频率除数的增加或减小导致所述测量相位信号(时间数字转换器1114的输出)中阶跃的生成，当所述两个信号在求和逻辑1116中组合时，该阶跃至少部分补偿所述包裹相位输入信号中的阶跃。
一般而言，由所述频率除数N的变化引起的测量相位信号中的阶跃并不随该频率除数的变化立即发生。因此，在一些实施方式中，数字延迟电路1128用于将所述包裹相位输入信号延迟足够长的时间，以使所述包裹相位输入信号和微分展开相位信号在到达数控振荡器1104的输入端时对齐。
图13A至图D所示为频率除数N的临时变化所产生的作用。图13A所示为例示包裹相位输入信号。该信号可被数字延迟电路1128延迟，从而生成如图13B所示的例示延迟的包裹相位输入信号。图13C所示为通过将所述分频信号的相位与所述周期性参考信号的相位相比较而生成的例示测量相位信号。要注意的是，所述时间数字转换器被配置为具有与负反馈对应的负增益。当所述频率除数N被临时性地增加或减小时，在所述测量相位信号中生成较大阶跃(如阶跃1302)。在测量误差中有意***此类较大阶跃的目的在于抵消所述包裹信号中的相位跳变。
以下将对临时变化所述频率除数的作用进行说明。当所述分频器将所述振荡信号的频率除以N时，每N个振荡信号周期对应于一个分频信号周期。然而，当所述频率除数N增加至N+1时，需额外增加一个振荡信号周期才能对应一个分频信号周期。如此，时间数字转换器1114所测量的分频信号滞后一个周期(所述振荡信号的周期)，并对应于-2π的相位偏移。反之，当所述频率除数N减至N-1时，减少一个振荡信号周期便能实现一个完整的分频信号周期。因此，时间数字转换器1114所测量的分频信号提前一个周期(所述振荡信号的周期)，并对应于-2π的相位偏移。
求和逻辑1116用于将所述延迟包裹相位信号叠加至所述测量相位信号，以生成所述误差信号。该信号组合的效果如图13D所示。如图13D的误差信号所示，图13B的延迟包裹相位信号中的较大阶跃基本上抵消了测量相位信号1302中的较大阶跃，从而生成了更加平滑的误差信号。如此，进一步有助于更为清楚的功率输出谱。
除数N的临时性变化可通过数种不同方式中的一种或多种触发。例如，分频器控制逻辑1112可通过比较所述包裹相位输入信号的相继值来检测所述包裹相位输入信号中绝对值大于π的阶跃。或者，分频器控制逻辑1112可检测所述展开逻辑所用的相位偏移何时发生了改变，并相应地增大或减小所述频率除数。具体而言，所述分频器控制逻辑可在检测到所述相位偏移增大时，针对所述参考信号的一个周期将所述频率除数增加1，并且在检测到所述相位偏移减小时，针对所述参考信号的一个周期(或者分频器1110的一个周期)将所述频率除数减少1。
图14所示为在一些实施方式中由锁相环调制器实施的方法。在步骤1402中，调制器接收包裹相位输入信号，而在步骤1404中，数控振荡器(DCO)等可控振荡器生成振荡信号。在步骤1406中，将所述振荡信号的频率除以频率除数，生成分频信号。
在步骤1408中，将所述分频信号的相位与周期性参考信号的相位进行比较，以生成测量相位信号。在步骤1910中，通过将所述包裹相位输入信号叠加至所述测量相位信号而生成误差信号。在步骤1412中，由环路滤波器对所述误差信号进行滤波，该环路滤波器例如可以为比例积分滤波器或其他数字补偿滤波器。
在步骤1414中，将所述包裹相位输入信号进行展开，生成展开相位信号。该展开可通过从正相位偏移，负相位偏移和零相位偏移中选择相位偏移，并将所选的相位偏移叠加至所述包裹相位输入信号的方式实现。
如上所述，可通过临时性改变分频步骤1406中所使用的频率除数的方式以促进所述包裹操作。例如，所述调制器可对相位偏移中的变化进行检测。如果检测到相位偏移的变化，则可临时性改变所述频率除数。例如，当检测到所述相位偏移增大时，可针对参考信号的一个周期，将所述频率除数增加1。反之，当检测到所述相位偏移减小时，可针对参考信号的一个周期，将所述频率除数减小1。在一些实施方式中，通过将所述包裹相位输入信号与展开相位信号进行比较而实现所述相位偏移变化的检测。在一些实施方式中，首先生成延迟包裹相位输入信号，然后通过确定所述延迟包裹相位输入信号和所述测量相位信号之间的差值而生成所述误差信号。此外，也可使用其他技术确定所述频率除数。例如，可通过对所述展开逻辑进行监测进而判断是否将所述分频器的输出延迟或提前一个周期。
在步骤1416中，对所述展开相位信号进行微分，生成微分展开相位信号。在一些实施方式中(如上述图12A～图12D所描述的)，所述展开和微分步骤可以以不同的顺序执行，或者组合成一个从所述包裹相位输入信号中生成微分展开相位信号的总步骤。
在步骤1418中，通过例如由加法器将所述微分展开相位信号与所述滤波误差信号组合从而生成控制信号。该控制信号被进一步反馈至所述可控振荡器。所述包裹相位输入信号，展开相位信号，误差信号，以及控制信号可全部为数字信号。
本申请所述***可使用D类(或反向D类)数字功率放大器(DPA)。此类放大器的效率高于A类、B类或AB类功率放大器的效率，其效率例如在14dBm的输出电平下高出约35％。此外，将所述数控振荡器用作调制器的***无需使用I/Q调制器，从而可大幅节省***功耗和电路固定结构成本。
此外，应当注意的是，所需相位信号的带宽可远高于I/Q基带信号的带宽。一般而言，将I/Q基带的直角(基本)坐标非线性变换为大小及相位的极坐标可导致所生成的相位信号所具有的带宽例如为原始I/Q基带信号带宽的五倍。因此，10MHz(单边带)的I/Q基带信息信号可生成50MHz的相位信号。其中，可在极化转换之前对基带I/Q数据样本进行内插(系数例如为5)，以实现获取相位信息所需的采样速率。在一种实施方式中，为了满足奈奎斯特准则，所述数字锁相环中的所有采样单元以至少为基带带宽两倍的时钟频率工作。在实际滤波操作中，所述时钟频率可以为基带带宽的3～4倍。如此，即使调制带宽仅为10～20MHz，所述***也可在40MHz，80MHz或160MHz的参考速率下工作。
在以上说明书中，对具体实施方式进行了描述。然而，本领域技术人员可以理解的是，在不脱离如权利要求书中所阐述的本发明的范围的前提下，还可做出各种修饰和变化。因此，说明书和附图旨在视为说明而非限制，而且所有此类修饰均旨在包含于本发明的范围内。
可生成任何益处、优点或解决方案或使任何益处、优点或解决方案变的更为显著的益处、优点、问题解决方案或任何要素不应被理解为任何或所有权利要求的关键、必需或基本特征或要素。本发明仅由权利要求限定，这些权利要求包括其在本申请的未决期间作出的任何修改以及其所衍生的所有的等同物。
此外，在本申请中，第一和第二以及上和下之类的关系词语可仅用于将一个实体或动作与另一实体或动作区分开来，而不一定要求或暗示这些实体或动作之间任何的此类关系或顺序。“包括”、“具有”、“包含”、“含有”等词及其任何其他变形旨在涵盖非排他性的包含关系，以使得包括、具有、包含、含有一系列要素的工艺、方法、物品或装置不仅包括这些要素，而且还可包括其他未明确列出的要素或此类工艺、方法、物品或装置的固有要素。以“包括……”，“具有……”，“包含……”，“含有……”描述且无其他限制性描述的要素不排除在包括、具有、包含、含有该要素的工艺、方法、物品或装置中存在其他相同要素。除非本申请另有明确说明，“一”和“一个”两词定义为一个或多个。“大致”、“基本上”、“大约”、“约”等词及其任何其他变形定义为接近于本领域普通技术人员所理解的含义，而且在一种非限制性的实施方式中，该词定义为10％以内，在另一实施方式中，定义为5％以内，在又一实施方式中，定义为1％以内，在又一实施方式中，定义为0.5％以内。在本申请中，“耦合”一词定义为连接，但并不一定指直接或机械式连接。以特定方式“设置”的设备或结构至少以该方式设置，但也可以以未列出的方式设置。
应当理解的是，一些实施方式可由微处理器、数字信号处理器、定制处理器及现场可编程门阵列(FPGA)等一个或多个通用或专用处理器(或“处理设备”)以及控制该一个或多个处理器与某些非处理器电路共同实现本申请所述的方法和/或装置的部分、大部分或全部功能的唯一存储程序指令(包括软件和固件)构成。或者，所述部分或全部功能也可由无存储程序指令的状态机实现，或者在一个或多个专用集成电路(ASIC)中实现，其中在该电路中，每项功能或某些功能的一些组合实施为定制逻辑。当然，上述两种方法也可结合使用。
此外，一种实施方式可实施为计算机可读存储介质，该介质上存有计算机可读代码，该代码用于对计算机(例如包括处理器)进行编程，以使其执行本申请所述且要求保护的方法。此类计算机可读存储介质例如包括，但不限于，硬盘，光盘只读存储器(CD-ROM)，光存储装置，磁存储装置，只读存储器(ROM)，可编程只读存储器(PROM)，可擦除可编程只读存储器(EPROM)，电可擦除可编程只读存储器(EEPROM)以及闪存。此外，可预想到的是，在不能够承受可能的显著的努力以及由时间、现有技术和经济考虑所驱动的许多设计选择时，在本申请所公开的概念和原理的指导下，本领域普通技术人员能够经过很少的实验制成此类软件指令和程序及集成电路。
本发明的摘要的目的在于允许读者快速了解该技术公开内容的性质。可理解的是，该摘要不旨在用于解释或限制权利要求的范围或含义。此外，在上述具体实施方式部分中可看出，为了实现精简本发明公开内容的目的，各种特征在各实施方式中组合展示。此公开方式不应被理解为反映了所要求保护的实施方式所需要的特征多于每项权利要求所明确描述的特征这一意图。相反，正如权利要求所反映的一样，本发明技术方案所赖以成立的特征少于单个公开实施方式的所有特征。因此，权利要求当中的每一项本身均独立作为一个要求保护的技术方案合并于具体实施方式部分中。

Claims (15)

1.一种两点式调制装置，其特征在于，包括：
具有振荡器输出端和频率控制信号输入端的可控振荡器；
用于接收包裹相位输入信号的包裹相位输入端；
用于提供表示所述振荡器输出端的振荡信号的相位与所述包裹相位输入信号之差的误差信号的相位检测电路；
用于从所述包裹相位输入信号生成微分展开相位信号的展开微分逻辑；
连接至所述相位检测电路并用于生成滤波误差信号的环路滤波器；
用于将所述滤波误差信号与所述微分展开相位信号组合的加法器，所述加法器的输出端连接至所述可控振荡器的所述频率控制信号输入端。
2.如权利要求1所述的装置，其特征在于，所述展开微分逻辑包括：
用于从所述包裹相位输入信号生成展开相位信号的展开逻辑；以及
连接至所述展开逻辑以生成所述微分展开相位信号的微分器。
3.如权利要求2所述的装置，其特征在于，所述展开逻辑用于：
从正相位偏移、负相位偏移和零相位偏移中选择相位偏移；以及
将所述相位偏移叠加至所述包裹相位输入信号。
4.如权利要求1或2所述的装置，其特征在于，还包括信号相位生成器，所述信号相位生成器用于生成所需信息调制传输信号的相位信号，所述信号相位生成器连接于所述包裹相位输入端。
5.如权利要求1或2所述的装置，其特征在于，所述相位检测电路包括：
用于通过将所述振荡信号的频率除以频率除数而生成分频信号的分频器；
用于提供周期性参考信号的参考振荡器；
用于通过将所述分频信号的相位与所述周期性参考信号的相位相比较而生成测量相位信号的时间数字转换器；以及
用于通过将所述包裹相位输入信号和所述测量相位信号相加而生成所述误差信号的加法逻辑。
6.如权利要求5所述的装置，其特征在于，所述分频器为多模分频器，所述装置进一步包括分频器控制逻辑，所述分频器控制逻辑响应于所述包裹相位输入信号中的绝对值大于π的阶跃而临时性改变所述频率除数。
7.如权利要求6所述的装置，其特征在于，当检测到所述包裹相位输入信号中的大于-π的向下阶跃时，所述分频器控制逻辑用于将所述频率除数增加1，以使得所述分频器控制逻辑的输出信号的相位滞后一个数控振荡器周期，以及当检测到所述包裹相位输入信号中的大于+π的向上阶跃时，所述分频器控制逻辑用于将所述频率除数减少1，以使得所述分频器控制逻辑单元的输出信号的相位提前一个数控振荡器周期。
8.如权利要求6所述的装置，其特征在于，进一步包括位于所述包裹相位输入端和所述加法逻辑之间的延迟电路。
9.如权利要求5所述的装置，其特征在于，进一步包括：
用于生成所需信息调制传输信号的包络信号的信号包络生成器；以及
放大器，所述放大器具有连接至所述振荡器输出端的信号输入端，并具有用于接收所述包络信号的功率控制输入端。
10.一种两点式调制方法，其特征在于，包括：
在由控制信号所控制的振荡器处生成振荡信号；
接收包裹相位输入信号；
将所述振荡信号的相位与所述包裹相位输入信号相比较，以生成误差信号；
对所述包裹相位输入信号实施展开操作及微分运算，以生成微分展开相位信号；以及
通过将所述微分展开相位信号与所述误差信号组合而生成所述控制信号。
11.如权利要求10所述的方法，其特征在于，进一步包括生成延迟包裹相位输入信号，其中，生成所述误差信号包括确定所述延迟包裹相位输入信号和测量相位信号之差。
12.如权利要求10或11所述的方法，其特征在于，还包括通过比例积分滤波器对所述误差信号进行滤波，其中，通过将滤波误差信号叠加至所述微分展开相位信号的方式生成所述控制信号。
13.如权利要求10或11所述的方法，其特征在于，将所述振荡信号的相位与所述包裹相位输入信号相比较包括：
将所述振荡信号的频率除以频率除数，以生成分频信号；
将所述分频信号的相位与周期性参考信号的相位相比较，以生成测量相位信号；以及
将所述包裹相位输入信号叠加至所述测量相位信号，以生成所述误差信号。
14.如权利要求13所述的方法，其特征在于，还包括为了响应于所述包裹相位输入信号中检测到的大于-π的向下阶跃，针对所述参考信号的一个周期，将所述频率除数增加1，以及为了响应于所述包裹相位输入信号中检测到的大于+π的向上阶跃，针对所述参考信号的一个周期，将所述频率除数减少1。
15.如权利要求10或11所述的方法，其特征在于，实施所述展开操作包括：
从正相位偏移、负相位偏移和零相位偏移中选择相位偏移；以及
将所述相位偏移叠加至所述包裹相位输入信号。
CN201680023615.3A 2015-03-24 2016-03-10 数字锁相环的两点注入式宽带直调 Active CN107852163B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/667,368 2015-03-24
US14/667,368 US9391625B1 (en) 2015-03-24 2015-03-24 Wideband direct modulation with two-point injection in digital phase locked loops
PCT/US2016/021833 WO2016153810A1 (en) 2015-03-24 2016-03-10 Wideband direct modulation with two-point injection in digital phase locked loops

Publications (2)

Publication Number Publication Date
CN107852163A CN107852163A (zh) 2018-03-27
CN107852163B true CN107852163B (zh) 2021-04-16

Family

ID=56321168

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680023615.3A Active CN107852163B (zh) 2015-03-24 2016-03-10 数字锁相环的两点注入式宽带直调

Country Status (5)

Country Link
US (3) US9391625B1 (zh)
EP (1) EP3275080B1 (zh)
KR (1) KR101998013B1 (zh)
CN (1) CN107852163B (zh)
WO (1) WO2016153810A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9673829B1 (en) 2015-12-02 2017-06-06 Innophase, Inc. Wideband polar receiver architecture and signal processing methods
US10181856B2 (en) 2016-12-30 2019-01-15 Intel IP Corporation Digital phase locked loop frequency estimation
CN107026615B (zh) * 2017-03-07 2020-05-19 四川海格恒通专网科技有限公司 一种两点调制电路及其工作方法
US10148230B2 (en) 2017-03-28 2018-12-04 Innophase, Inc. Adaptive digital predistortion for polar transmitter
US10503122B2 (en) 2017-04-14 2019-12-10 Innophase, Inc. Time to digital converter with increased range and sensitivity
US10291389B1 (en) * 2018-03-16 2019-05-14 Stmicroelectronics International N.V. Two-point modulator with matching gain calibration
US11095296B2 (en) 2018-09-07 2021-08-17 Innophase, Inc. Phase modulator having fractional sample interval timing skew for frequency control input
US10622959B2 (en) 2018-09-07 2020-04-14 Innophase Inc. Multi-stage LNA with reduced mutual coupling
US10840921B2 (en) 2018-09-07 2020-11-17 Innophase Inc. Frequency control word linearization for an oscillator
CN113196184B (zh) * 2018-10-22 2022-10-18 盈诺飞公司 宽测量范围高灵敏度时间数字转换器
US10826738B2 (en) 2019-01-07 2020-11-03 Innophase Inc. Systems and methods for maximizing power efficiency of a digital power amplifier in a polar transmitter
US10728851B1 (en) 2019-01-07 2020-07-28 Innophase Inc. System and method for low-power wireless beacon monitor
US11070196B2 (en) 2019-01-07 2021-07-20 Innophase Inc. Using a multi-tone signal to tune a multi-stage low-noise amplifier
US10651876B1 (en) 2019-06-12 2020-05-12 Innophase Inc. System and method for dividing the carrier center frequency of an RF modulated signal by a non-integer divisor
KR20220032365A (ko) 2020-09-07 2022-03-15 삼성전자주식회사 위상 고정 루프 및 이를 포함하는 전자 장치
WO2023126054A1 (en) * 2021-12-28 2023-07-06 Telefonaktiebolaget Lm Ericsson (Publ) Digital phase locked loop amplitude modulation-to-phase modulation (am-pm) compensation

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3813610A (en) * 1972-03-08 1974-05-28 M Kimura Phase-locked loop in which frequency divider ratios are altered to obtain rapid lock-in
US6075410A (en) * 1998-03-03 2000-06-13 Sony International (Europe) Gmbh Method and device for digitally demodulating a frequency modulated signal
US6466630B1 (en) * 1999-01-27 2002-10-15 The Johns Hopkins University Symbol synchronization in a continuous phase modulation communications receiver
US6731209B2 (en) * 2001-02-07 2004-05-04 Gerenraich Family Trust Control system with capacitive detector
CN1559104A (zh) * 2001-09-28 2004-12-29 �����ɷ� 根据两点原理动作锁相回路之补偿方法及备有补偿装置之锁相回路
CN1636312A (zh) * 2002-02-22 2005-07-06 因芬尼昂技术股份公司 修整两点调制器之方法及具修整装置之两点调制器
US7123666B2 (en) * 2003-05-09 2006-10-17 Texas Instruments Incorporated Gaussian minimum shift key transmitter with feedforward phase compensation
US7123665B2 (en) * 2003-05-09 2006-10-17 Texas Instruments Incorporated Method and apparatus for measuring phase error of a modulated signal
US7127020B2 (en) * 2003-05-09 2006-10-24 Texas Instruments Incorporated Frequency synthesis loop having controlled loop gain
US7356091B2 (en) * 2003-12-09 2008-04-08 M/A-Com, Inc. Apparatus, methods and articles of manufacture for signal propagation using unwrapped phase
US7791384B2 (en) * 2008-06-26 2010-09-07 Hynix Semiconductor Inc. Phase synchronization apparatus
US7940142B2 (en) * 2006-06-20 2011-05-10 Broadcom Corporation Two-point modulation polar transmitter architecture and method for performance enhancement
US8233854B2 (en) * 2008-05-02 2012-07-31 Intel Mobile Communications GmbH Polar modulator and method for generating a polar-modulated signal
CN102843128A (zh) * 2009-01-12 2012-12-26 高通股份有限公司 基于分数输入和输出相位而操作的数字锁相环
US8472559B2 (en) * 2011-01-09 2013-06-25 Mediatek Inc. Polar transmitter and related signal transmitting method
CN103348644A (zh) * 2011-02-08 2013-10-09 高通股份有限公司 两点调制数字锁相环
US8803627B1 (en) * 2013-12-03 2014-08-12 Innophase Inc. Wideband direct DCO modulator with in-band compensation

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100583861C (zh) * 2005-04-27 2010-01-20 松下电器产业株式会社 双点调制型相位调制装置、双极调制发送装置、无线发送装置以及无线通信装置
US7639992B2 (en) * 2006-12-21 2009-12-29 Broadcom Corporation Digital compensation for nonlinearities in a phase-locked loop of a polar transmitter
US20080253481A1 (en) * 2007-04-16 2008-10-16 Rivkin Paul D Method for computing the frequency of a signal from in-phase and quadrature components
TWI348275B (en) 2008-02-26 2011-09-01 Mstar Semiconductor Inc Multi-modulus divider with extended and continuous division range
US8994423B2 (en) * 2013-01-29 2015-03-31 Perceptia Devices Australia, Pty Ltd. Phase-locked loop apparatus and method
US9020089B2 (en) 2013-07-12 2015-04-28 Infineon Technologies Ag Phase-locked loop (PLL)-based frequency synthesizer

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3813610A (en) * 1972-03-08 1974-05-28 M Kimura Phase-locked loop in which frequency divider ratios are altered to obtain rapid lock-in
US6075410A (en) * 1998-03-03 2000-06-13 Sony International (Europe) Gmbh Method and device for digitally demodulating a frequency modulated signal
US6466630B1 (en) * 1999-01-27 2002-10-15 The Johns Hopkins University Symbol synchronization in a continuous phase modulation communications receiver
US6731209B2 (en) * 2001-02-07 2004-05-04 Gerenraich Family Trust Control system with capacitive detector
CN1559104A (zh) * 2001-09-28 2004-12-29 �����ɷ� 根据两点原理动作锁相回路之补偿方法及备有补偿装置之锁相回路
CN1636312A (zh) * 2002-02-22 2005-07-06 因芬尼昂技术股份公司 修整两点调制器之方法及具修整装置之两点调制器
US7127020B2 (en) * 2003-05-09 2006-10-24 Texas Instruments Incorporated Frequency synthesis loop having controlled loop gain
US7123665B2 (en) * 2003-05-09 2006-10-17 Texas Instruments Incorporated Method and apparatus for measuring phase error of a modulated signal
US7123666B2 (en) * 2003-05-09 2006-10-17 Texas Instruments Incorporated Gaussian minimum shift key transmitter with feedforward phase compensation
US7356091B2 (en) * 2003-12-09 2008-04-08 M/A-Com, Inc. Apparatus, methods and articles of manufacture for signal propagation using unwrapped phase
US7940142B2 (en) * 2006-06-20 2011-05-10 Broadcom Corporation Two-point modulation polar transmitter architecture and method for performance enhancement
US8233854B2 (en) * 2008-05-02 2012-07-31 Intel Mobile Communications GmbH Polar modulator and method for generating a polar-modulated signal
US8583060B2 (en) * 2008-05-02 2013-11-12 Intel Mobile Communications GmbH Polar modulator and method for generating a polar modulated signal
US7791384B2 (en) * 2008-06-26 2010-09-07 Hynix Semiconductor Inc. Phase synchronization apparatus
CN102843128A (zh) * 2009-01-12 2012-12-26 高通股份有限公司 基于分数输入和输出相位而操作的数字锁相环
US8472559B2 (en) * 2011-01-09 2013-06-25 Mediatek Inc. Polar transmitter and related signal transmitting method
CN103348644A (zh) * 2011-02-08 2013-10-09 高通股份有限公司 两点调制数字锁相环
US8803627B1 (en) * 2013-12-03 2014-08-12 Innophase Inc. Wideband direct DCO modulator with in-band compensation

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
"A Family of Low-Power Truly Modular Programmable Dividers in Standard 0.35-um CMCS Technology";C.S.Vaucher等;《IEEE Journal of Solid-State Circuits》;20000731;第35卷(第7期);第1039-1045页 *
"A Novel Three-Point Modulation Technique for Fractional-N Frequency Synthesizer Applications";Peng.K.等;《Radio Engineering》;20130430;第22卷(第1期);第269-275页 *
"Three-Points Modulator Based on DPLL for Wideband Polar Modulation";Kieffer J.等;《Communications and Networks》;20130531;第2013年卷(第5期);第140-143页 *
"频率调制型数据传输模块";陈产源等;《固体电子学研究与进展》;20120430;第32卷(第2期);第145-149页 *

Also Published As

Publication number Publication date
KR101998013B1 (ko) 2019-07-08
EP3275080A4 (en) 2018-12-05
US9985638B2 (en) 2018-05-29
US9608648B2 (en) 2017-03-28
WO2016153810A1 (en) 2016-09-29
US9391625B1 (en) 2016-07-12
EP3275080A1 (en) 2018-01-31
CN107852163A (zh) 2018-03-27
US20160322980A1 (en) 2016-11-03
US20170194975A1 (en) 2017-07-06
KR20180006894A (ko) 2018-01-19
EP3275080B1 (en) 2019-12-04

Similar Documents

Publication Publication Date Title
CN107852163B (zh) 数字锁相环的两点注入式宽带直调
US8024598B2 (en) Apparatus and method for clock generation with piecewise linear modulation
US9130806B2 (en) Wideband phase modulation methods and apparatus
US6831491B2 (en) Systems and methods for correcting phase locked loop tracking error using feed-forward phase modulation
US11012081B2 (en) Apparatus and methods for digital phase locked loop with analog proportional control function
US11031942B2 (en) Frequency generator and associated method
US8803627B1 (en) Wideband direct DCO modulator with in-band compensation
US8036614B2 (en) Replica DLL for phase resetting
JP2010119074A (ja) 制御回路
KR20170083816A (ko) 디지털 위상 고정 루프 및 그의 구동방법
US9197403B2 (en) Calibration arrangement for frequency synthesizers
US7826550B2 (en) Method and system for a high-precision frequency generator using a direct digital frequency synthesizer for transmitters and receivers
US20050245200A1 (en) Frequency multiplier pre-stage for fractional-N phase-locked loops
US8629728B2 (en) VCO control circuit and method thereof, fast locking PLL and method for fast locking PLL
US9641182B2 (en) System and method for dynamic frequency estimation for a spread-spectrum digital phase-locked loop
CN104092459A (zh) 一种带有自动频率控制电路的快速锁定锁频环
US10270487B2 (en) Frequency generator and associated method
JP2009171140A (ja) 位相同期発振器
US11075784B1 (en) Wideband multiphase transmitter with two-point modulation
KR100656956B1 (ko) 고속 통과 대역 위상 변조 장치 및 그 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant