CN114121893A - 半导体结构及其形成方法 - Google Patents

Abstract

一种半导体结构及其形成方法，所述半导体结构包括：基底；第一介质层，位于所述基底上，所述第一介质层包括第一互连孔；第一阻挡层，覆盖所述第一互连孔的内壁和底部；第一金属层，位于所述第一互连孔内；第二阻挡层，覆盖第一金属层的顶部表面的边缘区域；第二介质层，位于所述第一介质层上，所述第二介质层包括第二互连孔，第二互连孔暴露出所述第一金属层部分顶部表面，且所述第二互连孔底部的尺寸小于所述第一互连孔顶部的尺寸；第三阻挡层，覆盖所述第二互连孔的侧壁，且所述第三阻挡层与所述第二阻挡层接触；第二金属层，位于所述第二互连孔内，且所述第二金属层与所述第一金属层直接接触。所述半导体结构的金属层之间的接触电阻减小。

Description

半导体结构及其形成方法

技术领域

本申请涉及半导体领域，尤其涉及一种半导体结构及其形成方法。

背景技术

半导体集成电路的制作是一个极其复杂的过程，目的在于将特定电路的各种电子元件和线路，缩小制作在一半导体基底上。在半导体器件的特征尺寸(CD)进入深亚微米阶段后，为了得到更快的运算速度、更大的数据存储量以及更多的功能，这就要求半导体器件的集成度需要不断提高，同时金属层的层数和密度随之不断增加。

随着制程线宽尺寸的不断缩小，金属层之间电阻的增大会越见显著，带来金属互连的RC延迟(delay)问题，影响器件电学性能。

发明内容

鉴于此，本申请一些实施例提供了一种半导体结构，包括：

基底；

第一介质层，位于所述基底上，所述第一介质层包括第一互连孔；

第一阻挡层，覆盖所述第一互连孔的内壁和底部；

第一金属层，位于所述第一互连孔内；

第二阻挡层，覆盖所述第一金属层的顶部表面的边缘区域，且所述第二阻挡层边缘与所述第一阻挡层接触；

第二介质层，位于所述第一介质层上，所述第二介质层包括第二互连孔，所述第二互连孔暴露出所述第一金属层部分顶部表面，且所述第二互连孔底部的尺寸小于所述第一互连孔顶部的尺寸；

第三阻挡层，覆盖所述第二互连孔的侧壁，且所述第三阻挡层与所述第二阻挡层接触；

第二金属层，位于所述第二互连孔内，且所述第二金属层与所述第一金属层直接接触。

在一些实施例中，所述第一金属层的顶部表面低于所述第一介质层的顶部表面，所述第二阻挡层的顶部表面与所述第一介质层的顶部表面平齐。

在一些实施例中，还包括，位于第二金属层顶部表面的第四阻挡层。

在一些实施例中，所述第二金属层的顶部表面低于所述第二介质层的顶部表面，所述第四阻挡层的顶部表面与所述第二介质层的顶部表面齐平。

在一些实施例中，所述第四阻挡层的边缘与所述第三阻挡层接触。

在一些实施例中，所述第一阻挡层、第二阻挡层、第三阻挡层和第四阻挡层为Ti、Ta、TiN、TaN、TiAl、TaC、TaSiN、TiAlN中一种材料所形成的单层结构或者为上述材料所组成群组中的两种以上材料所形成的叠层结构。

在一些实施例中，所述第一金属层和第二金属层的材料相同，所述第一金属层和第二金属层材料为W、Al、Cu、Ag、Au或Pt中的一种。

本申请一些实施例还提供了一种半导体结构的形成方法，包括：

提供基底；

在所述基底上形成第一介质层，所述第一介质层包括第一互连孔；

在所述第一互连孔的侧壁和底部表面上形成第一阻挡层；

在所述第一互连孔内形成所述第一金属层；

在所述第一金属层上形成第二阻挡层，所述第二阻挡层的边缘与所述第一阻挡层接触；

在所述第一介质层上形成第二介质层，所述第二介质层覆盖所述第二阻挡层；

在所述第二介质层中形成第二互连孔，所述第二互连孔暴露出所述第二阻挡层的部分表面，且所述第二互连孔底部的尺寸小于所述第一互连孔顶部的尺寸；

在所述第二互连孔的侧壁和底部表面上形成第三阻挡层，所述第三阻挡层与所述第二阻挡层接触；

移除所述第二互连孔底部的所述第三阻挡层和部分所述第二阻挡层，以暴露出所述第一金属层的部分顶部表面；

在所述第二互连孔内形成第二金属层，所述第二金属层与所述第一金属层直接接触。

在一些实施例中，所述第一金属层的顶部表面低于所述第一介质层的顶部表面，所述第二阻挡层的顶部表面与所述第一介质层的顶部表面齐平。

在一些实施例中，所述第一阻挡层、第一金属层和第二阻挡层的形成过程包括：

在所述第一互连孔的侧壁和底部表面以及第一介质层的表面形成第一阻挡材料层；

在所述第一阻挡材料层表面形成第一金属材料层，所述第一金属材料层填充满所述第一互连孔；

采用化学机械研磨工艺去除高于所述第一介质层表面上的第一阻挡材料层表面的第一金属材料层，保留所述第一互连孔中的第一金属材料层；

采用退镀工艺去除所述第一互连孔中部分厚度的所述保留的第一金属材料层，在所述第一互连孔中形成第一金属层，所述第一金属层的顶部表面低于所述第一介质层的顶部表面；

在所述第一金属层和第一阻挡材料层表面上形成第二阻挡材料层；

采用化学机械研磨工艺去除高于所述第一介质层表面的第一阻挡材料层和第二阻挡材料层，将所述第一互连孔的侧壁和底部表面剩余的第一阻挡材料层作为第一阻挡层，将第一金属层表面剩余的第二阻挡材料层作为第二阻挡层。

在一些实施例中，移除所述第二互连孔底部的第三阻挡层和部分第二阻挡层采用各向异性的干法刻蚀工艺。

在一些实施例中，移除所述第二互连孔底部的所述第三阻挡层和部分所述第二阻挡层之前，在所述第二介质层上形成掩膜层，所述掩膜层中形成有暴露出所述第二互连孔底部的所述第三阻挡层表面的开口；以所述掩膜层为掩膜，移除所述第二互连孔底部的第三阻挡层和部分第二阻挡层。

在一些实施例中，还包括：在所述第二金属层顶部表面形成第四阻挡层，所述第四阻挡层的边缘与所述第三阻挡层接触。

在一些实施例中，所述第二金属层的顶部表面低于所述第二介质层的顶部表面，所述第四阻挡层的顶部表面与所述第二介质层顶部表面平齐。

在一些实施例中，所述第三阻挡层和第二金属层的形成过程包括：

在所述第二介质层的表面上以及第二互连孔的侧壁和底部表面形成第三阻挡材料层，所述第三阻挡材料层与所述第二阻挡层接触；

移除所述第二互连孔底部的所述第三阻挡材料层和部分所述第二阻挡层，以暴露出所述第一金属层的部分顶部表面；

在所述第三阻挡材料层表面以及第二互连孔内形成第二金属材料层，所述第二金属材料层与所述第一金属层直接接触；

采用化学机械研磨工艺去除高于所述第二介质层表面上的第三阻挡材料层表面的第二金属材料层；

采用退镀工艺去除所述第二互连孔中部分厚度的剩余的所述第二金属材料层，在所述第二互连孔中形成第二金属层，所述第二金属层的顶部表面低于所述第二介质层的顶部表面；

在所述第二金属层的表面以及第三阻挡材料层的表面形成第四阻挡材料层；采用化学机械研磨工艺去除高于所述第二介质层表面的第四阻挡材料层和第三阻挡材料层，将所述第二互连孔侧壁和底部表面剩余的第三阻挡材料层作为第三阻挡层，将所述第二金属层顶部表面剩余的第四阻挡材料层作为第四阻挡层。

本申请前述一些实施例中的半导体结构的形成方法，在基底上形成第一介质层，所述第一介质层包括第一互连孔后，在所述第一互连孔的侧壁和底部表面上形成第一阻挡层；在所述第一互连孔内形成所述第一金属层；在所述第一金属层上形成第二阻挡层，所述第二阻挡层的边缘与所述第一阻挡层接触；

在所述第一介质层上形成第二介质层，所述第二介质层覆盖所述第二阻挡层；在所述第二介质层中形成第二互连孔，所述第二互连孔暴露出所述第二阻挡层的部分表面，且所述第二互连孔底部的尺寸小于所述第一互连孔顶部的尺寸；在所述第二互连孔的侧壁和底部表面上形成第三阻挡层，所述第三阻挡层与所述第二阻挡层接触；移除所述第二互连孔底部的所述第三阻挡层和部分所述第二阻挡层，以暴露出所述第一金属层的部分顶部表面；在所述第二互连孔内形成第二金属层，所述第二金属层与所述第一金属层直接接触。通过去除或移除所述第二互连孔底部的所述第三阻挡材料层和部分所述第二阻挡层，在第二互连孔中形成第二金属层时，使得第二金属层可以与第一金属层直接接触，从而减小了第二金属层与第一金属层之间的接触电阻(当第二互连孔底部的阻挡材料层不去除时，后续第二互连孔中形成的第二金属层与第一金属层之间由于存在阻挡层，使得第一金属层和第二金属层之间的接触电阻会增大)，提高了第一金属层和第二金属层之间的电子迁移力，改善了金属互连的延迟(delay)问题，提高了影响器件电学性能，并且，由于第一金属层整个底部、整个侧壁和未被第二金属层接触的那一部分顶部表面以及第二金属层整个侧壁表面仍是被第一阻挡层、第二阻挡层以及第三阻挡层组成的阻挡层所弯曲覆盖，从而能很好的防止第一金属层和第二金属层中的金属原子向介质层(比如第一介质层和第二介质层)中扩散，从而有利于提高半导体器件的性能。

附图说明

图1为本申请一些实施例中半导体结构的形成方法的流程示意图；

图2-图16为本申请一些实施例中半导体结构的形成过程的结构示意图。

具体实施方式

下面结合附图对本申请的具体实施方式做详细的说明。在详述本申请实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本申请的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

参考图1，本申请一些实施例中提供了一种半导体结构的形成方法，包括步骤：

步骤S11，提供基底；

步骤S12，在所述基底上形成第一介质层，所述第一介质层包括第一互连孔；

步骤S13，在所述第一互连孔的侧壁和底部表面上形成第一阻挡层；

步骤S14，在所述第一互连孔内形成所述第一金属层；

步骤S15，在所述第一金属层上形成第二阻挡层，所述第二阻挡层的边缘与所述第一阻挡层接触；

步骤S16，在所述第一介质层上形成第二介质层，所述第二介质层覆盖所述第二阻挡层；

步骤S17，在所述第二介质层中形成第二互连孔，所述第二互连孔暴露出所述第二阻挡层的部分表面，且所述第二互连孔底部的尺寸小于所述第一互连孔顶部的尺寸；

步骤S18，在所述第二互连孔的侧壁和底部表面上形成第三阻挡层，所述第三阻挡层与所述第二阻挡层接触；

步骤S19，移除所述第二互连孔底部的所述第三阻挡层和部分所述第二阻挡层，以暴露出所述第一金属层的部分顶部表面；

步骤S20，在所述第二互连孔内形成第二金属层，所述第二金属层与所述第一金属层直接接触。

下面结合附图对前述过程进行详细的描述。

参考图2，提供基底100；在所述基底100上形成第一介质层102。

所述基底100作为后续工艺的平台。

在一实施例中，所述基底100包括半导体衬底。所述半导体衬底的材料可以为硅(Si)、锗(Ge)、或硅锗(GeSi)、碳化硅(SiC)；也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)；或者还可以为其它的材料，例如砷化镓等Ⅲ-Ⅴ族化合物。所述半导体衬底中根据需要掺杂一定的杂质离子，所述杂质离子可以为N型杂质离子或P型杂质离子。所述半导体衬底中可以形成半导体器件，所述半导体器件包括晶体管、存储器或传感器。后续形成的第一金属层可以与所述半导体器件连接。

在另一些实施例中，所述基底100可以包括半导体衬底和位于半导体衬底上的底层介质层，所述底层介质层可以为单层或多层堆叠结构。所述底层介质层中形成有若干电极接触结构，所述电极接触结构可以用于连接后续形成的电容器的内电极层以及半导体衬底中形成的沟槽型晶体管的源极。

在一些实施例中，所述底层介质层可以为氧化硅、氮化硅、氮氧化硅、FSG(掺氟的二氧化硅)、BSG(掺硼的二氧化硅)、PSG(掺磷的二氧化硅)、BPSG(掺硼磷的二氧化硅)或低介电常数材料中的一种材料所形成的单层结构或者为上述材料所组成群组中的两种以上材料所形成的叠层结构。本实施例中，所述底层介质层为氮化硅的单层结构，或者至少最顶层为氮化硅层的叠层结构。

所述底层介质层中可以形成电接触结构，所述电极接触结构的材料可以为W、Al、Cu、Ag、Au、Co、Pt、掺杂多晶硅中的一种或几种。后续形成的第一金属层可以与所述电接触结构连接。

所述第一介质层102形成在所述基底100上，所述第一介质层102中后续形成第一金属层。在一些实施例中，所述第一介质层102的材料为氧化硅、氮化硅、氮氧化硅、FSG(掺氟的二氧化硅)、BSG(掺硼的二氧化硅)、PSG(掺磷的二氧化硅)BPSG(掺硼磷的二氧化硅)或低介电常数(K小于2.5)材料。在一些实施例中，所述第一介质层102的形成工艺可以为常压或低压化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、热化学气相沉积法(Thermal CVD)、高密度等离子体化学气相沉积(HDPCVD)、高深宽比沉积工艺(HARPCVD)、物理气相沉积法(PVD)、原子层沉积法(ALD)、等离子蒸气沉积工艺(Chemical VaporDeposition)、旋涂法、其它适合的方法及/或上述的组合。

在一些实施例中，所述第一介质层102的厚度例如为300nm～1000nm，例如为500nm-800nm，例如为600nm。

参考图3，在所述第一介质层102中形成第一互连孔103。

所述第一互连孔103中后续形成第一金属层。

通过刻蚀去除部分所述第一介质层102，在第一介质层102中形成第一互连孔103。在一些实施例中，刻蚀所述第一介质层102采用各向异性的干法刻蚀工艺，包括各向异性的等离子刻蚀工艺。

在一些实施例中，在刻蚀所述第一介质层102之前，在所述第一介质层102上形成第一掩膜层(图中未示出)，比如光刻胶层，所述第一掩膜层具有暴露出所述第一介质层102部分表面的开口；以所述第一掩膜层为掩膜，刻蚀所述第一介质层102，在第一介质层102中形成第一互连孔103；形成第一互连孔103后，去除所述第一掩膜层。

参考图4，在所述第一互连孔103的侧壁和底部表面以及第一介质层102的表面形成第一阻挡材料层104。

所述第一阻挡材料层104后续用于在所述第一互连孔103的侧壁和底部形成第一阻挡层，所述第一阻挡层用于防止后续第一互连孔103中形成的第一金属层中的金属原子向外扩散到介质层中。在一些实施例中，所述第一阻挡材料层104还可以作为后续电镀形成第一金属材料层以及退镀去除部分第一金属材料层时的导电层。

在一些实施例中，所述第一阻挡材料层104的厚度例如为10nm～50nm，例如为20nm-40nm，例如为30nm。

在一些实施例中，所述第一阻挡材料层104为Ti、Ta、TiN、TaN、TiAl、TaC、TaSiN、TiAlN中一种材料所形成的单层结构或者为上述材料所组成群组中的两种以上材料所形成的叠层结构。

在一些实施例中，所述第一阻挡材料层104例如为叠层结构，具体可以为Ti层和TiN层的叠层结构，或者Ta层和TaN层的叠层结构。

在一些实施例中，所述第一阻挡材料层104的形成工艺包括：溅射、化学气相沉积(CVD)、物理气相沉积法(PVD)、等离子蒸气沉积工艺(Chemical Vapor Deposition)、溅镀、电镀或蒸镀中的一种。

参考图5，在所述第一阻挡材料层104表面形成第一金属材料层105，所述第一金属材料层105填满所述第一互连孔。

所述第一金属材料层105用于后续在第一互连孔中形成第一金属层。

在一些实施例中，所述第一金属材料层105的材料可以为W、Al、Cu、Ag、Au或Pt中的一种或几种。

在一些实施例中，所述第一金属材料层105的形成工艺包括：溅射、物理气相沉积法(PVD)、等离子蒸气沉积工艺(Chemical Vapor Deposition)、溅镀、电镀或蒸镀中的一种。本实施例中，所述第一金属材料层105采用电镀工艺形成，所述第一阻挡材料层104还可以作为电镀时的导电层。

在一些实施例中，所述第一金属材料层105的厚度为30nm～500nm，例如为50nm-450nm，例如为400nm。

参考图6，采用化学机械研磨工艺去除高于所述第一介质层102表面上的第一阻挡材料层104表面的第一金属材料层，保留所述第一互连孔103中的第一金属材料层；去除所述第一互连孔103中部分厚度的所述保留的第一金属材料层，在所述第一互连孔103内形成第一金属层106，所述第一金属层106的顶部表面低于所述第一介质层102的顶部表面。

化学机械研磨工艺去除所述第一金属材料层105时，以所述第一介质层102表面上第一阻挡材料层104作为停止层。

本实施例中，第一金属材料层105通过电镀工艺形成时，相应的可以采用退镀工艺去除所述第一互连孔103中部分厚度的所述保留的第一金属材料层，以形成第一金属层106，在节省工艺步骤同时，并可以较准确的控制第一金属材料层被去除的厚度，并且不会对第一金属材料层刻蚀损伤，提高后续形成的第二金属层与第一金属层直接连接时的电学性能。退镀工艺与电镀工艺的区别在于施加电压的方式相反，在进行退镀工艺时，仍是以所述第一阻挡材料层104作为导电层。在一些实施例中，所述第一金属材料层106被退镀的厚度例如为10nm～150nm，例如为50nm。

在其他一些实施例中，可以通过刻蚀工艺去除所述第一互连孔103中部分厚度的所述保留的第一金属材料层，以形成第一金属层106。所述第一介质层102表面上的第一阻挡材料层104保护所述第一介质层102不会被刻蚀。

本实施例中，所述形成的第一金属层106的顶部表面低于所述第一介质层102的顶部表面，后续形成第二阻挡层时，无需进行掩膜工艺，通过化学机械研磨工艺去除高于第一介质层102表面的第一阻挡材料层104和第二阻挡材料层，不仅很准确的在第一金属层106的顶部表面形成第二阻挡层，提高了形成的第二阻挡层的位置精度，同时可以去除多余的第一阻挡材料层104，节省工艺步骤。

在其他一些实施例中，所述形成的第一金属层的顶部表面可以与第一介质层102的顶部表面齐平或略高于所述第一介质层102的表面。

参考图7，在所述第一金属层106和第一阻挡材料层104表面上形成第二阻挡材料层107。

所述第二阻挡材料层107后续用于在所述第一金属层106的顶部表面形成第二阻挡层，所述第二阻挡层用于防止第一互连孔103中形成的第一金属层106以及后续第二互连孔中形成的第二金属层中的金属原子向外扩散到介质层中。在一些实施例中，所述第二阻挡材料层107还可以作为后续电镀形成第二金属材料层以及退镀去除部分第二金属材料层时的导电层。

在一些实施例中，所述第二阻挡材料层107的厚度例如为100nm～200nm，例如为150nm。

在一些实施例中，所述第二阻挡材料层107为Ti、Ta、TiN、TaN、TiAl、TaC、TaSiN、TiAlN中一种材料所形成的单层结构或者为上述材料所组成群组中的两种以上材料所形成的叠层结构。

在一些实施例中，所述第二阻挡材料层107为叠层结构，具体可以为Ti层和TiN层的叠层结构，或者Ta层和TaN层的叠层结构。

在一些实施例中，所述第二阻挡材料层107的形成工艺包括：溅射、化学气相沉积(CVD)、物理气相沉积法(PVD)、等离子蒸气沉积工艺(Chemical Vapor Deposition)、溅镀、电镀或蒸镀中的一种。

参考图8，采用化学机械研磨工艺去除高于所述第一介质层102表面的第一阻挡材料层和第二阻挡材料层，将所述第一互连孔的侧壁和底部表面剩余的第一阻挡材料层作为第一阻挡层108，将第一金属层106表面剩余的第二阻挡材料层作为第二阻挡层109。

采用化学机械研磨工艺去除高于第一介质层102表面的第一阻挡材料层和第二阻挡材料层时，以所述第一介质层102的表面作为停止层。

本实施例中，所述形成的第二阻挡层109的顶部表面与所述第一介质层102的顶部表面齐平，且所述第二阻挡层109的边缘与所述第一阻挡层108接触，通过第二阻挡层109和第一阻挡层108将第一金属层106的各个表面覆盖，由此可以防止第一金属层106的金属原子向外扩散。

在其他一些实施例中，所述形成的第二阻挡层108的顶部表面可以高于所述第一介质层102的顶部表面，所述第二阻挡层108可以通过沉积和刻蚀工艺形成，只需满足形成的第二阻挡层108覆盖所述第一金属层106的未被第一阻挡层108覆盖的表面，且所述第二阻挡层109的边缘与所述第一阻挡层108接触，通过第二阻挡层109和第一阻挡层108将第一金属层106的各个表面覆盖。

参考图9，在所述第一介质层102上形成第二介质层110，所述第二介质层110覆盖所述第二阻挡层109。

所述第二介质层110中后续形成第二金属层。在一些实施例中，所述第二介质层110的材料为氧化硅、氮化硅、氮氧化硅、FSG(掺氟的二氧化硅)、BSG(掺硼的二氧化硅)、PSG(掺磷的二氧化硅)BPSG(掺硼磷的二氧化硅)或低介电常数(K小于2.5)材料。在一些实施例中，所述第二介质层110的形成工艺可以为常压或低压化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、热化学气相沉积法(Thermal CVD)、高密度等离子体化学气相沉积(HDPCVD)、高深宽比沉积工艺(HARPCVD)、物理气相沉积法(PVD)、原子层沉积法(ALD)、等离子蒸气沉积工艺(Chemical Vapor Deposition)、旋涂法、其它适合的方法及/或上述的组合。

参考图10，在所述第二介质层110中形成第二互连孔111，所述第二互连孔111暴露出所述第二阻挡层109的部分表面，且所述第二互连孔111的底部的尺寸小于所述第一互连孔的顶部的尺寸。

所述第二互连孔111中后续形成第一金属层。

通过刻蚀去除部分所述第二介质层110，在第二介质层110中形成第二互连孔111。在一些实施例中，刻蚀所述第二介质层110采用各向异性的干法刻蚀工艺，包括各向异性的等离子刻蚀工艺。

在一些实施例中，在刻蚀所述第二介质层110之前，在所述第二介质层110上形成第二掩膜层(图中未示出)，比如光刻胶层，所述第二掩膜层具有暴露出所述第二介质层110部分表面的开口；以所述第二掩膜层为掩膜，刻蚀所述第二介质层110，在第二介质层110中形成第二互连孔111；形成第二互连孔111后，去除所述第二掩膜层。

参考图11，在所述第二介质层110的表面上以及第二互连孔111的侧壁和底部表面形成第三阻挡材料层112，所述第三阻挡材料层112与所述第二阻挡层109接触。

所述第三阻挡材料层112后续用于在所述第二互连孔111的侧壁表面形成第三阻挡层，所述第三阻挡层用于防止后续第二互连孔111中形成的第二金属层中的金属原子向外扩散到介质层中。

在一些实施例中，所述第三阻挡材料层112的厚度例如为10nm～50nm，例如为30nm。

在一些实施例中，所述第三阻挡材料层112为Ti、Ta、TiN、TaN、TiAl、TaC、TaSiN、TiAlN中一种材料所形成的单层结构或者为上述材料所组成群组中的两种以上材料所形成的叠层结构。

在一些实施例中，所述第三阻挡材料层112为叠层结构，具体可以为Ti层和TiN层的叠层结构，或者Ta层和TaN层的叠层结构。

在一些实施例中，所述第三阻挡材料层112的形成工艺包括：溅射、化学气相沉积(CVD)、物理气相沉积法(PVD)、等离子蒸气沉积工艺(Chemical Vapor Deposition)、溅镀、电镀或蒸镀中的一种。

参考图12，移除所述第二互连孔111底部的所述第三阻挡材料层112和部分所述第二阻挡层109，以暴露出所述第一金属层106的部分顶部表面。

移除所述第二互连孔111底部的所述第三阻挡材料层112和部分所述第二阻挡层109采用各向异性的干法刻蚀工艺，具体可以为各向异性的等离子体刻蚀工艺。

在一些实施例中，移除所述第二互连孔111底部的所述第三阻挡材料层112和部分所述第二阻挡层109之前，在所述第二介质层110上形成掩膜层(图中未示出)，所述掩膜层中形成有暴露出所述第二互连孔111底部的所述第三阻挡层112表面的开口；以所述掩膜层为掩膜，刻蚀去除所述第二互连孔111底部的所述第三阻挡材料层112和部分所述第二阻挡层109；去除所述掩膜层。从而在移除所述第二互连孔111底部的所述第三阻挡材料层112和部分所述第二阻挡层109的过程中，保护所述第二互连孔111侧壁的第三阻挡材料层112不会被刻蚀，使得第二互连孔111侧壁剩余的第三阻挡材料层112作为第三阻挡层时与底部的第二阻挡层具有很好的接触，同时第二介质层110表面的第三阻挡材料层112被保留，以使得所述第三阻挡材料层112还可以作为后续电镀形成第二金属材料层以及退镀去除部分第二金属材料层时的导电层。

本申请中，通过去除或移除所述第二互连孔111底部的所述第三阻挡材料层112和部分所述第二阻挡层109，后续在第二互连孔111中形成第二金属层时，使得第二金属层可以与第一金属层106直接接触，从而减小了第二金属层与第一金属层106之间的接触电阻(当第二互连孔底部的阻挡材料层不去除时，后续第二互连孔中形成的第二金属层与第一金属层之间由于存在阻挡层，使得第一金属层和第二金属层之间的接触电阻会增大)，提高了第一金属层106和第二金属层之间的电子迁移力，改善了金属互连的RC延迟(delay)问题，提高了影响器件电学性能，并且，由于第一金属层106整个底部、整个侧壁和未被第二金属层接触的那一部分顶部表面以及第二金属层整个侧壁表面仍是被第一阻挡层、第二阻挡层以及第三阻挡层组成的阻挡层所弯曲覆盖，从而能很好的防止第一金属层和第二金属层中的金属原子向介质层(比如第一介质层102和第二介质层110)中扩散，从而有利于提高半导体器件的性能。

参考图13，在所述第三阻挡材料层112表面以及第二互连孔内形成第二金属材料层113，所述第二金属材料层113与所述第一金属层106直接接触。

所述第二金属材料层113用于后续在第二互连孔中形成第二金属层。

所述第二金属材料层113(或者后续形成的第二金属层)的材料与所述第一金属层106的材料相同，在一些实施例中，所述第二金属材料层113的材料可以为W、Al、Cu、Ag、Au或Pt中的一种或几种。在一些实施例中，所述第二金属材料层113的厚度例如为50nm～1000nm，例如为100nm-800nm，例如为500nm。

在一些实施例中，所述第二金属材料层113的形成工艺包括：溅射、物理气相沉积法(PVD)、等离子蒸气沉积工艺(Chemical Vapor Deposition)、溅镀、电镀或蒸镀中的一种。本实施例中，所述第二金属材料层113采用电镀工艺形成，所述第三阻挡材料层112、第二阻挡层109和第一阻挡层108共同可以作为电镀时的导电层，通过此种方式形成的第二金属材料层113可以与第一金属层106形成一体结构，也就是说后续形成的第二金属层与第一金属层106可以是一体结构，能进一步减小第二金属层与第一金属层的接触电阻。

参考图14，采用化学机械研磨工艺去除高于所述第二介质层110表面上的第三阻挡材料层112表面的第二金属材料层；采用退镀工艺去除所述第二互连孔111中部分厚度的剩余的所述第二金属材料层，在所述第二互连孔111中形成第二金属层114，所述第二金属层114的顶部表面低于所述第二介质层110的顶部表面。

所述形成的第二金属层114底部的尺寸小于所述第一金属层106顶部的尺寸。

采用化学机械掩膜工艺去除所述第二金属材料层时，以第二介质层110表面上的第三阻挡材料层112作为停止层。

本实施例中，第二金属材料层通过电镀工艺形成时，相应的可以采用退镀工艺去除所述第二互连孔111中部分厚度的所述保留的第二金属材料层，以形成第二金属层114，在节省工艺步骤同时，并可以较准确的控制第二金属材料层被去除的厚度，并且不会对第二金属材料层刻蚀损伤。在进行退镀工艺时，仍是以所述第三阻挡材料层112作为导电层。

在其他一些实施例中，可以通过刻蚀工艺去除所述第二互连孔111中部分厚度的所述保留的第二金属材料层，以形成第二金属层114。所述第二介质层110表面上的第三阻挡材料层112保护所述第二介质层110不会被刻蚀。

本实施例中，所述形成的第二金属层114的顶部表面低于所述第二介质层110的顶部表面，后续形成第四阻挡层时，无需进行掩膜工艺，通过化学机械研磨工艺去除高于第二介质层表面的第三阻挡材料层和第四阻挡材料层，不仅很准确的在第二金属层106的顶部表面形成第四阻挡层，提高了形成的第四阻挡层的位置精度，同时可以去除多余的第三阻挡材料层，节省工艺步骤。

在其他一些实施例中，所述形成的第二金属层的顶部表面可以与第二介质层110的顶部表面齐平或略高于所述第二介质层110的表面。

参考图15，在所述第二金属层114的表面以及第三阻挡材料层112的表面形成第四阻挡材料层115。

所述第四阻挡材料层115后续用于在所述第二金属层114的顶部表面形成第四阻挡层，所述第四阻挡层用于防止第二金属层114中的金属原子向外扩散到介质层中，并能防止第二金属层114的氧化。

在一些实施例中，所述第四阻挡材料层115为Ti、Ta、TiN、TaN、TiAl、TaC、TaSiN、TiAlN中一种材料所形成的单层结构或者为上述材料所组成群组中的两种以上材料所形成的叠层结构。

在一些实施例中，所述第四阻挡材料层115为叠层结构，具体可以为Ti层和TiN层的叠层结构，或者Ta层和TaN层的叠层结构。

在一些实施例中，所述第四阻挡材料层115的形成工艺包括：溅射、化学气相沉积(CVD)、物理气相沉积法(PVD)、等离子蒸气沉积工艺(Chemical Vapor Deposition)、溅镀、电镀或蒸镀中的一种。

参考图16，采用化学机械研磨工艺去除高于所述第二介质层110表面的第四阻挡材料层和第三阻挡材料层，将所述第二互连孔侧壁和底部表面剩余的第三阻挡材料层作为第三阻挡层116，将所述第二金属层114顶部表面剩余的第四阻挡材料层作为第四阻挡层117。

化学机械研磨工艺去除第四阻挡材料层和第三阻挡材料层时，以所述第二介质层110的表面作为停止层。所述形成的第四阻挡层117的顶部表面与所述第二介质层110的顶部表面平齐，所述第四阻挡层117的边缘与所述第三阻挡层116接触，从而可以防止第二金属层114与空气接触，从而能够防止第二金属层114被氧化。

本申请一些实施例还提供了一种半导体结构，参考图16，包括：

基底101；

第一介质层102，位于所述基底101上，所述第一介质层102包括第一互连孔；

第一阻挡层108，覆盖所述第一互连孔的内壁和底部；

第一金属层106，位于所述第一互连孔内；

第二阻挡层109，覆盖所述第一金属层106的顶部表面的边缘区域，且所述第二阻挡层109边缘与所述第一阻挡层108接触；

第二介质层110，位于所述第一介质层102上，所述第二介质层110包括第二互连孔，所述第二互连孔暴露出所述第一金属层106部分顶部表面，且所述第二互连孔底部的尺寸小于所述第一互连孔顶部的尺寸；

第三阻挡层116，覆盖所述第二互连孔的侧壁，且所述第三阻挡层112与所述第二阻挡层109接触；

第二金属层114，位于所述第二互连孔内，且所述第二金属层114与所述第一金属层106直接接触。

在一些实施例中，所述第一金属层106的顶部表面低于所述第一介质层102的表面，所述第二阻挡层109的顶部表面与所述第一介质层102的表面平齐。使得所述第二阻挡层109具有较高的位置精度。

在一些实施例中，还包括，位于第二金属层114顶部表面的第四阻挡层117。在一些实施例中，所述第二金属层114的顶部表面低于所述第二介质层110的顶部表面，所述第四阻挡层117的顶部表面与所述第二介质层110的顶部表面齐平。所述第四阻挡层117的边缘与所述第三阻挡层116接触。所述第四阻挡层117可以用于防止第二金属层114中的金属原子向外扩散到介质层中，并能防止第二金属层114的氧化。

在一些实施例中，所述第一阻挡层108、第二阻挡层109、第三阻挡层112和第四阻挡层115为Ti、Ta、TiN、TaN、TiAl、TaC、TaSiN、TiAlN中一种材料所形成的单层结构或者为上述材料所组成群组中的两种以上材料所形成的叠层结构。当所述第一阻挡材料层104为叠层结构时，具体可以为Ti层和TiN层的叠层结构，或者Ta层和TaN层的叠层结构。所述第一金属层106和第二金属层114的材料相同，所述第一金属层106和第二金属层114的材料为W、Al、Cu、Ag、Au或Pt中的一种。

需要说明的是，本实施例(半导体结构)中与前述实施例(半导体结构的形成过程)中相同或相似结构的其他限定或描述，在本实施例中不再赘述，具体请参考前述实施例中相应部分的限定或描述。

综上所述，本申请提供了一种半导体结构及其形成方法，在形成第二金属层之前，去除或移除所述第二互连孔底部的所述第三阻挡材料层和部分所述第二阻挡层，从而在第二互连孔中形成第二金属层时，使得第二金属层可以与第一金属层直接接触，从而减小了第二金属层与第一金属层之间的接触电阻(当第二互连孔底部的阻挡材料层不去除时，后续第二互连孔中形成的第二金属层与第一金属层之间由于存在阻挡层，使得第一金属层和第二金属层之间的接触电阻会增大)，提高了第一金属层和第二金属层之间的电子迁移力，改善了金属互连的延迟(delay)问题，提高了影响器件电学性能，并且，由于第一金属层整个底部、整个侧壁和未被第二金属层接触的那一部分顶部表面以及第二金属层整个侧壁表面仍是被第一阻挡层、第二阻挡层以及第三阻挡层组成的阻挡层所弯曲覆盖，从而能很好的防止第一金属层和第二金属层中的金属原子向介质层(比如第一介质层和第二介质层)中扩散，从而有利于提高半导体器件的性能。

本申请虽然已以较佳实施例公开如上，但其并不是用来限定本申请，任何本领域技术人员在不脱离本申请的精神和范围内，都可以利用上述揭示的方法和技术内容对本申请技术方案做出可能的变动和修改，因此，凡是未脱离本申请技术方案的内容，依据本申请的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本申请技术方案的保护范围。

Claims (15)

1.一种半导体结构，其特征在于，包括：

基底；

第一介质层，位于所述基底上，所述第一介质层包括第一互连孔；

第一阻挡层，覆盖所述第一互连孔的内壁和底部；

第一金属层，位于所述第一互连孔内；

第二阻挡层，覆盖所述第一金属层的顶部表面的边缘区域，且所述第二阻挡层边缘与所述第一阻挡层接触；

第二介质层，位于所述第一介质层上，所述第二介质层包括第二互连孔，所述第二互连孔暴露出所述第一金属层部分顶部表面，且所述第二互连孔底部的尺寸小于所述第一互连孔顶部的尺寸；

第三阻挡层，覆盖所述第二互连孔的侧壁，且所述第三阻挡层与所述第二阻挡层接触；

第二金属层，位于所述第二互连孔内，且所述第二金属层与所述第一金属层直接接触。

2.如权利要求1所述的半导体结构，其特征在于，所述第一金属层的顶部表面低于所述第一介质层的顶部表面，所述第二阻挡层的顶部表面与所述第一介质层的顶部表面平齐。

3.如权利要求1所述的半导体结构，其特征在于，还包括，位于第二金属层顶部表面的第四阻挡层。

4.如权利要求3所述的半导体结构，其特征在于，所述第二金属层的顶部表面低于所述第二介质层的顶部表面，所述第四阻挡层的顶部表面与所述第二介质层的顶部表面齐平。

5.如权利要求4所述的半导体结构，其特征在于，所述第四阻挡层的边缘与所述第三阻挡层接触。

6.如权利要求1所述的金属互连结构，其特征在于，所述第一阻挡层、第二阻挡层、第三阻挡层和第四阻挡层为Ti、Ta、TiN、TaN、TiAl、TaC、TaSiN、TiAlN中一种材料所形成的单层结构或者为上述材料所组成群组中的两种以上材料所形成的叠层结构。

7.如权利要求1所述的金属互连结构，其特征在于，所述第一金属层和第二金属层的材料相同，所述第一金属层和第二金属层材料为W、Al、Cu、Ag、Au或Pt中的一种。

8.一种半导体结构的形成方法，其特征在于，包括：

提供基底；

在所述基底上形成第一介质层，所述第一介质层包括第一互连孔；

在所述第一互连孔的侧壁和底部表面上形成第一阻挡层；

在所述第一互连孔内形成所述第一金属层；

在所述第一金属层上形成第二阻挡层，所述第二阻挡层的边缘与所述第一阻挡层接触；

在所述第一介质层上形成第二介质层，所述第二介质层覆盖所述第二阻挡层；

在所述第二介质层中形成第二互连孔，所述第二互连孔暴露出所述第二阻挡层的部分表面，且所述第二互连孔底部的尺寸小于所述第一互连孔顶部的尺寸；

在所述第二互连孔的侧壁和底部表面上形成第三阻挡层，所述第三阻挡层与所述第二阻挡层接触；

移除所述第二互连孔底部的所述第三阻挡层和部分所述第二阻挡层，以暴露出所述第一金属层的部分顶部表面；

在所述第二互连孔内形成第二金属层，所述第二金属层与所述第一金属层直接接触。

9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述第一金属层的顶部表面低于所述第一介质层的顶部表面，所述第二阻挡层的顶部表面与所述第一介质层的顶部表面齐平。

10.如权利要求8所述的半导体结构的形成方法，其特征在于，所述第一阻挡层、第一金属层和第二阻挡层的形成过程包括：

在所述第一互连孔的侧壁和底部表面以及第一介质层的表面形成第一阻挡材料层；

在所述第一阻挡材料层表面形成第一金属材料层，所述第一金属材料层填充满所述第一互连孔；

采用化学机械研磨工艺去除高于所述第一介质层表面上的第一阻挡材料层表面的第一金属材料层，保留所述第一互连孔中的第一金属材料层；

采用退镀工艺去除所述第一互连孔中部分厚度的所述保留的第一金属材料层，在所述第一互连孔中形成第一金属层，所述第一金属层的顶部表面低于所述第一介质层顶部表面；

在所述第一金属层和第一阻挡材料层表面上形成第二阻挡材料层；

采用化学机械研磨工艺去除高于所述第一介质层表面的第一阻挡材料层和第二阻挡材料层，将所述第一互连孔的侧壁和底部表面剩余的第一阻挡材料层作为第一阻挡层，将第一金属层表面剩余的第二阻挡材料层作为第二阻挡层。

11.如权利要求7所述的半导体结构的形成方法，其特征在于，移除所述第二互连孔底部的第三阻挡层和部分第二阻挡层采用各向异性的干法刻蚀工艺。

12.如权利要求7或10所述的半导体结构的形成方法，其特征在于，移除所述第二互连孔底部的所述第三阻挡层和部分所述第二阻挡层之前，在所述第二介质层上形成掩膜层，所述掩膜层中形成有暴露出所述第二互连孔底部的所述第三阻挡层表面的开口；以所述掩膜层为掩膜，移除所述第二互连孔底部的第三阻挡层和部分第二阻挡层。

13.如权利要求7所述的半导体结构的形成方法，其特征在于，还包括：在所述第二金属层顶部表面形成第四阻挡层，所述第四阻挡层的边缘与所述第三阻挡层接触。

14.如权利要求12所述的半导体结构的形成方法，其特征在于，所述第二金属层的顶部表面低于所述第二介质层的顶部表面，所述第四阻挡层的顶部表面与所述第二介质层顶部表面平齐。

15.如权利要求13所述的半导体结构的形成方法，其特征在于，所述第三阻挡层和第二金属层的形成过程包括：

在所述第二介质层的表面上以及第二互连孔的侧壁和底部表面形成第三阻挡材料层，所述第三阻挡材料层与所述第二阻挡层接触；

移除所述第二互连孔底部的所述第三阻挡材料层和部分所述第二阻挡层，以暴露出所述第一金属层的部分顶部表面；

在所述第三阻挡材料层表面以及第二互连孔内形成第二金属材料层，所述第二金属材料层与所述第一金属层直接接触；

采用化学机械研磨工艺去除高于所述第二介质层表面上的第三阻挡材料层表面的第二金属材料层；

采用退镀工艺去除所述第二互连孔中部分厚度的剩余的所述第二金属材料层，在所述第二互连孔中形成第二金属层，所述第二金属层的顶部表面低于所述第二介质层的顶部表面；

在所述第二金属层的表面以及第三阻挡材料层的表面形成第四阻挡材料层；采用化学机械研磨工艺去除高于所述第二介质层表面的第四阻挡材料层和第三阻挡材料层，将所述第二互连孔侧壁和底部表面剩余的第三阻挡材料层作为第三阻挡层，将所述第二金属层顶部表面剩余的第四阻挡材料层作为第四阻挡层。

Images