CN114078538A - 存储器装置的混合例程 - Google Patents

存储器装置的混合例程 Download PDF

Info

Publication number
CN114078538A
CN114078538A CN202110942409.5A CN202110942409A CN114078538A CN 114078538 A CN114078538 A CN 114078538A CN 202110942409 A CN202110942409 A CN 202110942409A CN 114078538 A CN114078538 A CN 114078538A
Authority
CN
China
Prior art keywords
memory
data line
memory device
initialization
routine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110942409.5A
Other languages
English (en)
Inventor
S·M·汉森
F·罗里
A·德亚历山德罗
J·L·内维尔
C·切拉福利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN114078538A publication Critical patent/CN114078538A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

本申请案涉及存储器装置的混合例程。各种应用可包含一种存储器装置，其设计成使用已修改屏蔽位线感测操作执行存储器单元串中的存储器单元的感测。所述已修改屏蔽位线感测操作包含在所述串经启用以耦合到对应于所述串的数据线的情况下对所述数据线预充电。所述已修改屏蔽位线感测操作可实施于所述存储器装置的混合初始化例程中。所述混合初始化例程可包含对应于所述存储器装置的数据线的全数据线配置的感测读取例程以及对应于其中在预充电期间启用选定串的所述数据线的屏蔽数据线配置的已修改感测读取例程。可将与所述已修改感测读取例程相关联的读取重试例程添加到所述混合初始化例程中。论述额外装置、***和方法。

Description

存储器装置的混合例程
技术领域
本公开的实施例大体上涉及存储器装置和存储器装置的操作，且更确切地说，涉及存储器装置的读取操作。
背景技术
存储器装置通常提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含易失性和非易失性存储器。易失性存储器需要电力来维持其数据，且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)或同步动态随机存取存储器(SDRAM)等等。非易失性存储器可在不被供电时保持所存储数据，且包含快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)、电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)、磁阻式随机存取存储器(MRAM)或三维(3D)XPointTM存储器等等。3D XPoint存储器为具有可堆叠交叉网格数据存取阵列的非易失性存储器(NVM)技术，其中位存储是基于体电阻的改变。
快闪存储器用作广泛范围的电子应用的非易失性存储器。快闪存储器装置通常包含允许高存储器密度、高可靠性和低功耗的单晶体管、浮动栅极或电荷阱存储器单元的一或多个群组。两种常见类型的快闪存储器阵列架构包含NAND和NOR架构，所述架构以每一者的基本存储器单元配置所布置的逻辑形式来命名。存储器阵列的存储器单元通常布置成矩阵。在实例中，阵列的一行中的每一浮动栅极存储器单元的栅极耦合到存取线(例如，字线)。在NOR架构中，阵列的一列中的每一存储器单元的漏极耦合到数据线(例如，位线)。在NAND架构中，阵列的串中的每一存储器单元的漏极在源极线与数据线之间以源极到漏极方式串联耦合在一起。
在为例如个别NAND存储器裸片的存储器装置供电时，存储器装置使用初始化程序来读取存储于存储器装置中的配置参数。在NAND存储器装置可开始***中的操作之前执行对这些配置参数的检索。从个别存储器裸片上的存储器存储读取这些配置参数的准确性对于存储器装置的操作来说是重要的。因为例如NAND存储器装置的存储器装置实施于3D架构中以比平面结构提供更大的容量，所以读取中的潜在错误源增加。提供用以解决例如存储器装置的初始化中的存储器装置的读取的准确性的增强技术可提高在存储器装置的使用期限内操作存储器装置的可靠性。
发明内容
本公开的一方面提供一种存储器装置，其包括：存储器阵列，其具有多个串和多个数据线，每一串包含多个存储器单元；以及存储器控制器，其包含处理电路***，所述处理电路***包含一或多个处理器，所述存储器控制器配置成执行包括以下各项的操作：在读取多个串中的串的存储器单元之前对多个数据线中的第一数据线预充电，所述串在存储器单元的读取期间选择性地耦合到第一数据线，其中第一数据线的相邻数据线在存储器单元的预充电和读取期间配置为第一数据线的屏蔽线；以及将串耦合到第一数据线，使得在第一数据线的预充电期间启用串。
本公开的另一方面提供一种存储器装置，其包括：多个数据线；多个感测放大器，其耦合到多个数据线；存储器阵列，其具有多个串，其中每一串包含多个存储器单元和漏极侧选择栅极(SGD)；以及存储器控制器，其包含处理电路***，所述处理电路***包含一或多个处理器，所述存储器控制器配置成执行包括以下各项的操作：激活多个串中的串的SGD以将所述串耦合到多个数据线中的第一数据线，使得在第一数据线的预充电期间启用所述串；以及在读取串的存储器单元之前在串经启用的情况下对第一数据线预充电，其中在存储器单元的预充电和读取期间，第一数据线的相邻数据线配置为第一数据线的屏蔽线。
本公开的另一方面提供一种操作存储器装置的方法，其中所述方法包括：在存储器装置的初始化块上执行第一感测读取例程，所述第一感测读取例程对应于存储器装置的数据线的全数据线配置，使得同时感测对应于初始化块的串的数据线和所述数据线的相邻数据线；以及响应于确定执行第一感测读取例程失败，在初始化块上执行第二感测读取例程，所述第二感测读取例程对应于数据线的屏蔽数据线配置，其中预充电及感测对应于初始化块的串的数据线且数据线的相邻数据线在预充电和感测期间配置为数据线的屏蔽线，其中在数据线的预充电期间启用初始化块的串。
附图说明
未必按比例绘制的图式通过实例而非作为限制大体上说明本文件中论述的各种实施例。
图1A说明根据各种实施例的屏蔽位线感测配置中的数据线相对于感测放大器的实例布置。
图1B说明根据各种实施例的全位线感测配置中的数据线相对于感测放大器的实例布置。
图2说明根据各种实施例的具有NAND存储器裸片串的数据线相对于感测放大器的入口的布置。
图3说明根据各种实施例的利用在图2的结构的组件处的所施加信号和电压响应的典型屏蔽位线感测操作。
图4说明根据各种实施例的利用在图2的结构的组件处的所施加信号和电压响应的典型全位线感测操作。
图5为根据各种实施例的耦合到数据线的实例NAND串的表示。
图6A说明根据各种实施例的展示通过数据线触点耦合到支柱的两个数据线的实例三维存储器结构的横截面。
图6B说明根据各种实施例的图6A的实例三维存储器结构的俯视图。
图6C说明根据各种实施例的因相对于实例3D存储器结构的模式相依性耦合而导致的劣化。
图7展示根据各种实施例的类似于图6A到6C的论述的实例数据线触点和数据线的表示，其指示数据线触点在局部表面区域中显著大于数据线。
图8说明根据各种实施例的在将全位线感测并入到屏蔽位线感测中以形成已修改屏蔽位线感测过程的感测程序中图2的结构中的数据线的实例预充电。
图9说明根据各种实施例的利用在图8的结构的组件处的所施加信号和电压响应的具有处于非浮动状态中的数据线和对应串的已修改屏蔽位线感测操作。
图10为根据各种实施例的实例混合初始化例程的流程图。
图11A到11C说明根据各种实施例的用以改进混合初始化感测的实例增强。
图12说明根据各种实施例的包含具有多个存储器单元的存储器阵列以及可操作以提供实例存储器装置的混合初始化和关于存储器阵列的存储器单元的已修改屏蔽位线感测的一或多个电路或组件的实例存储器装置的功能框图。
图13为根据各种实施例的操作存储器装置的混合初始化例程的实例方法的特征的流程图。
图14说明根据各种实施例的具有构造成可操作以提供相应存储器装置的混合初始化以及相对于这些存储器装置的存储器单元的已修改屏蔽位线感测的一或多个存储器装置的实例机器的框图。
具体实施方式
以下详细描述参考借助于说明展示可实施的各种实施例的附图。这些实施例通过足够的细节描述以使得所属领域的技术人员能够实践这些和其它实施例。可利用其它实施例，且可对这些实施例作出结构、逻辑、机械和电性变化。各种实施例不必互相排斥，因为一些实施例可以与一或多个其它实施例组合以形成新的实施例。因此，以下详细描述不应被视为具有限制意义。
通过解码器存取快闪存储器装置的NOR和NAND快闪架构半导体存储器阵列两者，所述解码器通过选择耦合到特定存储器单元的栅极的存取线(WL)来激活特定存储器单元。在NOR架构半导体存储器阵列中，一旦被激活，选定存储器单元便使其数据值置于数据线上，从而依据特定单元经编程的状态而使不同电流流动。在NAND架构半导体存储器阵列中，将相对较高偏压电压施加到漏极侧选择栅极(SGD)线。以指定传递电压(例如，Vpass)驱动耦合到每一群组的未选定存储器单元的栅极的存取线，以使每一群组的未选定存储器单元作为传递晶体管操作(例如，以不受其所存储数据值限制的方式传递电流)。电流接着通过每一串联耦合的群组在源极线与数据线之间的线中流动，仅受每一群组的选定存储器单元限制，从而将选定存储器单元的当前编码数据值置于数据线上。
NOR或NAND架构半导体存储器阵列中的每一快闪存储器单元可编程到一个或数个编程状态。举例来说，单层级单元(SLC)可表示两个编程状态(例如，1或0)中的一个，从而表示一个数据位。快闪存储器单元还可表示多于两个编程状态，从而允许在不增加存储器单元数目的情况下制造较高密度存储器，因为每一单元可表示多于一个二进制数字(例如，多于一个位)。这类单元可称为多状态存储器单元、多数字单元或多层级单元(MLC)。在某些实例中，MLC已被称为可每单元存储两个数据位(例如，四个编程状态中的一个)的存储器单元。MLC在本文中在其更广泛的上下文中用以指代可每单元存储多于一个数据位(即，可表示多于两个编程状态)的任何存储器单元。本文中，可每单元存储两个数据位(例如，四个编程状态中的一个)的存储器单元可称为双层级单元(DLC)。三层级单元(TLC)可以指可每单元存储三个数据位(例如，八个编程状态中的一个)的存储器单元。四层级单元(QLC)可每单元存储四个数据位，且五层级单元(PLC)可每单元存储5个数据位。
在例如个别NAND存储器裸片的存储器装置中，存在存储在个别NAND存储器装置的存储器中的数个配置参数，其被称为微调或微调信息。在NAND存储器装置通电时，大量配置参数从存储器拉取到NAND存储器装置中的适当位置中，或NAND存储器装置的组件设定为根据配置参数的操作值而操作。在NAND存储器装置可在其所置于的应用程序中操作之前执行这些配置参数的检索。在通电后的配置参数的拉取和设定可称为初始化(initializing或initialization)。
配置参数可包含大量项目，例如NAND存储器装置内的特定电压、用于NAND存储器装置的功能的操作的时序或NAND存储器装置的行为，其中这些配置参数为可定制的。这种定制允许制造商使用灵活设计来构建稍微通用设计，使得可利用用于特定用户应用的配置参数的设定来执行除错及调谐。每一存储器裸片可含有数千所存储配置参数，所述所存储配置参数在可使用NAND存储器装置之前在初始化例程中初始化。
由于NAND存储器装置由制造商通过开发阶段得到，所以配置参数可改变，使得数千配置参数可改变。可存在微芯片相对于过程电压和温度的过程变化。因此，一个离散NAND裸片可能不表现得与另一裸片相同。使用在NAND存储器装置的初始化期间加载的配置参数允许补偿，使得制造商可有效地使每一NAND存储器装置尽可能相同地操作。重要的是提供旨在优化或增强NAND存储器装置的初始化的措施。
配置参数可存储在NAND存储器装置内部的正常存储器单元中，其中正常存储器单元为存储用户数据的单元。NAND存储器装置的一定量的数据存储空间可专用于保持微调信息，其中微调信息的完整性是重要的。在NAND存储器装置布置为具有数个存储器单元块的存储器阵列的情况下，专用于保持微调信息的存储空间的量可以是NAND存储器阵列的块。这一专用块可称为存储器裸片的初始化块。由于用户装置并不存取这一专用块，因此其也可称为存储器裸片的ROM块。在一些情况下，存储空间的专用量可为多个存储器单元块。替代地，存储器裸片的存储空间的专用量可以是与存储器裸片的存储器阵列的存储空间分离的存储空间。
NAND存储器装置用于具有不同使用模型和不同操作条件的许多不同用户应用中。NAND存储器装置能够加载用于无数不同情境的所有初始化设定，所述不同情境范围介于热环境(例如，具有120度室外温度的位置)中的汽车的信息***到处于室温下或已冷却的应用。此外，存在如移动电话的应用，所述移动电话通电和断电以节省电池电力。如果以不正确地读取的电压设定为NAND存储器装置供电，那么此错误可损害或完全降低整个NAND存储器装置，使得其可能无法为既定用户装置工作。因此，重要的是在初始化期间拉取的配置参数尽可能地安全。从NAND芯片的存储器应用配置参数的芯片初始化为稳固的且能够再次可靠地操作。
存在可从存储媒体读取信息的数种方式，无论所述存储媒体为NAND、SRAM、DRAM还是其它存储媒体。屏蔽位线(SBL)感测和全位线(ABL)感测是用于NAND存储器装置的读取(感测)操作的两个感测配置。NAND存储器装置线中的可实施为位线的数据线(BL)沿着NAND存储器裸片的大距离平行延行且可被视为布置成偶数数据线和奇数数据线，其中两个奇数数据线之间为偶数数据线且两个偶数数据线之间为奇数数据线。
图1A说明SBL感测配置中的数据线相对于感测放大器的实例布置的实施例。在SBL感测中，利用接地或连接到“屏蔽”稳定电压的奇数BL感测偶数BL；且利用接地或连接到“屏蔽”稳定电压的偶数BL感测奇数BL。接地BL充当屏蔽以防止因电容耦合而导致的来自其它BL的噪声。举例来说，偶数BL 106-1耦合到感测放大器110-1，且利用电耦合到偶数BL 106-1的存储器单元的NAND串115-1以及利用接地或连接到“屏蔽”稳定电压的奇数BL 107-1感测。偶数BL 106-2耦合到感测放大器110-2，且利用电耦合到偶数BL 106-2的存储器单元的NAND串115-3以及利用接地或连接到“屏蔽”稳定电压的奇数BL 107-2和奇数BL 107-1感测。一对偶数BL之间的奇数BL的布置充当这些偶数BL的感测中的屏蔽。奇数BL 107-1可耦合到感测放大器110-1，且利用电耦合到奇数BL 107-1的存储器单元的NAND串115-2以及利用接地或连接到“屏蔽”稳定电压的偶数BL 106-1感测。奇数BL 107-1可通过切换器108-1耦合到感测放大器110-1。切换器108-1可实施为数个切换机制中的一个，所述切换机制中的一个允许选择在具有耦合到接地端或耦合到“屏蔽”稳定电压的未选定BL的另一BL上方的一个BL。奇数BL 107-2可耦合到感测放大器110-2，且利用电耦合到奇数BL 107-2的存储器单元的NAND串115-4以及利用接地或连接到“屏蔽”稳定电压的偶数BL 106-2感测。奇数BL 107-2可通过切换器108-2耦合到感测放大器110-2。切换器108-2可实施为数个切换机制中的一个，所述切换机制中的一个允许选择在具有耦合到接地端或耦合到“屏蔽”稳定电压的未选定BL的另一BL上方的一个BL。
通常，SBL感测利用具有两个初级阶段的电压式感测。一个阶段为预充电阶段，其中在NAND串断连(BL浮动)时对BL充电。第二阶段为感测阶段，其中NAND串已连接，且感测放大器检测已擦除及已编程的NAND串之间的电压差。来自感测BL的噪声通过在充当屏蔽的感测BL之间的接地BL减轻。在图1A中，感测偶数BL，且奇数BL接地。在读取偶数BL之后，利用接地的偶数BL感测奇数BL。感测放大器可在感测放大器到数据线的一对二配置中耦合到BL。
图1B说明ABL感测配置中的数据线相对于感测放大器的实例布置的实施例。在ABL感测中，同时感测BL。可将ABL架构中的BL视为同时感测的偶数和奇数BL，例如偶数BL 106-3和106-4以及奇数BL 107-3和107-4。举例来说，偶数BL 106-3耦合到感测放大器110-3，且利用电耦合到偶数BL 106-3的存储器单元的NAND串115-5感测。奇数BL 107-3可耦合到感测放大器110-4，且利用电耦合到奇数BL 107-3的存储器单元的NAND串115-6感测。偶数BL106-4耦合到感测放大器110-5，且利用电耦合到偶数BL 106-4的存储器单元的NAND串115-7感测。奇数BL 107-4可耦合到感测放大器110-6，且利用电耦合到奇数BL 107-4的存储器单元的NAND串115-8感测。ABL感测利用电流式感测。ABL感测使用数种技术来减轻来自相邻BL的噪声且对时序准确性敏感。感测放大器在感测放大器到数据线的一对一配置中耦合到BL。相比于SBL感测，ABL感测有效地使用两倍数目个感测放大器。
裸片上的SBL感测在历史上为读取的最稳固形式，其并不使用由裸片进行的微调(TBD)微调来可靠地起作用。对于使用对于所有裸片为相同的静态默认值集合在通电时读取初始化块，SBL为理想的。静态默认值集合为存储器裸片的只读存储器部分中的所存储设定，其可呈许多不同形式。在例如读取偶数BL且接着读取奇数BL的两个电压感测阶段中执行SBL架构中的基本读取。在读取偶数BL时，奇数BL为屏蔽BL以防止在感测阶段期间跨越偶数BL的耦合(BL-BL耦合抗扰性)。为读取奇数BL，偶数BL处于屏蔽稳定电压。
图2说明数据线的布置。实例配置可包含BL 206，其具有NAND存储器裸片的NAND串215且具有定位为感测放大器的入口的临时数据高速缓冲存储器(TDC)212。BL 206具有相关联电容209，其将BL 206耦合到可能接地的源(SRC)216，例如源极板。TDC 212可与额外数据高速缓冲存储器一起操作以允许NAND存储器装置的存储器单元操作为MLC。TDC 212基本上将感测放大器的其余部分连接到数据线BL 206，其利用以类似方式布置的其它数据线和存储器装置的阵列的NAND串感测。TDC 212可包含用以对BL 206预充电的电流源213以及耦合到接地端或升压源218的电容214。BL 206可通过例如位线钳211的数据线钳耦合到TDC212。在感测阶段中，感测到的BL全部预充电到电压，而屏蔽BL系结到例如SRC 216的源。
图3展示利用在图2的TDC 212和BL 206处的施加到位线钳211的信号和电压电平响应的其中BL 206操作为偶数BL或奇数BL的典型SBL感测操作。在执行感测阶段之前的预充电阶段中，与NAND串215相关联的预充电的BL 206为浮动的，也就是说，BL 206相对于其相关联的NAND串215电断连，使得在预充电阶段期间未连接NAND串215。电流源213的预充电路径接通。在这一实例中，施加到位线钳211的信号具有2V的初始脉冲，且TDC 212和BL 206的电压升高到稳定电平以对BL 206预充电。可调制位线钳电压以建立已擦除和已编程单元之间的感测阈值。
一旦预充电阶段完成，便在预充电与感测阶段之间启用NAND串215，接着可使BL浮动，且电流源213的预充电路径断开。可执行感测阶段，在这一实例中，钳211上的脉冲可处于1.8V。如果擦除NAND串215的选定存储器，那么BL 206通过NAND串215放电到SRC 216，其中启用NAND串215，且感测可分配到‘1’的已擦除数据。TDC 212的电容214也放电到SRC216。不存在串电流且不能够对BL 206的电容放电的已编程单元维持对BL充电，从而产生已编程数据，其可分配到‘0’。BL的电容为结构中的BL的寄生电容。
在SBL方法中，从一个数据线到下一类似数据线的数据由于这两个数据线之间的屏蔽而受保护。无论在与数据线相关联的感测放大器上感测到一还是零，因屏蔽布置而不存在大量串扰。SBL方法基本上包含所感测的被充电的数据线，接着为等待时间，且在等待时间之后，启用与这些数据线相关联的NAND串以将NAND串电耦合到其相关联数据线。具有已擦除单元的串对其相关联数据线放电，而具有已编程单元的相关联串保持在比已放电数据线更高的电压电平处。感测功能是基于与已编程单元和已擦除单元相关联的这两个电压之间的差分电压。在具有在感测期间提供屏蔽的替代线的布置成彼此平行延行的数据线之间的没有任何串扰的情况下，SBL感测可以是用于初始化的适当方法，但由于在任何给定时间仅读取一半数据(偶数或奇数数据线)，所以SBL感测的执行在技术上比ABL感测更慢。
图4展示利用在图2的TDC 212和BL 206处的施加到位线钳211的信号和电压电平响应的其中图2的BL 206与相邻数据线同时操作的典型ABL感测操作。在执行感测阶段之前的预充电阶段中，与NAND串215相关联的预充电的BL 206不浮动，也就是说，其相对于其相关联的NAND串215电耦合，也就是说，在预充电阶段期间连接NAND串215。在预充电与感测阶段之间向下调制电流源213的预充电电流，其中位线钳211的电压保持恒定。在这一实例中，施加到位线钳211的信号具有2V的初始脉冲和最终脉冲。TDC 212和BL 206的电压升高到稳定电平，其中BL 206的稳定电平取决于NAND串215的选定单元是已编程单元还是已擦除单元。在感测阶段开始时，减小预充电电流，其中在用于预充电阶段和感测阶段两者的整个读取操作期间启用NAND串215。BL 206以及感测到的另一BL在感测阶段期间为稳定的，使得在不使用如SBL感测操作中的屏蔽的情况下进行ABL感测操作。已编程单元和已擦除单元中的每一个的感测利用电流式感测。
图5为耦合到数据线BL 506的实例NAND串515的实施例的表示。NAND串515具有分别耦合到存取线WL0、WL1、...、WL(N-1)和WLN的存储器单元520-0、520-1、...、520-(N-1)和520-N。串联布置的存储器单元通过串联于存储器单元和BL 506的串联布置之间的选择器装置522-1耦合到BL 506。选择器装置522-1可以是NAND串515的漏极侧上的选择栅极晶体管，其中选择器装置522-1耦合到选择线SGD。这一选择栅极晶体管可结构化为串联的多个选择栅极晶体管。在选择器装置522-1启用的情况下，选择器装置522-1转变到接通状态，从而提供BL 506与串联存储器单元的串的入口之间的导电路径。串联布置的存储器单元通过串联于存储器单元和SRC 516的串联布置之间的选择器装置522-2耦合到源极线SRC 516。选择器装置522-2可以是NAND串515的源极侧上的选择栅极晶体管，其中选择器装置522-2耦合到选择线SGS。这一选择栅极晶体管可结构化为串联的多个选择栅极晶体管。在选择器装置522-2启用的情况下，选择器装置522-2转变到接通状态，从而提供串联存储器单元的串的底部与SRC 516之间的导电路径。利用启用的选择器装置522-1和522-2以及擦除状态中的存储器单元520-0、520-1、...、520-(N-1)和520-N的存储器单元，存在从BL 506到SRC516的导电路径。根据正常经典SBL感测操作，选择器装置522-2在预充电期间处于断开状态中。NAND串515可结构化为存储器装置的3D存储器阵列中的多个竖直串中的一个。这些3DNAND串可实施于使用SBL感测的存储器装置和使用ABL感测的存储器装置中。
归因于NAND存储器装置通电时初始化的重要性，SBL感测通常用于数个存储器装置中，这是因为读取操作的屏蔽减轻感测到的数据线之间的噪声。然而，由于通过使用3D存储器阵列结构来使NAND存储器装置具有更高密度，架构问题可使得SBL感测不太有吸引力。通过从2D NAND存储器装置迁移到3D NAND存储器装置，可产生关于将数据线耦合到存储器单元串的数据线触点的问题。数据线可基本上被看作在NAND存储器裸片上跨越相对较长距离的数据线，其中屏蔽数据线结构涉及解决或避免数据线之间的电容。在3D布置中，在耦合NAND串与数据线的数据线触点方面出现额外关注点。数据线触点在存储器阵列结构的上部层级金属中彼此紧邻，这导致电容耦合。如果未有效地布置数据线触点，那么所得NAND裸片大小可能较大，从而增加制造成本。
图6A说明实例3D存储器结构的实施例的横截面，其中3D存储器装置的两个数据线606-1和606-2分别通过数据线触点630-1和630-2耦合到支柱625-1和625-2。3D存储器装置具有超过两个数据线和两个支柱，但未展示。存储器单元沿着支柱625-1和625-2结构化，其中每一存储器单元耦合到选择线623-1与623-2之间的存取线集621中的存取线，其中选择线623-2在源极线616上方。图6A中所展示的元件未按比例展示，其中数据线触点630-1和630-2显著大于在支柱625-1和625-2上方的横截面中的两个数据线606-1和630-2。两个数据线606-1和606-2在Y方向上沿着存储器裸片延行。相对较大的数据线触点630-1与630-2之间可能存在显著电容耦合。
图6B说明图6A的实例3D存储器结构的俯视图。这一俯视图展示相对于偶数数据线606-1和606-2的较大数据线触点630-1和630-2。奇数数据线607-1提供偶数数据线606-1与606-2之间的屏蔽，以减轻偶数数据线606-1与606-2之间的电容耦合。然而，数据线的数据线触点的布局使得数据线触点630-1和630-2靠拢，其中数据线触点630-1与630-2之间存在电容耦合。
图6C说明因相对于实例3D存储器结构的模式相依性耦合而导致的劣化。测量信号641用于给定数据线的实体0s、0数据的模式，其中给定数据线周围的所有数据线具有相同数据。测量信号641、642、643和644用于给定数据线的0s的模式，其中给定数据线周围的不同数目的数据线具有相同数据。测量信号646用于给定数据线的实体1s、1数据的模式，其中给定数据线周围的所有数据线具有相同数据。信号647为参考线。测量信号642、643和644与测量信号641的相对于测量信号646的变化展示感测容限的劣化。由于屏蔽数据线应防止这种劣化发生，因此显而易见，由数据线触点导致的电容耦合为劣化源。如图6A和6B中所说明，即使在SBL读取操作期间通过奇数数据线屏蔽偶数数据线，但未屏蔽偶数支柱之间的数据线触点。
图7展示类似于图6A到6C的论述的实例数据线触点和数据线的表示，其指示数据线触点在局部表面区域中显著大于数据线，即，不考虑数据线的长度。奇数数据线707-1和707-2分别耦合到奇数数据线触点731-1和731-2。偶数数据线706定位在奇数数据线707-1与707-2之间，这将偶数数据线706电容耦合到奇数数据线707-1和707-2。偶数数据线706耦合到偶数数据线触点730-2。在数据线触点的表面相比于数据线相对较大的情况下，数据线触点的布置可阻止由奇数数据线触点屏蔽偶数数据线触点的布置。偶数数据线触点730-2电容耦合到偶数数据线触点730-1和偶数数据线触点730-3。虽然在读取偶数数据线706时奇数数据线707-1和707-2通过数据线的布局相对于其它偶数数据线屏蔽偶数数据线706，但对应于偶数数据线706的偶数数据触点730-2未由奇数数据线触点731-1和731-2和偶数数据线触点730-1和730-3的布置屏蔽。数据线触点到数据线触点耦合可导致可能的芯片初始化失败。虽然SBL感测可维持偶数和奇数位线屏蔽，但不提供偶数和奇数数据线触点屏蔽。
在各种实施例中，ABL感测操作的要素实施于已修改SBL感测操作中。如同ABL感测，在NAND初始化期间，数据线在已修改SBL感测操作的预充电阶段期间不浮动。使用合并在一起的SBL感测和ABL感测的组合感测方法减少SBL感测和ABL感测固有的风险。虽然典型SBL感测对数据线触点到数据线触点耦合敏感，但ABL感测对初始化之前不受控制的时序和电压敏感。ABL依赖于通常可在TDB活动之后实现的时序准确性。在又称为ROM块读取的初始化块读取期间，由于TDB值存储在正被读取的初始化块自身内部，因此损失这种准确性。使用存储于存储器裸片中的固定默认值执行初始化过程的读取以覆盖过程和温度变化。这易于遭受初始化失败的风险和制造中的产率损失。
图8说明在将ABL感测并入到SBL感测中以形成已修改SBL感测过程的感测程序中图2的结构中的数据线206的实例预充电的实施例。在NAND串215启用且在已修改SBL感测中未设定成浮动的情况下完成对预充电206的执行。可通过使得NAND串215中的选择器装置能够将NAND串215的串联布置的存储器单元电耦合到数据线206且电耦合到源216或接地端来实施非浮动状态。在NAND串215启用的情况下，存在穿过电流源213到BL 206且穿过NAND串215的预充电路径。具有已擦除存储器单元的串的数据线触点将不耦合且影响已编程单元的数据读取。由于来自电流源213的电流Ipre-charge小于NAND串215的已擦除存储器单元的电流Istring，因此将不预充电处于擦除状态中的选定数据线。使用并有SBL感测的ABL感测的特征的单个感测操作在除错和维持生产方面较不复杂。
具有在预充电期间不保持在浮动状态中的NAND串的已修改SBL方法允许在读取操作的感测阶段之前解决数据线触点的耦合。具有已擦除数据的单元串提供对提供电流的感测放大器的控制，这是因为感测放大器并不供应足够电流到NAND串215的已擦除单元。在NAND串215启用且选定存储器单元已擦除的情况下，到源或接地端216的路径防止TDC 212和BL 206充电到与已编程串相关联的更高电压。在实际上执行感测操作之前解决与数据线触点相关联的噪声。
图9说明利用在图8的TDC 212和BL 206处的施加到位线钳211的信号和电压电平响应的具有处于非浮动状态中的BL 206和对应NAND串215的已修改SBL感测操作。在执行感测阶段之前的预充电阶段中，电流源213的预充电路径接通，且在这一实例中，施加到位线钳211的信号具有2V的初始脉冲。TDC 212的电压升高到稳定电平。在NAND串215启用的情况下，BL 206的电压调整到对应于NAND串215的选定存储器单元是已编程单元还是已擦除单元的电平。在对于已擦除单元Istring>>Ipre-charge的情况下，不对已擦除单元预充电。一旦预充电阶段完成，便在整个感测操作期间将NAND串215维持在启用状态中。可执行感测阶段，其中钳211上的脉冲可处于1.8V，在这一实例中，TDC 212移动到NAND串215的电压，其中维持对应于已编程单元的电压或TDC 212的电压移动到对应于已擦除单元的电压。BL 206和其相关联数据线触点在感测阶段期间为稳定的，类似于ABL感测操作的行为。已修改SBL感测可用于初始化或用于存储器裸片已初始化之后的存储器裸片的数据操作。
在存储器裸片的初始化中，ABL感测操作具有如下缺点：ABL感测对时序敏感。由于在初始化过程在所存储配置设定中拉取之前并未高度控制时序，因此初始化过程可能因ABL感测起作用的固有方式而失败。在初始化过程中使用ABL感测可以回退混合初始化例程予以实施。混合初始化例程可充分利用本文所教示的已修改SBL方案，以防止引入解决数据线触点到数据线触点耦合的影响的ABL感测的部分的BL-BL耦合。从可靠性的角度来看，这种混合模式可防止可能影响初始化块读出的准确性的噪声和耦合机制。此外，可将专用读取重试例程添加到混合初始化例程中，以移除实施混合感测模式的初始化失败机制。
图10为实例混合初始化例程1000的实施例的流程图。在实例配置中，将至少部分地由存储器裸片的存储器控制器执行混合初始化例程1000和其它存储器操作，所述存储器裸片的存储器控制器例如下文论述为存储器裸片1200的控制器1230的实例。混合初始化例程1000可提供数据线触点到数据线触点耦合减少、改进的混合感测容限和专用读取重试例程。混合初始化例程1000的流程可包含使用初始化块的ABL感测进行对初始化块的读取的第一尝试。响应于确定ABL感测中的失败，可触发已修改SBL感测操作。已修改SBL感测操作是利用在预充电阶段和感测阶段期间处于导电模式中的选定NAND串的SBL感测操作。导电模式的NAND串是通过使得NAND串的选择器装置能够处于接通状态而启用的NAND串。混合初始化例程1000可包含专用已修改SBL读取重试例程。通过在重置命令开始初始化例程之后检测失败状态之后使用已修改预充电电流值，专用已修改SBL读取重试例程可克服与具有不足容限的固定默认预充电电流微调相关联的可能限制。
在1005处，混合初始化例程1000开始于通电。在1010处，确定通电是否包含第一FFH命令。FFH命令为标准重置命令。贯穿NAND存储器裸片的生命周期和使用，可使用重置命令，以便中断编程操作、执行读取命令以及重置NAND存储器裸片，或在NAND存储器裸片的状态不确定的情况下重置NAND存储器裸片。由于NAND存储器裸片通电而确定FFH命令为第一FFH命令识别出，配置信息的提取和芯片初始化将响应于NAND存储器裸片的通电而开始。通电之后的另一命令或事件可用于开始初始化程序。
在1015处，将ABL感测算法应用于初始化块。在1020处，确定初始化状态是否成功。可使用数个机制来确定初始化块的读取是否成功。用于在通电时初始化的数据和码可伴有初始化块的另一部分中的数据和码的逆逐位编程，所述数据和码最初在存储器裸片的产生期间在初始化块中编程。确定芯片通电处的成功初始化可包含比较作为彼此的直接替代的数据和码与数据和码的反转。如果确定初始化的状态已通过验证，那么在1025处，NAND存储器裸片指定为准备好接受命令，所述命令包含来源于NAND存储器裸片外部的命令。
如果在1020处确定初始化的状态尚未通过验证，那么在1030处，将已修改SBL感测算法应用于NAND存储器裸片的初始化块。在1035处，响应于应用已修改SBL感测算法，确定初始化状态是否成功。如果确定初始化的状态已通过验证，那么在1040处，NAND存储器裸片指定为准备好接受命令，所述命令包含来源于NAND存储器裸片外部的命令。如果在1035处确定初始化的状态尚未通过验证，那么在1045处，开始专用已修改SBL读取重试例程。
在1050处，确定重试的数目是否已达到最大重试数目。响应于确定专用已修改SBL读取重试例程已重试重试的最大值，在1055处发布初始化例程的失败状态。如果重试的数目尚未达到最大重试数目，那么在1060处修改预充电微调值。在1065处，确定是否已使用最大微调值。如果确定已修改预充电微调值已使用最大微调，那么在1055处发布初始化例程的失败状态。如果在1065处确定所使用的已修改预充电微调值尚未到达最大微调，那么专用已修改SBL读取重试例程进行到在1030处应用已修改SBL感测算法且以1030处的处理流程之后的动作进行。
存储器裸片的存储器控制器可包含用以存取用于初始化的初始化块中的配置信息的指令。配置信息可包含如下设定：利用用以在感测偶数数据线与奇数数据线之间切换的切换机制，允许存储器裸片的存储器控制器在针对ABL感测的感测放大器到数据线的一对一配置中操作耦合到BL的存储器裸片的感测放大器，或在针对SBL感测的感测放大器到数据线的一对二配置中操作耦合到BL的存储器裸片的感测放大器。配置信息可包含如下设定：在执行混合初始化例程1000时，允许存储器裸片的存储器控制器在ABL感测与已修改SBL感测之间切换。混合初始化例程1000可应用于单个存储器裸片。对于具有呈堆叠形式的多个存储器裸片的结构，在通电到堆叠中的个别存储器裸片后，每一存储器裸片经历初始化程序，例如混合初始化例程1000。
图11A到11C说明用以改进混合初始化感测的实例增强的实施例。这些增强涉及施加到图2的位线钳211的波形，其可解决感测阶段中的脉冲的过冲以及因相对于源或接地端216的TDC 212电荷注入而导致的反弹。可通过逐渐排除未深度擦除的可能通过在已修改SBL读取期间引入噪声而影响容限的选定BL来减轻混合SBL感测噪声。图11A为应用于图2的位线钳211的阶式方法，具有在预充电阶段中施加的初始脉冲和在指定时间dT内在感测阶段期间施加的两个脉冲，其中第二脉冲final2的电压电平从第一脉冲final1上升。final2脉冲为在final1脉冲在应用final2脉冲之前返回到零或参考电平的情况下用于感测的目标。
图11B为应用于图2的位线钳211的多选通方法，具有在预充电阶段中施加的初始脉冲以及在感测阶段中在dT内施加的两个区段脉冲。两个区段脉冲包含展示为final1的第一恒定电压电平和展示为final2的第二恒定电平，其中脉冲升高到高于final1的恒定电平的作为用于感测的目标电平的final2的恒定电平，而不首先返回到零或参考电平。
图11C为最终目标值的斜变方法。利用在预充电阶段中施加的初始脉冲，感测阶段中的施加到图2的位线钳211的电压在dT内斜变到目标电压，其中目标电压经指定为final2。一旦到达final2，施加到位线钳211的电压便在dT结束时返回到零或参考电平。斜变可在dT结束之前达到final2，其中final2接着在dT结束之前维持恒定。
图12说明包含具有多个存储器单元1204的存储器阵列1202以及可操作以提供实例存储器装置的混合初始化和关于存储器阵列1202的存储器单元的已修改SBL感测的一或多个电路或组件的实例存储器装置1200的实施例的功能框图。存储器装置1200可以是存储器裸片，例如NAND存储器裸片。存储器阵列1202可相对于类似于图1A到1B的布置的奇数和偶数数据线予以实施。存储器装置1200可包含行解码器1212、列解码器1214、子块驱动器1209、感测放大器1220、页缓冲器1222、选择器1224、输入/输出(I/O)电路1226和存储器控制1230。存储器装置1200可包含寄存器1231，其存储用以执行存储器装置1200的各种特征的操作参数，其中可使用调整存储器装置1200的参数的接收到的状态命令来更新操作参数。寄存器1231或其它这类存储组件可包含于存储器控制1230中。存储器控制1230可包含处理电路***且可配置成通过执行指令1215来执行存储器装置1200的操作，所述处理电路***包含一或多个处理器1205。操作可包含如本文所教示的混合初始化例程和已修改SBL感测操作，例如相对于但不限于与图8到10相关联的实例实施例。替代地，指令1215可位于存储器控制1230外部的存储器装置中。
存储器阵列1202的存储器单元1204可布置成块，例如第一块1202A和第二块1202B。存储器阵列1202的块中的一或多个可专用为存储器装置1200的初始化块。每一块可包含子块。举例来说，第一块1202A可包含第一子块1202A0和第二子块1202AN，且第二块1202B可包含第一子块1202B0和第二子块1202BN。每一子块可包含数个物理页，其中每一页包含数个存储器单元1204。尽管本文中说明为具有两个块，其中每一块具有两个子块，且每一子块具有数个存储器单元1204，但在其它实例中，存储器阵列1202可包含更多或更少的块、子块、存储器单元等。在其它实例中，存储器单元1204可按数个行、列、页、子块、块等布置，且使用例如存取线1206、第一数据线1210或一或多个选择栅极、源极线等存取。
存储器控制器1230可以根据在控制线1232上接收到的一或多个信号或指令来控制存储器装置1200的存储器操作，所述一或多个信号或指令包含例如指示所需操作(例如，写入、读取、擦除等)的一或多个时钟信号或控制信号，或在一或多个地址线1216上接收到的地址信号(A0到AX)。在存储器装置1200外部的一或多个装置可以控制控制线1232上的控制信号或地址线1216上的地址信号的值。在许多实例配置中，存储器控制器1230将为个别存储器裸片上的或专用于个别存储器裸片的控制器；且在许多这类实例中，还将控制存储器裸片的额外操作。这些操作可响应于外部提供指令；而可自主地执行其它操作(例如，监测操作条件、读取重试、加载平衡、垃圾收集等)。在所描绘的配置中，存储器控制器1230包含处理电路***，所述处理电路***包含一或多个处理器1205，其执行指令以提供本文中所描述的功能。在多个实例中，可由存储器控制器1230执行的指令的至少一部分将存储在存储器控制器1230内的存储器中或可由存储器控制器1230存取。对于其中一些指令存储在存储器控制器1230外部(例如在存储器装置1200的主存储器阵列1202中)的选定实例，可在执行时检索指令且将指令临时存储于存储器控制器1230内。在存储器装置1200外部的装置的实例可包含但不限于主机、外部存储器控制器、处理器或图12中未说明的一或多个电路或组件。在一些实例***中，所描述的存储器控制器功能性的某一部分可由主机或外部存储器控制器执行，所述主机或外部存储器控制器也包含处理电路***，所述处理电路***包含用以执行指令的一或多个处理器以提供这些功能性的至少一部分。
存储器装置1200可使用存取线1206和第一数据线1210将数据传送(例如，写入或擦除)到存储器单元1204中的一或多个或从所述存储器单元1204中的一或多个传送(例如，读取)数据。行解码器1212和列解码器1214可以从地址线1216接收地址信号(A0到AX)并对其进行解码，可以确定将存取哪些存储器单元1204，并且可以将信号提供到存取线1206(例如，多个存取线(WL0到WLM)中的一或多个)或第一数据线1210(例如，多个数据线(BL0到BLN)中的一或多个)中的一或多个，例如上文所描述。
存储器装置1200可包含例如感测放大器1220的感测电路***，其配置成使用第一数据线1210来确定(例如，读取)存储器单元1204上的数据的值，或确定待写入到所述存储器单元1204的数据的值。举例来说，在选定存储器单元串1204中，感测放大器1220中的一或多个可响应于读取电流在存储器阵列1202中流动穿过与数据线1210相关联的选定串而读取选定存储器单元1204中的逻辑电平。存储器控制1230可包含用以存取用于存储器装置1200的初始化的存储器装置1200的初始化块中的配置信息的指令。配置信息可包含如下设定：利用用以在感测偶数数据线与奇数数据线之间切换的切换机制，允许存储器控制1230在针对ABL感测的感测放大器到数据线的一对一配置中操作耦合到数据线1210的存储器装置1200的感测放大器1220，或在针对SBL感测的感测放大器到数据线的一对二配置中操作耦合到数据线1210的存储器装置1200的感测放大器1220。配置信息可包含如下设定：在执行混合初始化例程时，允许存储器控制1230在ABL感测与已修改SBL感测之间切换，如本文所教示。
在存储器装置1200外部的一或多个装置可以使用I/O线(DQ0到DQN)1208、地址线1216(A0到AX)或控制线1232与存储器装置1200通信。I/O电路1226可例如根据控制线1232和地址线1216，使用I/O线1208将数据值传入或传出存储器装置1200，例如传入或传出页缓冲器1222或存储器阵列1202。页缓冲器1222可在数据被编程到存储器阵列1202的相关部分中之前存储从存储器装置1200外部的一或多个装置接收到的数据，或可在将数据传输到存储器装置1200外部的一或多个装置之前存储从存储器阵列1202读取的数据。
列解码器1214可接收地址信号(A0到AX)并将其解码为一或多个列选择信号(CSEL1到CSELN)。选择器1224(例如，选择电路)可接收列选择信号(CSEL1到CSELN)，并且在页缓冲器1222中选择表示待从存储器单元1204读取或待编程到所述存储器单元1204中的数据的值的数据。可使用第二数据线1218在页缓冲器1222与I/O电路1226之间传送选定数据。
存储器控制1230可从外部源或电源(例如，内部或外部电池、AC到DC转换器等)接收正和负电源信号，例如电源电压(Vcc)1234和相对于Vcc的负电源(Vss)1236(例如，接地电位)。在某些实例中，存储器控制1230可包含调节器1228以在内部提供正或负电源信号。
为了将数据编程或写入到存储器单元，可将VPGM(例如，一或多个编程脉冲等)施加到选定存取线(例如，WLi)，并且因此施加到耦合到选定存取线的每一存储器单元的控制栅极。举例来说，编程脉冲可以在15V处或附近开始，并且在某些实例中，可以在每一编程脉冲施加期间增加幅度。在将编程电压施加到选定存取线时，可将例如接地电位(例如，Vss)的电位施加到以编程为目标的存储器单元的数据线和衬底(且因此，源极与漏极之间的沟道)，从而导致从沟道到目标存储器单元的浮动栅极的电荷转移(例如，直接注入或佛勒-诺德海姆(Fowler-Nordheim，FN)隧穿等)。
可将Vpass施加到具有并不以编程为目标的存储器单元的一或多个存取线，或可将禁止电压(例如，Vcc)施加到具有并不以编程为目标的存储器单元的数据线，以例如禁止电荷从沟道转移到这类非目标存储器单元的浮动栅极。传递电压可以例如取决于所施加传递电压与以编程为目标的存取线的接近度而变化。禁止电压可包含电源电压(Vcc)，例如相对于接地电位(例如，Vss)来自外部源或电源(例如，电池、AC到DC转换器等)的电压。
作为实例，如果将编程电压(例如，15V或更高)施加到特定存取线(例如WL4)，那么可将10V的传递电压施加到一或多个其它存取线(例如WL3、WL5等)，以禁止非目标存储器单元的编程，或保持并不以编程为目标的这类存储器单元上存储的值。随着所施加编程电压与非目标存储器单元之间的距离增加，避免对非目标存储器单元进行编程所需的传递电压可减小。举例来说，在将15V的编程电压施加于WL4的情况下，可将10V的传递电压施加到WL3和WL5，可将8V的传递电压施加到WL2和WL6，可将7V的传递电压施加到WL1和WL7等。在其它实例中，传递电压或存取线的数目等可更高或更低，或更多或更少。
在一或多个编程脉冲(例如，VPGM)的施加之间，可执行验证操作以确定选定存储器单元是否已达到其预期编程状态。如果选定存储器单元已达到其预期编程状态，那么可禁止其进一步编程。如果选定存储器单元尚未达到其预期编程状态，那么可施加额外编程脉冲。如果选定存储器单元在特定数目的编程脉冲(例如，最大数目)之后尚未达到其预期编程状态，那么可以将选定存储器单元或与这类选定存储器单元相关联的串、块或页标记为有缺陷的。
为了擦除存储器单元或存储器单元群组(例如，擦除通常以块或子块执行)，可(例如，使用一或多个数据线、选择栅极等)将擦除电压(Vers)(例如，通常为VPGM)施加到以擦除为目标的存储器单元的衬底(且因此，源极与漏极之间的沟道)，同时目标存储器单元的存取线保持在例如接地电位(例如，Vss)的电位处，从而导致从目标存储器单元的浮动栅极到沟道的电荷转移(例如，直接注入或FN隧穿等)。
在作为用户装置的主机将地址发送到存储器装置1200时，其通常可具有块、页和列的识别。块的识别用于选择操作中的所关注块。页的识别用于选择所述页驻存于其上的WL，且其还用于在所述块的子块之间共享WL时选择一个特定子块。对页驻存于上的子块进行解码且选择所述子块。由用户装置提供的地址用于接通和断开选择器装置且存取存储器单元。在典型操作中，仅选择一个子块以使得一个子块的SGD为有源的。
基于由用户装置提供的地址，存储器控制1230可选择任何一个子块或所有子块。存储器控制1230可产生子块驱动器1209的子块地址且选择任何一个子块或所有子块。存储器控制1230可将WL信息发送到行解码器1212，且将列地址发送到列解码器1214。
子块驱动器1209可包含产生选择线的信号SL0-0...SLK-J的数个独立驱动器。对于每一串包含一连串SGD0、SGD1和SGD2装置的架构，每一子块中的SGD0、SGD1和SGD2装置中的每一个具有使得其可个别地被控制的其自身驱动器，使得每每一子块存在三个SGD驱动器。对于具有M个SGD的N个子块，存在可寻址的M×N个个别驱动器。举例来说，对于具有三个SGD的四个子块，子块驱动器1209可具有可寻址的12个驱动器。对接通一个子块或所有子块中的一个SGD(SGD0、SGD1或SGD2)，存在完全灵活性。类似地，对同时接通一个子块或所有子块上的所有SGD(SGD0、SGD1或SGD2)，存在完全灵活性。类似地，子块驱动器1209可包含用于N个子块中的R个SGS装置的R×N个驱动器。取决于针对在擦除操作、编程操作和读取操作期间的相应驱动器的操作而设计的不同电压，可将多个输入信号分配到每一个别驱动器。从子块驱动器1209，可经由选择线(SL(子块#)-(SGD#或SGS#))SL0-0...SLK-J将适当操作信号发送到存储器阵列1202。在典型读取和写入操作中，可由一个特定调节器一起驱动一个子块中的SGD0、SGD1、SGD2装置，而将其它子块中的选择栅极驱动到另一电压，例如接地端(0V)。
图13为操作例如存储器装置1200的存储器装置的混合初始化例程的实例方法1300的实施例的特征的流程图。在1310处，在存储器装置的初始化块上执行第一感测读取例程，其中第一感测读取例程对应于存储器装置的数据线的全数据线配置。全数据线配置包含同时感测的对应于初始化块的串的数据线和所述数据线的相邻数据线。
在1320处，响应于确定执行第一感测读取例程失败而在初始化块上执行第二感测读取例程，其中第二感测读取例程对应于数据线的屏蔽数据线配置。屏蔽数据线配置包含预充电及感测的对应于初始化块的串的数据线，其中所述数据线的相邻数据线在预充电和感测期间配置为所述数据线的屏蔽线。在数据线的预充电期间启用初始化块的串。在预充电期间启用串的情况下，耦合到串的数据线处于非浮动电压状态中。耦合到数据线的串可在直接在预充电之后的感测阶段期间维持处于启用状态中。
响应于确定执行第二感测读取例程失败，可重试第二感测读取例程。可确定第二感测读取例程的重试数目等于最大重试数目，且可响应于所述确定而发起失败状态例程。
方法1300的变型或类似于方法1300的方法可包含数个不同实施例，所述不同实施例可取决于这些方法的应用和/或实施这些方法的存储器装置的架构而组合。这些方法可包含响应于确定初始化块上的第二感测读取例程成功完成而修改存储器装置的一或多个微调值。这些方法可包含在初始化块上的第二感测读取例程的数次重试之后修改存储器装置的一或多个微调值。
这些方法可包含指定存储器装置处于在验证完成存储器装置的初始化的第二感测读取例程成功完成之后接受命令的状态中。可在在存储器装置的读取操作中完成存储器装置的初始化之后执行第二感测读取例程。
在各种实施例中，存储器装置可包括存储器控制器和具有多个串和多个数据线的存储器阵列，其中每一串包含多个存储器单元。存储器装置可实施为存储器裸片。存储器装置可以是3D NAND存储器装置。存储器控制器可包含具有一或多个处理器的处理电路***，且可配置成执行存储器装置内的操作。操作可包含在读取多个串中的串的存储器单元之前对多个数据线中的第一数据线预充电，所述串在存储器单元的读取期间选择性地耦合到第一数据线，其中所述第一数据线的相邻数据线在存储器单元的预充电和读取期间配置为所述第一数据线的屏蔽线。操作可包含将串耦合到第一数据线，使得在第一数据线的预充电期间启用所述串。串的这一启用将串所耦合到的数据线置于非浮动电压状态中。在第一数据线的预充电期间启用的串可在预充电之后的第一数据线的感测阶段期间保持耦合到第一数据线。预充电可以是存储器装置的初始化期间的预充电阶段。存储器阵列可以是具有用于存储器装置的初始化的存储器阵列的分配的3D存储器阵列。
这类存储器装置的变型或类似存储器装置可包含数个不同实施例，所述不同实施例可取决于这些存储器装置的应用和/或实施这些存储器装置的架构而组合。这些存储器装置可包含由存储器控制器执行的操作，所述操作包含在存储器装置的初始化例程期间，将存储器装置设定为以在第一数据线的预充电和感测期间第一数据线的相邻数据线操作为第一数据线的屏蔽线的架构操作。变型可包含由存储器控制器执行以包含存储器装置的初始化块上的混合初始化例程的操作。混合初始化例程可包含对应于存储器装置的数据线的全数据线配置的感测读取例程、对应于其中在预充电期间启用选定串的数据线的屏蔽数据线配置的已修改感测读取例程以及与已修改感测读取例程相关联的读取重试例程。已修改感测读取例程可包含执行数据线的预充电，其中串的存储器单元经启用且耦合到所述串的数据线不浮动。
在各种实施例中，存储器装置可包括多个数据线、耦合到多个数据线的多个感测放大器、存储器阵列和存储器控制器，以执行与存储器阵列和存储器装置的其它组件相关联的功能。存储器装置可实施为存储器裸片。存储器装置可以是3D NAND存储器装置。存储器阵列可具有多个串，其中每一串包含多个存储器单元和一个SGD。存储器控制器可包含处理电路***且可执行相对于存储器阵列和存储器装置的其它组件的操作的操作，所述处理电路***包含一或多个处理器。操作可包含激活多个串中的串的SGD以将所述串耦合到多个数据线中的第一数据线，使得在第一数据线的预充电期间启用所述串。操作包含在读取串的存储器单元之前通过启用的串预充电第一数据线，其中在存储器单元的预充电和读取期间，第一数据线的相邻数据线配置为第一数据线的屏蔽线。
这类存储器装置的变型或类似存储器装置可包含数个不同实施例，所述不同实施例可取决于这些存储器装置的应用和/或实施这些存储器装置的架构而组合。这些存储器装置可包含执行操作的存储器控制器，所述操作包含在存储器装置的初始化期间，将存储器装置设定为以第一数据线的相邻数据线操作为第一数据线的屏蔽线的架构操作。这种架构为用于存储器装置的数据线的屏蔽数据线配置。可响应于在存储器阵列的初始化块上执行初始化例程而执行存储器装置的设定。
这类存储器装置的变型可包含执行操作的存储器装置的存储器控制器，所述操作包含存储器阵列的初始化块上的初始化例程，其中初始化块具有多个串，其中每一串具有多个存储器单元。初始化例程可包含在初始化块上执行第一感测读取例程，其中第一感测读取例程对应于数据线的全数据线配置。在相对于初始化块的存储器装置的数据线的全数据线配置中，同时感测对应于初始化块的串的数据线和所述数据线的相邻数据线。初始化例程可包含响应于确定第一感测读取例程的执行失败，在初始化块上执行第二感测读取例程，其中第二感测读取例程对应于数据线的屏蔽数据线配置。在相对于初始化块的屏蔽数据线配置中，预充电及感测对应于初始化块的串的数据线，且所述数据线的相邻数据线在预充电和感测期间配置为所述数据线的屏蔽线。在屏蔽数据线配置的修改中，在数据线的预充电期间启用初始化块的串。数据线的预充电期间的串的这种启用将数据线置于非浮动电压状态中。初始化例程可包含与第二感测读取例程相关联的读取重试例程，其中读取重试例程具有最大重试数目。
响应于成功初始化途径，由存储器控制器执行的操作可包含将多个感测放大器中的感测放大器选择性地耦合到多个数据线中的数据线以在感测放大器到数据线的一对一配置中操作，或将感测放大器选择性地耦合到多个数据线中的数据线以在感测放大器到数据线的一对二配置中操作。
例如移动电子装置(例如，智能电话、平板计算机等)、用于汽车应用的电子装置(例如，汽车传感器、控制单元、驾驶员辅助***、乘客安全或舒适***等)和因特网连接的电器设备或装置(例如，物联网(IoT)装置等)的电子装置尤其取决于电子装置的类型、使用环境、性能期望等而具有变化的存储需要。
电子装置可分解为若干主要组件：处理器(例如，中央处理单元(CPU)或其它主处理器)；存储器(例如，一或多个易失性或非易失性RAM存储器装置，例如DRAM、移动或低功率双倍数据速率同步DRAM(DDR SDRAM)等)；以及存储装置(例如，NVM装置，例如快闪存储器、ROM、固态驱动器(SSD)、例如多媒体卡(MMC)的受管理存储器装置或通用快闪存储(UFS)装置，或其它存储卡结构或组件等)。在某些实例中，电子装置可包含用户接口(例如，显示器、触摸屏、键盘、一或多个按钮等)、图形处理单元(GPU)、电力管理电路、基频处理器或一或多个收发器电路等。
图14说明实例机器1400的实施例的框图，所述实例机器1400具有构造成可操作以提供相应存储器装置的混合初始化以及相对于存储器装置的存储器单元的已修改屏蔽位线感测的一或多个存储器装置。存储器装置微控制器的存储器控制器(例如存储器装置的微控制器)可执行操作，所述操作可包含如本文所教示的相对于但不限于与图8到10相关联的实例实施例的混合初始化例程和已修改SBL感测操作。具有一或多个这些存储器装置的机器1400可操作为独立机器，或可连接(例如联网)到其它机器。
在联网部署中，机器1400可在服务器-客户端网络环境中作为服务器机器、客户端机器或两者操作。在实例中，机器1400可以充当对等(P2P)(或其它分布式)网络环境中的对等机器。机器1400可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、移动电话、网络电器、IoT装置、汽车***，或能够执行(依序或以其它方式)指定将由所述机器采取的动作的指令的任何机器。此外，虽然仅说明单个机器，但术语“机器”也应被视为包含个别地或共同地执行指令集(或多个集合)以执行本文中所论述的方法中的任一或多个(例如，云计算、软件即服务(SaaS)、其它计算机集群配置)的任何机器集合。实例机器1400可布置成利用一或多个存储器装置操作以执行如本文所教示的混合初始化例程和已修改SBL感测操作。实例机器1400可包含具有如相对于图12的存储器装置1200所论述的结构的一或多个存储器装置。
如本文所描述，实例可包含逻辑、组件、装置、封装或机构，或可通过逻辑、组件、装置、封装或机构操作。电路***是在包含硬件(例如，简单电路、门、逻辑等)的有形实体中实施的电路的总集(例如，集合)。电路***成员可随时间推移和基础硬件变化而为灵活的。电路***包含在操作时可单独或组合地执行特定任务的部件。在实例中，电路***的硬件可被永恒地设计成执行特定操作(例如，硬接线)。在实例中，电路***的硬件可包含可变地连接的物理组件(例如，执行单元、晶体管、简单电路等)，所述物理组件包含以物理方式修改(例如，不变集中式粒子的磁性、电气可移动放置等)以对特定操作的指令进行编码的计算机可读媒体。在连接物理组件时，硬件构成的基础电性质例如从绝缘体改变成导体或反之亦然。指令使得参与的硬件(例如，执行单元或加载机制)能够经由可变连接产生硬件中的电路***部件以当在操作中时实行特定任务的部分。因此，当装置操作时，计算机可读媒体通信地耦合到电路***的其它组件。在实例中，物理组件中的任一个可以用于多于一个电路***中的多于一个部件中。举例来说，在操作下，执行单元可在一个时间点在第一电路***的第一电路中使用，并且由第一电路***中的第二电路重新使用，或在不同时间由第二电路***中的第三电路重新使用。
机器(例如，计算机***)1400可包含硬件处理器1450(例如，CPU、GPU、硬件处理器核心或其任何组合)、主存储器1454和静态存储器1456，其中的一些或全部可经由互联件(例如，总线)1458彼此通信。机器1400可进一步包含显示装置1460、字母数字输入装置1462(例如，键盘)和用户接口(UI)导航装置1464(例如，鼠标)。在实例中，显示装置1460、输入装置1462和UI导航装置1464可以是触摸屏显示器。机器1400可另外包含大容量存储装置(例如，驱动单元)1451、信号产生装置1468(例如，扬声器)、网络接口装置1453和一或多个传感器1466，例如全球定位***(GPS)传感器、指南针、加速计或其它传感器。机器1400可包含输出控制器1469，例如串行(例如，通用串行总线(USB)、并行或其它有线或无线(例如，红外(IR)、近场通信(NFC)等)连接，以与一或多个***装置(例如，打印机、读卡器等)通信或控制所述一或多个***装置。
机器1400可包含机器可读媒体1452，所述机器可读媒体1452上存储数据结构或指令1455(例如，软件)的一或多个集合，所述一或多个集合体现机器1400或由机器1400利用以执行设计机器1400以用于的技术或功能中的任何一或多个。指令1455也可在其由机器1400执行期间完全或至少部分地驻存在主存储器1454内、在静态存储器1456内或在硬件处理器1450内。在实例中，硬件处理器1450、主存储器1454、静态存储器1456或大容量存储装置1451中的一个或任何组合可构成机器可读媒体1452。
虽然机器可读媒体1452说明为单个媒体，但术语“机器可读媒体”可包含配置成存储一或多个指令1455的单个媒体或多个媒体(例如，集中式或分布式数据库，或相关联的高速缓冲存储器和服务器)。术语“机器可读媒体”可包含能够存储、编码或载送用于由机器1400执行且使得机器1400执行设计机器1400相关的技术中的任何一或多个的指令，或能够存储、编码或载送由这些指令使用或与这些指令相关联的数据结构的任何媒体。非限制性机器可读媒体实例可包含固态存储器以及光学和磁性媒体。在实例中，集中式机器可读媒体包括具有多个粒子的机器可读媒体，所述粒子具有不变(例如，静止)质量。因此，集中式机器可读媒体是非暂时性传播信号。集中式机器可读媒体的特定实例可包含：非易失性存储器，例如半导体存储器装置(例如，EPROM、EEPROM)和快闪存储器装置；磁盘，例如内部硬盘和可拆卸式磁盘；磁光盘；以及压缩光盘-ROM(CD-ROM)和数字多功能光盘-只读存储器(DVD-ROM)盘。
指令1455(例如，软件、程序、操作***(OS)等)或其它数据存储在大容量存储装置1451上，可由主存储器1454存取以供处理器1450使用。主存储器1454(例如，DRAM)通常是快速但易失性的，且因此为与大容量存储装置1451(例如，SSD)不同类型的存储，所述大容量存储装置适合于长期存储，包含在处于“断开”状态中时。供用户或机器1400使用的指令1455或数据通常加载在主存储器1454中以供处理器1450使用。当主存储器1454已满时，可分配来自大容量存储装置1451的虚拟空间以补充主存储器1454；然而，因为大容量存储装置1451通常比主存储器1454慢且写入速度通常比读取速度慢至少两倍，所以虚拟存储器的使用由于存储装置时延(相比于主存储器1454，例如DRAM)可能极大地降低用户体验。此外，用于虚拟存储器的大容量存储装置1451的使用可能极大地缩短大容量存储装置1451的使用寿命。
与虚拟存储器相比，虚拟存储器压缩(例如，
Figure BDA0003215593670000231
内核特征“ZRAM”)使用存储器的部分作为经压缩块存储以避免对大容量存储装置1451的分页。分页在经压缩块中发生直到必须将这些数据写入到大容量存储装置1451为止。虚拟存储器压缩增加主存储器1454的可用大小，同时减少大容量存储装置1451上的磨损。
针对移动电子装置或移动存储优化的存储装置传统地已包含受管理存储器装置，例如MMC固态存储装置(例如，微型安全数字(microSDTM)卡等)；或SSD。MMC装置包含与主机装置的数个并行接口(例如，8位并行接口)，且通常为从主机装置可拆卸及分离的组件。相反地，eMMCTM装置附接到电路板且被视为主机装置的组件，其读取速度比得上基于SATA的SSD装置。然而，对移动装置性能的需求持续增加，以便完全实现虚拟或增强现实装置，利用增加的网络速度等。响应于此需求，存储装置已经从并行转变到串行通信接口。包含控制器和固件的UFS装置使用具有专用读取/写入路径的低电压差分信令(LVDS)串行接口与主机装置通信，从而进一步推进了更高的读取/写入速度。
可以进一步利用数个传送协议中的任一个(例如，帧中继、因特网协议(IP)、传输控制协议(TCP)、用户数据报协议(UDP)、超文本传送协议(HTTP)等)经由网络接口装置1453使用传输媒体在通信网络1459上传输或接收指令1455。实例通信网络可包含局域网(LAN)、广域网(WAN)、分组数据网络(例如，因特网)、移动电话网络(例如，蜂窝网络)、普通老式电话(POTS)网络，以及无线数据网络(例如，电气和电子工程师协会(IEEE)802.11系列标准，称为
Figure BDA0003215593670000241
IEEE 802.16系列标准，称为
Figure BDA0003215593670000242
)、IEEE 802.15.4系列标准、对等(P2P)网络等。在实例中，网络接口装置1453可包含一或多个物理插口(例如，以太网、同轴或电话插口)或一或多个天线以连接到通信网络1459。在实例中，网络接口装置1453可包含多个天线以使用单输入多输出(SIMO)、多输入多输出(MIMO)或多输入单输出(MISO)技术中的至少一个无线地通信。术语“传输媒体”应被认为包含能够载送指令到机器1400且用于由机器1400执行的任何有形媒体，并且包含传播数字或模拟通信信号以促进这些指令的通信的手段，所述指令可由软件实施。
以下是根据本文中的教示的装置和方法的实例实施例。
实例存储器装置1可包括：存储器阵列，其具有多个串和多个数据线，每一串包含多个存储器单元；以及存储器控制器，其包含处理电路***，所述处理电路***包含一或多个处理器，所述存储器控制器配置成执行包括以下各项的操作：在读取多个串中的串的存储器单元之前对多个数据线中的第一数据线预充电，所述串在存储器单元的读取期间选择性地耦合到第一数据线，其中第一数据线的相邻数据线在存储器单元的预充电和读取期间配置为第一数据线的屏蔽线；以及将串耦合到第一数据线，使得在第一数据线的预充电期间启用串。
实例存储器装置2可包含实例存储器装置1的特征，且可包含：在第一数据线的预充电期间启用的串在预充电之后的感测阶段期间保持耦合到第一数据线。
实例存储器装置3可包含前述实例存储器装置中的任一个的特征，且可包含：预充电为存储器装置的初始化期间的预充电阶段。
实例存储器装置4可包含前述实例存储器装置中的任一个的特征，且可包含操作，所述操作包含在存储器装置的初始化例程期间，将存储器装置设定为以在第一数据线的预充电和感测期间第一数据线的相邻数据线操作为第一数据线的屏蔽线的架构操作。
实例存储器装置5可包含实例存储器装置4和前述实例存储器装置中的任一个的特征，且可包含操作，所述操作包含存储器装置的初始化块上的混合初始化例程，其中混合初始化例程包含对应于存储器装置的数据线的全数据线配置的感测读取例程、对应于其中在预充电期间启用选定串的数据线的屏蔽数据线配置的已修改感测读取例程以及与已修改感测读取例程相关联的读取重试例程。
实例存储器装置6可包含前述实例存储器装置中的任一个的特征，且可包含：存储器阵列为具有用于存储器装置的初始化的存储器阵列的分配的三维阵列。
在实例存储器装置7中，实例存储器装置1到6中的存储器装置中的任一个可包含：并入到电子存储器设备中的存储器装置，所述电子存储器设备进一步包括主机处理器和在主机处理器与存储器装置之间延伸的通信总线。
在实例存储器装置8中，实例存储器装置1到7中的存储器装置中的任一个可被修改为包含在实例存储器装置1到7中的另一个中呈现的任何结构。
在实例存储器装置9中，与实例存储器装置1到8中的存储器装置相关联的任何设备可进一步包含配置成将指令存储为物理状态的机器可读存储装置，其中所述指令可用于执行设备的一或多个操作。
在实例存储器装置10中，实例存储器装置1到9中的存储器装置中的任一个可根据以下实例方法1到12中的方法中的任一个操作。
实例存储器装置11可包括：多个数据线；多个感测放大器，其耦合到多个数据线；存储器阵列，其具有多个串，其中每一串包含多个存储器单元和漏极侧选择栅极(SGD)；以及存储器控制器，其包含处理电路***，所述处理电路***包含一或多个处理器，所述存储器控制器配置成执行包括以下各项的操作：激活多个串中的串的SGD以将所述串耦合到多个数据线中的第一数据线，使得在第一数据线的预充电期间启用所述串；以及在读取串的存储器单元之前通过启用的串预充电第一数据线，其中在存储器单元的预充电和读取期间，第一数据线的相邻数据线配置为第一数据线的屏蔽线。
实例存储器装置12可包含实例存储器装置11的特征且可包含操作，所述操作包含在存储器装置的初始化期间，将存储器装置设定为以第一数据线的相邻数据线操作为第一数据线的屏蔽线的架构操作。
实例存储器装置13可包含前述实例存储器装置11到12中的任一个的特征，且可包含：设定是响应于在存储器阵列的初始化块上执行初始化例程。
实例存储器装置14可包含前述实例存储器装置11到13中的任一个的特征，且可包含操作，所述操作包含存储器阵列的初始化块上的初始化例程，其中初始化块具有多个串，其中每一串具有多个存储器单元，所述初始化例程包含：在初始化块上执行第一感测读取例程，其中第一感测读取例程对应于数据线的全数据线配置，使得同时感测对应于初始化块的串的数据线和所述数据线的相邻数据线；以及响应于确定第一感测读取例程的执行失败，在初始化块上执行第二感测读取例程，其中第二感测读取例程对应于数据线的屏蔽数据线配置，其中预充电及感测对应于初始化块的串的数据线且数据线的相邻数据线在预充电和感测期间配置为数据线的屏蔽线，其中在数据线的预充电期间启用初始化块的串。
实例存储器装置15可包含存储器装置14和前述实例存储器装置11到13中的任一个的特征，且可包含初始化例程，所述初始化例程包含与第二感测读取例程相关联的读取重试例程，其中所述读取重试例程具有最大重试数目。
实例存储器装置16可包含前述实例存储器装置11到15中的任一个的特征，且可包含操作，所述操作包含将多个感测放大器中的感测放大器选择性地耦合到多个数据线中的数据线以在感测放大器到数据线的一对一配置中操作，或将感测放大器选择性地耦合到多个数据线中的数据线以在感测放大器到数据线的一对二配置中操作。
在实例存储器装置17中，实例存储器装置11到16中的存储器装置中的任一个可包含：并入到电子存储器设备中的存储器装置，所述电子存储器设备进一步包括主机处理器和在主机处理器与存储器装置之间延伸的通信总线。
在实例存储器装置18中，实例存储器装置11到17中的存储器装置中的任一个可被修改为包含在实例存储器装置11到17中的另一个中呈现的任何结构。
在实例存储器装置19中，与实例存储器装置11到18中的存储器装置相关联的设备中的任一个可进一步包含配置成将指令存储为物理状态的机器可读存储装置，其中所述指令可用于执行设备的一或多个操作。
在实例存储器装置20中，实例存储器装置11到19中的存储器装置中的任一个可根据以下实例方法1到12中的方法中的任一个操作。
操作存储器装置的实例方法1可包括：在存储器装置的初始化块上执行第一感测读取例程，所述第一感测读取例程对应于存储器装置的数据线的全数据线配置，使得同时感测对应于初始化块的串的数据线和所述数据线的相邻数据线；以及响应于确定执行第一感测读取例程失败，在初始化块上执行第二感测读取例程，所述第二感测读取例程对应于数据线的屏蔽数据线配置，其中预充电及感测对应于初始化块的串的数据线且数据线的相邻数据线在预充电和感测期间配置为数据线的屏蔽线，其中在数据线的预充电期间启用初始化块的串。
操作存储器装置的实例方法2可包含操作存储器装置的实例方法1的特征，且可包含在直接在预充电之后的感测阶段期间维持启用耦合到数据线的串。
操作存储器装置的实例方法3可包含操作存储器装置的前述实例方法中的任一个的特征，且可包含响应于确定执行第二感测读取例程失败，重试第二感测读取例程。
操作存储器装置的实例方法4可包含操作存储器装置的实例方法3和操作存储器装置的前述实例方法中的任一个的特征，且可包含确定第二感测读取例程的重试数目等于最大重试数目且响应于所述确定而发起失败状态例程。
操作存储器装置的实例方法5可包含操作存储器装置的前述实例方法中的任一个的特征，且可包含响应于确定初始化块上的第二感测读取例程成功完成而修改存储器装置的一或多个微调值。
操作存储器装置的实例方法6可包含操作存储器装置的前述实例方法中的任一个的特征，且可包含在初始化块上的第二感测读取例程的数次重试之后修改存储器装置的一或多个微调值。
操作存储器装置的实例方法7可包含操作存储器装置的前述实例方法中的任一个的特征，且可包含指定存储器装置处于在验证完成存储器装置的初始化的第二感测读取例程成功完成之后接受命令的状态中。
操作存储器装置的实例方法8可包含操作存储器装置的实例方法7或操作存储器装置的前述实例方法中的任一个的特征，且可包含在存储器装置的读取操作中完成存储器装置的初始化之后执行第二感测读取例程。
在操作存储器装置的实例方法9中，操作存储器装置的实例方法1到8中的任一个可在电子存储器设备中执行，所述电子存储器设备进一步包括主机处理器和在主机处理器与存储器装置之间延伸的通信总线。
在操作存储器装置的实例方法10中，操作存储器装置的实例方法1到9中的任一个可被修改为包含操作存储器装置的方法实例1到9中的任何另一个中所阐述的操作。
在操作存储器装置的实例方法11中，操作存储器装置的实例方法1到10中的任一个可至少部分地通过使用在一或多个机器可读存储装置中存储为物理状态的指令来实施。
操作存储器装置的实例方法12可包含操作存储器装置的前述实例方法1到11中的任一个的特征，且可包含执行与实例存储器装置1到20的任何特征相关联的功能。
存储指令的实例机器可读存储装置1可包括用以执行与实例存储器装置1到10和存储器装置11到20的任何特征相关联的功能或执行与实例方法1到12的任何特征相关联的方法的指令，所述指令在由一或多个处理器执行时使得机器执行操作。
尽管本文中已说明且描述特定实施例，但所属领域的一般技术人员将了解，预计实现相同目的的任何布置可取代所展示的特定实施例。各种实施例使用本文中所描述的实施例的排列和/或组合。以上描述意在是说明性，而非限制性的，且本文中采用的成语或术语是出于描述目的。此外，在上述详细描述中，可看到出于精简本公开的目的在单一实施例中将各种特征分组在一起。在研究以上描述之后，以上实施例及其它实施例的组合对于所属领域的技术人员将是显而易见的。

Claims (20)

1.一种存储器装置，其包括：
存储器阵列，其具有多个串和多个数据线，每一串包含多个存储器单元；以及
存储器控制器，其包含处理电路***，所述处理电路***包含一或多个处理器，所述存储器控制器配置成执行包括以下各项的操作：
在读取所述多个串中的串的存储器单元之前对所述多个数据线中的第一数据线预充电，所述串在所述存储器单元的所述读取期间选择性地耦合到所述第一数据线，其中所述第一数据线的相邻数据线在所述存储器单元的所述预充电和读取期间配置为所述第一数据线的屏蔽线；以及
将所述串耦合到所述第一数据线，使得在所述第一数据线的所述预充电期间启用所述串。
2.根据权利要求1所述的存储器装置，其中在所述第一数据线的所述预充电期间启用的所述串在所述预充电之后的感测阶段期间保持耦合到所述第一数据线。
3.根据权利要求1所述的存储器装置，其中所述预充电为所述存储器装置的初始化期间的预充电阶段。
4.根据权利要求1所述的存储器装置，其中所述操作包含在所述存储器装置的初始化例程期间，将所述存储器装置设定为以在所述第一数据线的预充电和感测期间所述第一数据线的所述相邻数据线操作为所述第一数据线的屏蔽线的架构操作。
5.根据权利要求1所述的存储器装置，其中所述操作包含所述存储器装置的初始化块上的混合初始化例程，其中所述混合初始化例程包含对应于所述存储器装置的数据线的全数据线配置的感测读取例程、对应于其中在预充电期间启用选定串的所述数据线的屏蔽数据线配置的已修改感测读取例程以及与所述已修改感测读取例程相关联的读取重试例程。
6.根据权利要求1所述的存储器装置，其中所述存储器阵列为具有用于所述存储器装置的初始化的所述存储器阵列的分配的三维阵列。
7.一种存储器装置，其包括：
多个数据线；
多个感测放大器，其耦合到所述多个数据线；
存储器阵列，其具有多个串，其中每一串包含多个存储器单元和漏极侧选择栅极SGD；以及
存储器控制器，其包含处理电路***，所述处理电路***包含一或多个处理器，所述存储器控制器配置成执行包括以下各项的操作：
激活所述多个串中的串的所述SGD以将所述串耦合到所述多个数据线中的第一数据线，使得在所述第一数据线的预充电期间启用所述串；以及
在读取所述串的存储器单元之前在所述串经启用的情况下对所述第一数据线预充电，其中在所述存储器单元的所述预充电和读取期间，所述第一数据线的相邻数据线配置为所述第一数据线的屏蔽线。
8.根据权利要求7所述的存储器装置，其中所述操作包含在所述存储器装置的初始化期间，将所述存储器装置设定为以所述第一数据线的所述相邻数据线操作为所述第一数据线的屏蔽线的架构操作。
9.根据权利要求8所述的存储器装置，其中所述设定是响应于在所述存储器阵列的初始化块上执行初始化例程。
10.根据权利要求7所述的存储器装置，其中所述操作包含所述存储器阵列的初始化块上的初始化例程，其中所述初始化块具有多个串，其中每一串具有多个存储器单元，所述初始化例程包含：
在所述初始化块上执行第一感测读取例程，其中所述第一感测读取例程对应于所述数据线的全数据线配置，使得同时感测对应于所述初始化块的串的数据线和所述数据线的相邻数据线；以及
响应于确定所述第一感测读取例程的所述执行失败，在所述初始化块上执行第二感测读取例程，其中所述第二感测读取例程对应于数据线的屏蔽数据线配置，其中预充电及感测对应于所述初始化块的串的数据线且所述数据线的相邻数据线在所述预充电和感测期间配置为所述数据线的屏蔽线，其中在所述数据线的所述预充电期间启用所述初始化块的所述串。
11.根据权利要求10所述的存储器装置，其中所述初始化例程包含与所述第二感测读取例程相关联的读取重试例程，其中所述读取重试例程具有最大重试数目。
12.根据权利要求7所述的存储器装置，其中所述操作包含将所述多个感测放大器中的感测放大器选择性地耦合到所述多个数据线中的数据线以在感测放大器到数据线的一对一配置中操作，或将感测放大器选择性地耦合到所述多个数据线中的数据线以在感测放大器到数据线的一对二配置中操作。
13.一种操作存储器装置的方法，所述方法包括：
在所述存储器装置的初始化块上执行第一感测读取例程，所述第一感测读取例程对应于所述存储器装置的数据线的全数据线配置，使得同时感测对应于所述初始化块的串的数据线和所述数据线的相邻数据线；以及
响应于确定执行所述第一感测读取例程失败，在所述初始化块上执行第二感测读取例程，所述第二感测读取例程对应于所述数据线的屏蔽数据线配置，其中预充电及感测对应于所述初始化块的串的数据线且所述数据线的相邻数据线在所述预充电和感测期间配置为所述数据线的屏蔽线，其中在所述数据线的所述预充电期间启用所述初始化块的所述串。
14.根据权利要求13所述的方法，其中所述方法包含在直接在所述预充电之后的感测阶段期间维持启用耦合到所述数据线的所述串。
15.根据权利要求13所述的方法，其中响应于确定执行所述第二感测读取例程失败，重试所述第二感测读取例程。
16.根据权利要求15所述的方法，其中所述方法包含确定所述第二感测读取例程的重试数目等于最大重试数目且响应于所述确定而发起失败状态例程。
17.根据权利要求13所述的方法，其中所述方法包含响应于确定所述初始化块上的所述第二感测读取例程成功完成而修改所述存储器装置的一或多个微调值。
18.根据权利要求13所述的方法，其中所述方法包含在所述初始化块上的所述第二感测读取例程的数次重试之后修改所述存储器装置的一或多个微调值。
19.根据权利要求13所述的方法，其中所述方法包含指定所述存储器装置处于在验证完成所述存储器装置的初始化的所述第二感测读取例程成功完成之后接受命令的状态中。
20.根据权利要求19所述的方法，其中所述方法包含在所述存储器装置的读取操作中完成所述存储器装置的初始化之后执行所述第二感测读取例程。
CN202110942409.5A 2020-08-18 2021-08-17 存储器装置的混合例程 Pending CN114078538A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/996,363 US11355200B2 (en) 2020-08-18 2020-08-18 Hybrid routine for a memory device
US16/996,363 2020-08-18

Publications (1)

Publication Number Publication Date
CN114078538A true CN114078538A (zh) 2022-02-22

Family

ID=80270249

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110942409.5A Pending CN114078538A (zh) 2020-08-18 2021-08-17 存储器装置的混合例程

Country Status (2)

Country Link
US (2) US11355200B2 (zh)
CN (1) CN114078538A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11355200B2 (en) 2020-08-18 2022-06-07 Micron Technology, Inc. Hybrid routine for a memory device
US11740987B2 (en) * 2021-06-18 2023-08-29 Micron Technology, Inc. Automatic chip initialization retry

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI267861B (en) * 2005-09-06 2006-12-01 Alcor Micro Corp Method and device for loading configuration values of nonvolatile memory
US7663932B2 (en) * 2007-12-27 2010-02-16 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
CN102640287B (zh) * 2010-11-24 2014-09-17 松下电器产业株式会社 电阻变化型非易失性存储装置
US20160064073A1 (en) 2014-09-02 2016-03-03 Kabushiki Kaisha Toshiba Resistance change type memory device
US11232841B2 (en) * 2017-09-05 2022-01-25 Samsung Electronics Co., Ltd. Methods of operating memory devices based on sub-block positions and related memory system
JP2019169207A (ja) * 2018-03-22 2019-10-03 東芝メモリ株式会社 半導体記憶装置
KR20200144389A (ko) * 2019-06-18 2020-12-29 삼성전자주식회사 스토리지 장치 및 그것의 액세스 방법
JP6887044B1 (ja) * 2020-05-22 2021-06-16 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置および読出し方法
US11355200B2 (en) 2020-08-18 2022-06-07 Micron Technology, Inc. Hybrid routine for a memory device

Also Published As

Publication number Publication date
US20220059173A1 (en) 2022-02-24
US11355200B2 (en) 2022-06-07
US20220277796A1 (en) 2022-09-01
US11823743B2 (en) 2023-11-21

Similar Documents

Publication Publication Date Title
US11567688B2 (en) Erasure of multiple blocks in memory devices
CN112817519B (zh) 存储器装置的温度管理
EP3210209B1 (en) Apparatuses and methods for segmented sgs lines
CN112400206B (zh) 温度敏感性nand编程
US10685731B2 (en) Erase page check
US11031089B2 (en) Block read count voltage adjustment
US20190066736A1 (en) Nand cell encoding to improve data integrity
US10430116B2 (en) Correcting power loss in NAND memory devices
US11823743B2 (en) Hybrid routine for a memory device
CN113129982B (zh) 在存储器子***中管理子块擦除操作
US11847014B2 (en) Automated power down based on state of firmware
US10741263B2 (en) Standby biasing techniques to reduce read disturbs
CN113380305B (zh) 电荷损失补偿
US11935604B2 (en) Stabilization of selector devices in a memory array
US20200117557A1 (en) Reactive read based on metrics to screen defect prone memory blocks

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination