CN112400206B - 温度敏感性nand编程 - Google Patents

温度敏感性nand编程 Download PDF

Info

Publication number
CN112400206B
CN112400206B CN201980045954.5A CN201980045954A CN112400206B CN 112400206 B CN112400206 B CN 112400206B CN 201980045954 A CN201980045954 A CN 201980045954A CN 112400206 B CN112400206 B CN 112400206B
Authority
CN
China
Prior art keywords
nand
temperature
temperature compensation
compensation value
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980045954.5A
Other languages
English (en)
Other versions
CN112400206A (zh
Inventor
罗贤钢
J·黄
辉俊胜
H·R·桑吉迪
罗婷
A·瓦什
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN112400206A publication Critical patent/CN112400206A/zh
Application granted granted Critical
Publication of CN112400206B publication Critical patent/CN112400206B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本文中公开用于温度敏感性NAND编程的装置和技术。装置控制器可接收将数据写入到所述装置的组件的命令。可响应于所述命令而获得温度，且所述温度可与温度补偿值组合以计算验证级。接着可根据所述验证级执行所述命令。

Description

温度敏感性NAND编程
优先权申请
本申请案主张2018年6月29日提交的美国申请案序号16/024,316的优先权权益，所述美国申请案以全文引用的方式并入本文中。
背景技术
存储器装置通常提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含易失性和非易失性存储器。
易失性存储器需要电力来维持其数据，且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)或同步动态随机存取存储器(SDRAM)等等。
非易失性存储器可在不被供电时保存所存储的数据，且包含闪存存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、静态RAM(SRAM)、可擦除可编程ROM(EPROM)、电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)或磁阻式随机存取存储器(MRAM)、或3D XPointTM存储器等等。
快闪存储器用作广泛范围的电子应用的非易失性存储器。快闪存储器装置通常包含允许高存储器密度、高可靠性和低功耗的单晶体管浮动栅极或电荷阱存储器单元的一或多个群组。
两种常见类型的快闪存储器阵列架构包含NAND和NOR架构，所述架构以每一个的基本存储器单元配置所布置的逻辑形式来命名。存储器阵列的存储器单元通常布置成矩阵。在实例中，阵列的一行中的每一浮动栅极存储器单元的栅极耦合到存取线(例如，字线)。在NOR架构中，阵列的一列中的每一存储单元的漏极耦合到数据线(例如，位线)。在NAND架构中，阵列的串中的每一存储器单元的漏极以源极到漏极方式一起串联耦合在源极线与位线之间。
NOR和NAND架构半导体存储器阵列均通过解码器来存取，所述解码器通过选择耦合到特定存储器单元的栅极的字线来激活特定存储器单元。在NOR架构半导体存储器阵列中，一旦被激活，选定存储器单元便使其数据值置于位线上，从而依据特定单元经编程的状态而使不同电流流动。在NAND架构半导体存储器阵列中，将高偏压电压施加于漏极侧选择栅极(SGD)线。以指定传递电压(例如，Vpass)驱动耦合到每一群组的非所选存储器单元的栅极的字线，以使每一群组的非所选存储器单元作为传递晶体管操作(例如，以不受其所存储的数据值限制的方式传递电流)。电流随后从源极线穿过每个串联耦合的群组流动到位线，仅受每个群组中的所选择的存储器单元限制，从而将所选择的存储器单元的行的当前经编码数据值置于位线上。
NOR或NAND架构半导体存储器阵列中的每个快闪存储器单元可以个体地或共同地编程到一或数个经编程状态。举例来说，单层级单元(SLC)可表示两个编程状态(例如，1或0)中的一个，从而表示一个数据位。
然而，快闪存储器单元也可表示大于两个的经编程状态中的一个，从而允许制造较高密度的存储器而不增加存储器单元的数目，这是因为每一单元可表示大于一个的二进制数字(例如，大于一个位)。此类单元可被称为多状态存储器单元、多数字单元或多层级单元(MLC)。在某些实例中，MLC可指代每单元可存储两个数据位(例如，四个经编程状态中的一个)的存储器单元，三层级单元(TLC)可指代每单元可存储三个数据位(例如，八个经编程状态中的一个)的存储器单元，且四层级单元(QLC)可每单元存储四个数据位。MLC在本文中以其较广泛情形使用，以指代每单元可存储大于一个数据位(即，可表示大于两个经编程状态)的任何存储器单元。
传统存储器阵列是布置于半导体衬底表面上的二维(2D)结构。为了增加给定区域的存储器容量且降低成本，已减小个别存储器单元的大小。然而，个别存储器单元大小的减小存在技术限制，因此2D存储器阵列的存储器密度也存在技术限制。作为响应，正开发三维(3D)存储器结构，例如3D NAND架构半导体存储器装置，以进一步增大存储器密度且降低存储器成本。
这类3D NAND装置通常包含存储单元串，其串联(例如，以漏极到源极方式)耦合于接近源极的一或多个源极侧选择栅极(SGS)与接近位线的一或多个漏极侧选择栅极(SGD)之间。在实例中，SGS或SGD可包含一或多个场效应晶体管(FET)或金属氧化物半导体(MOS)结构装置等。在一些实例中，所述串将竖直延伸通过含有相应字线的多个竖直间隔开的层。半导体结构(例如，多晶硅结构)可邻近于存储单元串而延伸以形成用于所述串的存储单元的通道。在竖直串的实例中，多晶硅结构可呈竖直延伸支柱的形式。在一些实例中，串可“折叠”，且因此相对于U形柱而布置。在其它实例中，多个竖直结构可堆叠于彼此之上以形成存储单元串的堆叠阵列。
存储器阵列或装置可组合到一起以形成存储器***的存储体，例如固态驱动器(SSD)、通用快闪存储(UFSTM)装置、多媒体卡(MMC)固态存储装置、嵌入式MMC装置(eMMCTM)等。SSD尤其可用作计算机的主存储装置，其关于例如性能、大小、重量、强度、操作温度范围和功率消耗具有优于具有移动部件的传统硬盘驱动器的优点。举例来说，SSD可具有减少的寻道时间、时延或与磁盘驱动器相关联的其它延迟(例如，机电等)。SSD使用例如快闪存储器单元等非易失性存储器单元来避免内部电池电源要求，因此允许驱动器更为多功能且紧凑。
SSD可包含若干存储器装置，包含若干裸片或逻辑单元(例如，逻辑单元数字或LUN)，且可包含执行操作存储器装置或与外部***介接所需的逻辑功能的一或多个处理器或其它控制器。这些SSD可包含一或多个快闪存储器裸片，这些裸片上包含数个存储器阵列和***电路***。快闪存储器阵列可包含组织成多个物理页的多个存储器单元块。在许多实例中，SSD还会包含DRAM或SRAM(或其它形式的存储器裸片或其它存储器结构)。SSD可结合存储器操作从主机接收命令，所述存储器操作例如在存储器装置和主机之间传送数据(例如，用户数据和相关联的完整性数据，例如误差数据和地址数据等)的读取或写入操作，或从存储器装置擦除数据的擦除操作。
附图说明
在不一定按比例绘制的图式中，相似标号可在不同视图中描述类似组件。具有不同字母后缀的相似标号可表示类似组件的不同例子。图式大体上借助于实例而非限制性地示出本文件中所论述的各种实施例。
图1说明包含存储器装置的环境的实例。
图2-3说明3D NAND架构半导体存储器阵列的实例的示意图。
图4说明存储器模块的实例框图。
图5说明用于使用温度补偿值编程单元的方法的实例的流程图。
图6说明用于多层级NAND的三层级编码的电压分布。
图7说明用于温度敏感性NAND编程的方法的实例的流程图。
图8是说明可在上面实施一或多个实施例的机器的实例的框图。
具体实施方式
快闪装置通过将不同电荷存储于装置(例如，浮动栅极)上进行操作。所存储的电荷干扰控制栅极指示存储于单元中的值。举例来说，在单层级单元中，将控制栅极的读取电压校准为‘1’位的电荷与‘0’位的电荷之间；因此，读取电压的强度足以克服‘1’电荷但不足以克服‘0’位电荷。对于两位的多层级单元(MLC)或三位的TLC，浮动栅极电荷可具有多个状态(例如，分别为四个和八个)来表示每一状态处的两个或三个位。图8说明用于TLC编码的单元电荷分布的实例。
来自单元的电荷累积和耗散随温度变化。归因于不同写入和读取温度(例如，在-40℃下写入并且在108℃下读取且反之亦然)引起的较高读取错误与NAND单元电压和读取电压之间的不相等Vt分布移位(例如，这可由装置在内部进行补偿)有关。这被称为交叉温度，其中单元上的电荷越过归因于温度引起的读取边界。在一些情况下，交叉温度情境可归因于页中的每一单元的不均匀交叉温度响应而引起电压分布加宽。
对于多个装置可存在宽操作温度范围。举例来说，移动装置(例如，移动电话、平板计算机等)可具有在从-25摄氏度(℃)到85℃的范围内的操作温度。汽车应用可具有介于-40℃到108℃之间的甚至更高的操作范围。为解决宽温度操作范围，在缓解交叉温度效应的同时，可在编程单元时采用温度补偿程序。温度补偿程序可基于当前温度调整编程遍次或修整以校正环境温度效应。因此，举例来说，当热时，可采用较低修整，并且可使用较小增量将存储的分布移动到目标层级。如果电荷分布被编程到目标层级而不考虑(例如，尽可能地)在写入时的环境温度，那么读取补偿可更容易，并且处理较小范围的环境读取温度。
除了环境温度之外，用于NAND单元的程序-擦除(P/E)循环的数目可影响在编程期间的电荷分布。一般来说，P/E循环的数目越高，用以达成单元上的既定电荷的电压越小。跟踪用于正在被编程的单元的P/E循环并且使用此值修改温度补偿程序可产生更准确的开始和步进电压以达成目标电荷分布。在实例中，不同NAND单元也可具有可在温度补偿程序中考虑的不同编程特性。在实例中，可在制造期间测量这些特性并且存储于NAND装置中以供在温度补偿程序中使用。
因此，在实例中，温度补偿程序包含通过温度和写入温度补偿值计算验证级。在每一程序脉冲之后检查所述验证以确定是否已达成目标电荷分布。编程脉冲可继续直到目标电荷分布通过所述验证级。编程脉冲的数目的增加可增加程序时间(例如，完成编程的时间)，然而，这通常将产生更容易读取的电荷分布。在实例中，读取电平(例如，修整)是基于写入温度，温度补偿值可在大交叉温度情境下减少错误。图1说明包含被配置成通过通信接口通信的主机装置105和存储器装置110的环境100的实例。主机装置105或存储器装置110可包含在多种产品150中，例如物联网(IoT)装置(例如，电冰箱或其它电器、传感器、电机或致动器、移动通信装置、汽车、无人机等)，以支持产品150的处理、通信或控制。
存储器装置110包含存储器控制器115和包含例如数个个别存储器装置(例如，三维(3D)NAND裸片的堆叠)的存储器阵列120。在3D架构半导体存储器技术中，堆叠竖直结构，从而增加层次数、物理页且因此增加存储器装置(例如，存储装置)的密度。在实例中，存储器装置110可以是主机装置105的离散存储器或存储装置组件。在其它实例中，存储器装置110可以是集成电路(例如，芯片上***(SoC)等)的部分，其与主机装置105的一或多个其它组件堆叠或以其它方式包含在一起。在这些实例中，存储器装置110通过互连件111(例如总线)与主机装置105组件通信。因此，如本文所描述，主机或主机装置105操作与存储器装置110的操作不同，即使在存储器装置110集成到主机装置105中时也是如此。
一或多个通信接口(例如，互联件111)可用以在存储器装置110和主机装置105的一或多个其它组件之间传送数据，所述通信接口例如串行高级技术附件(SATA)接口、***组件互连高速(PCIe)接口、通用串行总线(USB)接口、通用快闪存储(UFS)接口、eMMCTM接口或一或多个其它连接器或接口。主机装置105可包含主机***、电子装置、处理器、存储卡读卡器，或在存储器装置110外部的一或多个其它电子装置。在一些实例中，主机105可为具有参考图8的机器800论述的组件中的某一部分或全部的机器。
存储器控制器115可从主机105接收指令，并且可与存储器阵列通信，以便将数据传送到存储器阵列的存储器单元、平面、子块、块或页中的一或多个(例如，写入或擦除)或传送来自存储器阵列的存储器单元、平面、子块、块或页中的一或多个的数据(例如，读取)。除其它之外，存储器控制器115可以包含电路***或固件，包含一或多个组件或集成电路。举例来说，存储器控制器115可包含一或多个存储器控制单元、电路或组件，其被配置成控制跨存储器阵列120的存取并且提供主机105与存储器装置110之间的转译层。存储器控制器115可包含一或多个输入/输出(I/O)电路、线或接口以向存储器阵列120传送数据或传送来自存储器阵列120的数据。存储器控制器115可包含存储器管理器125和阵列控制器135。
存储器管理器125尤其可包含电路***或固件，例如与各种存储器管理功能相关联的多个组件或集成电路。出于当前描述的目的，将在NAND存储器的背景下描述实例存储器操作和管理功能。所属领域的技术人员将认识到，其它形式的非易失性存储器可具有类似的存储器操作或管理功能。此类NAND管理功能包含损耗均衡(例如，垃圾收集或回收)、错误检测或校正、块引退，或一或多个其它存储器管理功能。存储器管理器125可将主机命令(例如，从主机接收到的命令)解析或格式化为装置命令(例如，与存储器阵列的操作相关联的命令等)，或产生用于阵列控制器135或存储器装置110的一或多个其它组件的装置命令(例如，以实现各种存储器管理功能)。
存储器管理器125可包含一组管理表130，其配置成维持与存储器装置110的一或多个组件相关联的各种信息(例如，与耦合到存储器控制器115的存储器阵列或一或多个存储单元相关联的各种信息)。举例来说，管理表130可以包含关于耦合到存储器控制器115的一或多个存储器单元块的块年龄、块擦除计数、错误历史或一或多个错误计数(例如，写入操作错误计数、读取位错误计数、读取操作错误计数、擦除错误计数等)的信息。在某些实例中，如果针对错误计数中的一或多个的检测到的错误的数目高于阈值，那么位错误可称为不可校正的位错误。除其它之外，管理表130可以维持可校正或不可校正位错误的计数。
阵列控制器135尤其可包含被配置成控制与以下操作相关联的存储器操作的电路***或组件：向耦合到存储器控制器115的存储器装置110的一或多个存储器单元写入数据、从所述存储器单元读取数据或擦除所述存储器单元。存储器操作可基于例如从主机105接收或由存储器管理器125在内部产生的主机命令(例如，与耗损均衡、错误检测或校正等相关联)。
阵列控制器135可包含错误校正码(ECC)组件140，所述ECC组件140可尤其包含ECC引擎、或被配置成检测或校正与向耦合到存储器控制器115的存储器装置110的一或多个存储器单元写入数据或从中读取数据相关联的错误的其它电路***。存储器控制器115可被配置成有效地检测与各种操作或数据存储相关联的错误现象(例如，位错误、操作错误等等)并从所述错误现象中恢复，同时维持在主机105与存储器装置110之间传送的数据的完整性，或维持所存储的数据的完整性(例如，使用冗余RAID存储等等)，并可移除(例如，引退)发生故障的存储器资源(例如，存储器单元、存储器阵列、页、块等等)以防止未来错误。
阵列控制器135可通过在单元编程期间并入NAND温度读数和个别装置敏感度(例如，由P/E循环、制造特性等引起)来实施温度敏感性NAND编程。因此，阵列控制器135被布置成接收将数据写入到阵列120中的NAND组件的指令。阵列控制器135被布置成获得对应于NAND组件的温度，所述温度是响应于接收到命令而获得。在实例中，响应于接收到所述命令，从温度计检索温度。在实例中，从缓冲器接收温度。此处，温度计或其它实体周期性地测量温度并且将所测量的温度存储于缓冲器中。
阵列控制器135被布置成从所述温度计算温度补偿值。在实例中，温度补偿值特定于NAND组件。在实例中，NAND组件是页。举例来说，特定于NAND组件的设置解决了在制造中可能发生的装置差异性。因此，在制造期间，可测试NAND组件以确定在编程期间其单元对不同电压的敏感度。此信息可存储于存储器装置110或阵列120的一次可编程(OTP)区域中，并且稍后供(例如，阵列控制器135)参考。在此情况下，这些敏感度供阵列控制器135用以调整温度补偿值。
在实例中，阵列控制器135被布置成通过P/E循环度量修改温度补偿值。这是有用的，原因是对所施加电压的单元编程敏感度往往会归因于NAND单元擦除的性质而改变。因此，单元经历的P/E循环越多，单元可能展现出对规范或制造测试的偏离越大。在实例中，擦除的数目是P/E循环度量。一般来说，单元的擦除修改其物理结构并且致使与其设计规范的性能偏离。因此，擦除的数目充当用以确定此过程对单元的影响的可靠指标。
在实例中，阵列控制器135被布置成通过将温度量化成温度范围集中的一个范围来计算温度补偿值。此处，阵列控制器135使用所述一个范围选择温度补偿值。在实例中，温度范围集不重叠。在实例中，温度范围集包含以下范围：<0℃、[0℃，30℃]、[30℃，90℃]，以及≥90℃。
在实例中，阵列控制器135将选自温度范围集的温度补偿值处理为中等温度补偿值并且接着基于P/E度量或NAND组件特定度量(例如，在制造期间的确定编程电压敏感性)修改中等温度补偿值以产生温度补偿值。所述修改可呈现数个形式，例如直接应用于中等温度补偿值的权重或调整，或作为用以在数据结构中查找最终温度补偿值的额外温度关键字。然而，所述修改产生以温度和P/E循环度量或NAND组件特定度量为基础的温度补偿值。
阵列控制器135被布置成执行根据温度补偿值将数据写入到NAND组件的命令。这需要使用温度补偿值作为在单元编程期间的验证。举例来说，对于既定目标电荷分布(例如，参见图，例如电荷分布和TLC编码中的对应位含义)，温度补偿值是满足目标电荷分布的通过值。接着从NAND修整表读取温度补偿值(例如，温度补偿值的NAND组件值)并且通过所述温度计算用以达到目标分布的验证级。因此，如果电荷分布在第一编程脉冲之后未达到验证级，那么将发生另一编程脉冲直到电荷分布达到验证级为止。
在实例中，阵列控制器135被布置成通过以下操作来编程单元：逐步设置温度补偿值，获得温度，并且计算读取电平。在实例中，NAND组件可将电荷与读取电平进行比较以获得用于读取的所有阵列位值。
存储器阵列120可包含布置在例如数个装置、平面、子块、块或页中的若干存储器单元。作为一个实例，48GB TLC NAND存储器装置可包含每页18,592字节(B)的数据(16,384+2208字节)、每块1536页、每平面548块和每装置4个或更多个平面。作为另一实例，32GBMLC存储器装置(每单元存储两个数据位(即，4个可编程状态))可包含每页18,592字节(B)的数据(16,384+2208字节)、每块1024页、每平面548个块以及每装置4个平面，但与对应TLC存储器装置相比所需的写入时间为一半且编程/擦除(P/E)循环为两倍。其它实例可以包含其它数量或布置。在一些实例中，存储器装置或其部分可在SLC模式中或在所需MLC模式(例如TLC、QLC等)中选择性地操作。
在操作中，数据通常以页写入到NAND存储器装置110或从NAND存储器装置110读取，且以块擦除。然而，可视需要对存储器单元的更大或更小群组执行一或多个存储器操作(例如，读取、写入、擦除等)。NAND存储器装置110的数据传送大小通常被称作页，而主机的数据传送大小通常被称作扇区。
虽然数据页可包含数个字节的用户数据(例如，包含数个数据扇区的数据有效负载)和其对应的元数据，但页的大小经常仅指代用以存储用户数据的字节的数目。作为一实例，具有4KB的页面大小的数据页可包含4KB的用户数据(例如，假定扇区大小为512B的8个扇区)以及对应于用户数据的若干字节(例如，32B、54B、224B等)的元数据，例如完整性数据(例如，错误检测或校正码数据)、地址数据(例如，逻辑地址数据等)或与用户数据相关联的其它元数据。
不同类型的存储器单元或存储器阵列120可提供不同的页大小，或可能需要与其相关联的不同量的元数据。举例来说，不同存储器装置类型可具有不同位错误率，这可导致必需要不同量的元数据来确保数据页的完整性(例如，具有较高位错误率的存储器装置可要求比具有较低位错误率的存储器装置更多字节的错误校正码数据)。举例来说，多层级单元(MLC)NAND快闪装置可具有比对应单层级单元(SLC)NAND快闪装置高的位错误率。因此，相比于对应SLC装置，MLC装置可能需要更多的元数据字节用于错误数据。
图2说明3D NAND架构半导体存储器阵列200的实例示意图，其包含组织成块(例如，块A 201A、块B 201B等)和子块(例如，子块A0 201A0、子块An 201An、子块B0 201B0、子块Bn 201Bn等)的数个存储器单元串(例如，第一到第三A0存储器串205A0-207A0、第一到第三An存储器串205An-207An、第一到第三B0存储器串205B0-207B0、第一到第三Bn存储器串205Bn-207Bn等)。存储器阵列200表示在存储器装置的块、装置或其它单元中通常将找到的较大数目的相似结构的一部分。
每一存储器单元串包含数个层次的电荷存储晶体管(例如，浮动栅极晶体管、电荷捕集结构等)，其沿Z方向以源极到漏极方式堆叠于源极线(SRC)235或源极侧选择栅极(SGS)(例如第一到第三A0 SGS 231A0-233A0、第一到第三An SGS 231An-233An、第一到第三B0 SGS 231B0-233B0、第一到第三Bn SGS 231Bn-233Bn等)和漏极侧选择栅极(SGD)(例如，第一到第三A0 226A0-228A0、第一到第三An SGD 226An-228An、第一到第三B0 SGD 226B0-228B0、第一到第三Bn SGD 226Bn-228Bn等)之间。3D存储器阵列中的每一存储器单元串可沿着X方向布置为数据线(例如，位线(BL)BL0-BL2 220-222)，且沿着Y方向布置为物理页。
在物理页内，每一层次表示一行存储器单元，且每一存储器单元串表示一列。子块可包含一或多个物理页。块可包含数个子块(或物理页)(例如，128、256、384等)。虽然本文中说明为具有两个块，每个块具有两个子块，每个子块具有单个物理页，每个物理页具有三个存储器单元串，且每个串具有8个层次的存储器单元，但是在其它实例中，存储器阵列200可以包含更多或更少的块、子块、物理页、存储器单元串、存储器单元或层次。举例来说，每一存储器单元串按需要可包含更多或更少层次(例如，16、32、64、128等)，以及电荷存储晶体管(例如，选择栅极、数据线等)上方或下方的半导体材料的一或多个额外层。作为实例，48GB TLC NAND存储器装置可包含每页18,592字节(B)的数据(16,384+2208字节)、每块1536页、每平面548个块，及每装置4个或更多个平面。
存储器阵列200中的每一存储器单元包含耦合到(例如，电连接到或以其它方式可操作地连接到)存取线(例如，字线(WL)WL00-WL70 210A-217A、WL01-WL71 210B-217B等)的控制栅极(CG)，所述存取线按需要跨特定层次或层次的一部分共同耦合控制栅极(CG)。可以使用相应存取线来存取或控制3D存储器阵列中的特定层且因此串中的特定存储器单元。可以使用各种选择线来存取选择栅极的群组。举例来说，可使用A0 SGD线SGDA0 225A0来存取第一到第三A0 SGD 226A0-228A0，可使用An SGD线SGDAn 225An来存取第一到第三An SGD226An-228An，可使用B0 SGD线SGDB0 225B0来存取第一到第三B0 SGD 226B0-228B0，且可使用Bn SGD线SGDBn 225Bn来存取第一到第三Bn SGD 226Bn-228Bn。可使用栅极选择线SGS0 230A存取第一到第三A0 SGS 231A0-233A0和第一到第三SGS 231An-233An，并且可使用栅极选择线SGS1 230B存取第一到第三B0 SGS 231B0-233B0和第一到第三Bn SGS 231Bn-233Bn。
在实例中，存储器阵列200可包含数个层级的半导体材料(例如，多晶硅等)，其被配置成耦合所述阵列的相应层次的每一存储器单元的控制栅极(CG)或选择栅极(或CG或选择栅极的一部分)。可以使用位线(BL)和选择栅极等的组合来存取、选择或控制阵列中的特定存储器单元串，且可使用一或多个存取线(例如，字线)来存取、选择或控制特定串中的一或多个层次的特定存储器单元。
图3说明NAND架构半导体存储器阵列300的一部分的实例示意图，所述阵列包含布置于串(例如第一到第三串305-307)和层次(例如示出为相应字线(WL)WL0-WL7 310-317、漏极侧选择栅极(SGD)线325、源极侧选择栅极(SGS)线330等)的二维阵列中的多个存储单元302，以及感测放大器或装置360。举例来说，存储器阵列300可说明例如图2中说明的3DNAND架构半导体存储器装置的存储器单元的一个物理页的一部分的实例示意图。
每一存储器单元串使用相应源极侧选择栅极(SGS)(例如，第一SGS 331到第三SGS333)耦合到源极线(SRC)，且使用相应漏极侧选择栅极(SGD)(例如，第一SGD 326到第三SGD328)耦合到相应数据线(例如，第一到第三位线(BL)BL0-BL2 320-322)。尽管在图3的实例中说明为具有8个层次(例如，使用字线(WL)WL0 310到WL7 317)和三个数据线(BL0 326到BL2 328)，但其它实例按需要可包含具有更多或更少层次或数据线的存储器单元串。
在如实例存储器阵列300的NAND架构半导体存储器阵列中，可通过感测与含有所选择的存储器单元的特定数据线相关联的电流或电压变化来存取所选择的存储器单元302的状态。可使用一或多个驱动器(例如，通过控制电路、一或多个处理器、数字逻辑等)存取存储器阵列300。在实例中，取决于将对特定存储器单元或存储器单元集执行的所需操作的类型，一或多个驱动器可通过将特定电势驱动到一或多个数据线(例如，位线BL0-BL2)、存取线(例如，字线WL0-WL7)或选择栅极来激活特定存储器单元或存储器单元集。
为将数据编程或写入到存储器单元，编程电压(Vpgm)(例如一或多个编程脉冲等)可施加到所选字线(例如，WL4)，且因此，施加到耦合到所选字线的每一存储器单元的控制栅极(例如，耦合到WL4的存储器单元的第一到第三控制栅极(CG)341-343)。举例来说，编程脉冲可在15V处或附近开始，并且在某些实例中，可在每个编程脉冲施加期间在量值上增加。在将编程电压施加于选定字线的同时，可将例如接地电势(例如，Vss)的电势施加到以编程为目标的存储器单元的数据线(例如，位线)和衬底(且因此源极与漏极之间的通道)，从而导致从通道到目标存储器单元的浮动栅极的电荷转移(例如，直接注入或佛勒-诺德海姆(Fowler-Nordheim，FN)隧穿等)。
相比之下，可将传递电压(Vpass)施加到具有不以编程为目标的存储器单元的一或多个字线，或可将禁止电压(例如，Vcc)施加到具有不以编程为目标的存储器单元的数据线(例如，位线)，使得例如禁止电荷从通道转移到此类非目标存储器单元的浮动栅极。传递电压可以取决于例如施加的传递电压与以编程为目标的字线的接近度而可变。禁止电压可包含电源电压(Vcc)，例如相对于接地电势(例如，Vss)的来自外部源或电源(例如，电池、AC-DC转换器等)的电压。
作为一实例，如果将编程电压(例如，15V或更高)施加于特定字线，例如WL4，那么可将10V的传递电压施加到一或多个其它字线，例如WL3、WL5等，以禁止非目标存储器单元的编程，或保持并不以编程为目标的这类存储器单元上存储的值。随着所施加编程电压与非目标存储器单元之间的距离增大，制止对非目标存储器单元进行编程所需的传递电压可减小。举例来说，在将15V的编程电压施加到WL4的情况下，可将10V的传递电压施加到WL3和WL5，可将8V的传递电压施加到WL2和WL6，可将7V的传递电压施加到WL1和WL7等。在其它实例中，传递电压或字线的数目等等可更高或更低、或更大或更小。
耦合到数据线(例如，第一、第二、第三或第四位线(BL0-BL2)320-322)中的一或多个的感测放大器360可通过感测特定数据线上的电压或电流，检测相应数据线中的每一存储器单元的状态。
在一或多个编程脉冲(例如，Vpgm)的施加之间，可执行验证操作以确定所选存储器单元是否已到达其既定经编程状态。如果所选存储器单元已达到其预期经编程状态，则可以禁止其进一步编程。如果所选存储器单元尚未达到其既定编程状态，则可施加额外编程脉冲。如果所选存储器单元在特定数目的编程脉冲(例如，最大数目)之后尚未达到其既定经编程状态，那么可以将所选存储器单元或与这类所选存储器单元相关联的串、块或页标记为有缺陷的。
为了擦除存储器单元或存储器单元群组(例如，擦除通常成块或子块地执行)，可(例如，使用一或多个位线、选择栅极等)将擦除电压(Vers)(例如，通常Vpgm)施加到以擦除为目标的存储器单元的衬底(且因此源极与漏极之间的通道)，同时目标存储器单元的字线保持在例如接地电势(例如，Vss)的电势下，从而导致从目标存储器单元的浮动栅极到通道的电荷转移(例如，直接注入或佛勒-诺德海姆(FN)隧穿等)。
图4说明存储器装置400的实例框图，所述存储器装置400包含具有多个存储器单元404的存储器阵列402，以及一或多个电路或组件以提供与存储器阵列402的通信或在存储器阵列402上执行一或多个存储器操作。存储器装置400可包含行解码器412、列解码器414、感测放大器420、页缓冲器422、选择器424、输入/输出(I/O)电路426和存储器控制单元430。
存储器阵列402的存储器单元404可布置成块，例如第一块402A和第二块402B。每个块可包含子块。举例来说，第一块402A可包含第一子块402A0和第二子块402An，且第二块402B可包含第一子块402B0和第二子块402Bn。每一子块可包含若干物理页，每一页包含若干存储器单元404。虽然本文中示出为具有两个块，每一块具有两个子块，且每一子块具有若干存储器单元404，但在其它实例中，存储器阵列402可包含更多或更少的块、子块、存储器单元等。在其它实例中，存储器单元404可布置于若干行、列、页、子块、块等中，且使用例如存取线406、第一数据线410或一或多个选择栅极、源极线等来存取。
存储器控制单元430可根据在控制线432上接收的一或多个信号或指令控制存储器装置400的存储器操作，所述一或多个信号或指令包含例如指示所需操作(例如，写入、读取、擦除等)的一或多个时钟信号或控制信号，或在地址线416上接收的地址信号(A0-AX)。在存储器装置400外部的一或多个装置可控制控制线432上的控制信号的值或地址线416上的地址信号的值。在存储器装置400外部的装置的实例可包含但不限于主机、存储器控制器、处理器或图4中未说明的一或多个电路或组件。
存储器装置400可使用存取线406和第一数据线410将数据传送到存储器单元404中的一或多个(例如，写入或擦除)或从所述存储器单元中的一或多个传送数据(例如，读取)。行解码器412和列解码器414可接收和解码来自地址线416的地址信号(A0-AX)，可确定将存取哪些存储器单元404，且可将信号提供到例如上文描述的存取线406(例如，多个字线(WL0-WLm)中的一或多个)或第一数据线410(例如，多个位线(BL0-BLn)中的一或多个)中的一或多个。
存储器装置400可包含感测电路，例如感测放大器420，其被配置成使用第一数据线410确定存储器单元404上的数据的值(例如，读取)，或确定将写入到存储器单元404的数据的值。举例来说，在存储器单元404的选定串中，感测放大器420中的一或多个可响应于读取电流在存储器阵列402中流动通过选定串到数据线410而读取所选存储器单元404中的逻辑电平。
在存储器装置400外部的一或多个装置可使用I/O线(DQ0-DQN)408、地址线416(A0-AX)或控制线432与存储器装置400通信。输入/输出(I/O)电路426可根据例如控制线432和地址线416，使用I/O线408将数据的值传送进出存储器装置400，例如进出页缓冲器422或存储器阵列402。页缓冲器422可存储从在存储器装置400外部的一或多个装置接收的数据，然后将所述数据编程到存储器阵列402的相关部分中，或者可存储从存储器阵列402读取的数据，然后将所述数据发射到在存储器装置400外部的一或多个装置。
列解码器414可接收地址信号(A0-AX)并且将其解码为一或多个列地址信号(CSEL1-CSELn)。选择器424(例如，选择电路)可接收列选择信号(CSEL1-CSELn)且选择页缓冲器422中表示将从存储器单元404读取或将编程到存储器单元404中的数据的值的数据。可使用第二数据线418在页缓冲器422与I/O电路426之间传送所选数据。
存储器控制单元430可以从外部源或电源(例如，内部或外部电池、AC-DC转换器等)接收正和负电源信号，例如电源电压(Vcc)434和负电源(Vss)436(例如，接地电势)。在某些实例中，存储器控制单元430可包含调节器428以内部地提供正或负电源信号。
图5说明用于使用温度补偿值编程单元的方法500的实例的流程图。方法500的操作由硬件执行，例如上文关于图1-4或下文关于图8(例如，处理电路***)所描述的硬件。方法500开始于接收写入请求。通常，所述写入请求来源于主机(例如，正在其上运行的应用程序)。最终，存储器装置将选择一些单元放置正在写入的数据的一部分。在准备编程这些单元时，装置获得当前NAND温度(操作505)和擦除循环的数目(操作510)。这两个值用以产生温度补偿值(例如，tempco)。在实例中，产生温度补偿值可包含将a应用于NAND温度和擦除循环值以达到温度补偿值。在实例中，产生温度补偿值可包含检索温度补偿值，使用NAND温度和擦除循环(例如，作为关键字)形成数据结构。
一旦产生了温度补偿值，便使用所述温度补偿值促进将单元编程到目标电荷分布。将温度补偿值写入修整表(例如，控制器的易失性存储器中)并且用于编程遍次中(操作520)。读取编程结果(操作525)并且测试所述编程结果(决策530)以确定单元中的电荷分布是否已达到从写入到修整表的温度补偿值计算的验证级。如果否，那么接着使编程遍次继续。如果是，那么写入完成。因此，使用温度补偿值计算既定温度的验证级以将数据编程到单元中。
图6说明用于多层级NAND的三层级编码的电压分布。所述分布说明对应于八个编码状态的八个电压值。从顶部到底部通过指示在编程的每一阶段如何添加电压以达成后续状态的箭头来标注在多个编程遍次中编码数据的次序。在底行用着色协调箭头指示页的读取电压。图6表示未经修改的TLC编码。
图7说明用于温度敏感性NAND编程的方法700的实例的流程图。方法700的操作由上文或下文所描述的硬件(例如，处理电路***)执行。
在操作705处，接收将数据写入到NAND装置中的NAND组件的命令。
在操作710处，响应于接收到所述命令而获得对应于NAND组件的温度。在实例中，获得所述温度包含响应于接收到所述命令而从温度计检索温度。在实例中，获得所述温度包含从缓冲器检索温度。在此实例中，温度计周期性地测量温度并且使其存储于缓冲器中。
在操作715处，从所述温度计算温度补偿值。在实例中，温度补偿值特定于NAND组件。在实例中，NAND组件是页。
在实例中，从所述温度计算温度补偿值包含将温度量化成温度范围集中的一个范围，并且使用所述一个范围选择温度补偿值。在实例中，温度范围集不重叠。在实例中，温度范围集包含以下范围：<0℃、[0℃，30℃]、[30℃，90℃]，以及≥90℃。在实例中，使用一个范围选择温度补偿值包含使用一个范围识别中等温度补偿值，并且基于NAND组件的P/E度量修改中等温度补偿值以产生温度补偿值。在实例中，P/E度量是对NAND组件执行的编程和擦除循环的计数。在实例中，通过NAND组件经擦除的次数确定编程和擦除循环的计数。
在操作720处，根据温度补偿值执行将数据写入到NAND组件的命令。在实例中，执行所述命令包含将温度补偿值写入到修整表中。在实例中，所述修整表存储于NAND装置的易失性存储器中。
图8说明其上可执行本文中论述的技术(例如，方法)中的任何一或多种的实例机器800的框图。在替代实施例中，机器800可操作为独立装置或可连接(例如，联网)到其它机器。在联网部署中，机器800可在服务器-客户端网络环境中以服务器机器、客户端机器或这两者的容量操作。在实例中，机器800可以充当对等(P2P)(或其它分布式)网络环境中的对等机器。机器800可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、移动电话、网络器具、IoT装置、汽车***，或能够执行(依序或以其它方式)指定将由所述机器采取的动作的指令的任何机器。另外，虽然仅说明单个机器，但术语“机器”也将视为包含个别地或共同地执行一(或多个)指令集以进行本文中所论述的方法中的任何一或多种(例如云计算、软件即服务(SaaS)、其它计算机集群配置)的任何机器总集。
如本文所描述，实例可包含逻辑、组件、装置、封装或机构，或者可通过逻辑、组件、装置、封装或机构操作。电路是在包含硬件(例如，简单电路、门、逻辑等)的有形实体中实施的电路的总集(例如，集合)。电路成员可以随时间和基础硬件可变性而为灵活的。电路***包含操作时可单独或组合地执行特定任务的部件。在一实例中，可将电路***的硬件不变地设计成执行特定操作(例如，硬连线)。在实例中，电路***的硬件可以包含可变地连接的物理组件(例如，执行单元、晶体管、简单电路等)，所述物理组件包含以物理方式经修改(例如，不变集中式粒子的磁性、电气可移动放置等)以对特定操作的指令进行编码的计算机可读媒体。在连接物理组件时，硬件构成的基础电特性例如从绝缘体改变成导体或反之亦然。指令使得参与的硬件(例如，执行单元或加载机构)能够经由可变连接产生硬件中的电路***部件以当在操作中时进行特定任务的部分。因此，当装置操作时计算机可读媒体以通信方式耦合到电路***的其它组件。在实例中，物理组件中的任一个可以用于多于一个电路***中的多于一个部件中。举例来说，在操作下，执行单元可在一个时间点用于第一电路***中的第一电路，且由第一电路***中的第二电路重新使用，或在不同时间由第二电路***中的第三电路重新使用。
机器(例如，计算机***)800(例如，主机装置105、受管理存储器装置110等)可包含硬件处理器802(例如，中央处理单元(CPU)、图形处理单元(GPU)、硬件处理器核心或其任何组合，例如存储器控制器115等)、主存储器804和静态存储器806，其中的一些或全部可经由互联件(例如，总线)808彼此通信。机器800可另外包含显示单元810、字母数字输入装置812(例如，键盘)和用户接口(UI)导航装置814(例如，鼠标)。在一实例中，显示单元810、输入装置812和UI导航装置814可为触摸屏显示器。机器800可另外包含存储装置(例如，驱动单元)816、信号产生装置818(例如，扬声器)、网络接口装置820，以及一或多个传感器816，例如全球定位***(GPS)传感器、指南针、加速度计或其它传感器。机器800可以包含输出控制器828，例如串行(例如，通用串行总线(USB)、并行或其它有线或无线(例如，红外(IR)、近场通信(NFC)等)连接，以与一或多个***装置(例如，打印机、读卡器等)通信或控制所述一或多个***装置。
存储装置816可包含机器可读媒体822，在所述机器可读媒体822上存储体现本文中所描述的技术或功能中的任何一或多种或者供本文中所描述的技术或功能中的任何一或多种利用的一或多组数据结构或指令824(例如，软件)。指令824还可以在其由机器800执行期间完全或至少部分地驻留于主存储器804内、静态存储器806内或硬件处理器802内。在实例中，硬件处理器802、主存储器804、静态存储器806或存储装置816中的一个或任何组合可构成机器可读媒体822。
虽然机器可读媒体822说明为单个媒体，但术语“机器可读媒体”可包含被配置成存储一或多个指令824的单个媒体或多个媒体(例如，集中式或分布式数据库，或相关联的高速缓冲存储器和服务器)。
术语“机器可读媒体”可包含能够存储、编码或承载供机器800执行且使机器800执行本公开的技术中的任何一或多个的指令的任何媒体，或能够存储、编码或承载由此类指令使用或与此类指令相关联的数据结构的任何媒体。非限制性机器可读媒体实例可以包含固态存储器以及光学和磁性媒体。在实例中，大容量机器可读媒体包括具有质量不变(例如静止)的多个粒子的机器可读媒体。因此，大容量机器可读媒体并非暂时性传播信号。大容量机器可读媒体的特定实例可以包含：非易失性存储器，例如半导体存储器装置(例如，电可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM))和快闪存储器装置；磁盘，例如内部硬盘和可拆卸磁盘；磁光盘；和CD-ROM和DVD-ROM盘。
指令824(例如，软件、程序、操作***(OS)等)或其它数据存储在存储装置821上，可由存储器804存取以供处理器802使用。存储器804(例如，DRAM)通常是快速但易失性的，且因此是不同于适用于长期存储(包含在处于“关断”状态时的存储)的存储装置821(例如，SSD)的类型的存储装置。供用户或机器800使用的指令824或数据通常加载于存储器804中以供处理器802使用。当存储器804已满时，可分配来自存储装置821的虚拟空间以增补存储器804；然而，因为存储装置821通常比存储器804慢且写入速度通常比读取速度慢至少两倍，所以虚拟存储器的使用由于存储装置等待时间(相比于存储器804，例如DRAM)可能极大地降低用户体验。此外，用于虚拟存储器的存储装置821的使用可极大地减少存储装置821的可用的使用寿命。
与虚拟存储器相比，虚拟存储器压缩(例如，
Figure BDA0002888909770000161
内核特征“ZRAM”)使用存储器的部分作为经压缩块存储以避免寻呼到存储装置821。在经压缩块中进行寻呼，直至有必要将此类数据写入到存储装置821为止。虚拟存储器压缩增大存储器804的可用大小，同时减少对存储装置821的耗损。
针对移动电子装置或移动存储装置优化的存储装置传统上包含MMC固态存储装置(例如，微安全数字(microSDTM)卡等)。MMC装置包含与主机装置的数个并行接口(例如，8位并行接口)，且通常是从主机装置可拆卸和分离的组件。相比之下，eMMCTM装置附接到电路板并且被视为主机装置的组件，其读取速度堪比基于串行ATATM(串行高级技术(AT)附接，或SATA)的SSD装置。然而，对移动装置性能的需求继续增大，以便完全启用虚拟或扩增现实装置，利用提高的网络速度等。响应于此需求，存储装置已从并行通信接口转换到串行通信接口。包含控制器和固件的通用快闪存储(UFS)装置使用具有专用读取/写入路径的低电压差分信令(LVDS)串行接口与主机装置通信，从而进一步推进了更高的读取/写入速度。
指令824可以进一步利用多个传送协议中的任一个(例如，帧中继、因特网协议(IP)、传输控制协议(TCP)、用户数据报协议(UDP)、超文本传送协议(HTTP)等)经由网络接口装置820使用传输媒体在通信网络826上发射或接收。实例通信网络可包含局域网(LAN)、广域网(WAN)、分组数据网络(例如，因特网)、移动电话网络(例如，蜂窝式网络)、普通老式电话(POTS)网络和无线数据网络(例如，被称为
Figure BDA0002888909770000162
的电气电子工程师学会(IEEE)802.11标准系列、被称为
Figure BDA0002888909770000163
的IEEE 802.16标准系列)、IEEE 802.15.4标准系列、对等(P2P)网络等等。在实例中，网络接口装置820可包含一或多个物理插口(例如，以太网、同轴或电话插口)或一或多个天线以连接到通信网络826。在实例中，网络接口装置820可以包含多个天线以使用单输入多输出(SIMO)、多输入多输出(MIMO)或多输入单输出(MISO)技术中的至少一种进行无线通信。术语“传输媒体”应被视为包含能够存储、编码或载送指令以由机器800执行的任何无形媒体，且包含数字或模拟通信信号或用以促进此软件的通信的其它无形媒体。
额外实例：
实例1是一种用于温度敏感性NAND编程的装置，所述装置包括：NAND阵列，其包含NAND组件；易失性存储器，其包含温度补偿值；和控制器，其用以：接收将数据写入到所述NAND的命令；响应于接收到所述命令，获得对应于所述NAND组件的温度；从所述温度补偿值和所述温度计算验证级；和根据所述验证级执行将数据写入到所述NAND组件的所述命令。
在实例2中，根据实例1所述的标的物，其中所述温度补偿值特定于所述NAND组件。
在实例3中，根据实例2所述的标的物，其中所述NAND组件是页。
在实例4中，根据实例1-3中任一项所述的标的物，其中为了根据所述验证级执行将数据写入到所述NAND组件的所述命令，所述控制器反复进行以下操作：编程所述NAND组件以注入NAND组件值；和对照所述验证级检查所述NAND组件值直到所述NAND组件值通过所述验证级为止。
在实例5中，根据实例4所述的标的物，其中当根据所述温度补偿值产生的读取电平引起对所述NAND组件值的成功读取时，所述NAND组件值通过所述验证级。
在实例6中，根据实例1-5中任一项所述的标的物，其中为获得所述温度，所述控制器响应于接收到所述命令而从温度计获得所述温度。
在实例7中，根据实例1-6中任一项所述的标的物，其中为获得所述温度，所述控制器从缓冲器获得所述温度，温度计周期性地测量所述温度并且将所述温度存储于所述缓冲器中。
在实例8中，根据实例1-7中任一项所述的标的物，其中所述控制器被布置成从所述温度计算所述温度补偿值，其包含：将所述温度量化成温度范围集中的一个范围；和使用所述一个范围选择所述温度补偿值。
在实例9中，根据实例8所述的标的物，其中所述温度范围集不重叠。
在实例10中，根据实例9所述的标的物，其中所述温度范围集包含以下以摄氏度为单位的范围：<0℃、[0℃，30℃]、[30℃，90℃]，以及≥90℃。
在实例11中，根据实例8-10中任一项所述的标的物，其中为选择所述温度补偿，所述控制器：使用所述一个范围识别中等温度补偿值；和基于所述NAND组件的编程-擦除度量修改所述中等温度补偿值以产生所述温度补偿值。
在实例12中，根据实例11所述的标的物，其中所述编程-擦除度量是对所述NAND组件执行的编程和擦除循环的计数。
在实例13中，根据实例12所述的标的物，通过所述NAND组件经擦除的次数来确定编程和擦除循环的所述计数。
实例14是一种用于温度敏感性NAND编程的方法，所述方法包括：在NAND装置的控制器处接收将数据写入到所述NAND装置中的NAND组件的命令；响应于接收到所述命令，获得对应于所述NAND组件的温度；从温度补偿值和所述温度计算验证级；和根据所述验证级执行将数据写入到所述NAND组件的所述命令。
在实例15中，根据实例14所述的标的物，其中所述温度补偿值特定于所述NAND组件。
在实例16中，根据实例15所述的标的物，其中所述NAND组件是页。
在实例17中，根据实例14-16中任一项所述的标的物，其中根据所述验证级执行将数据写入到所述NAND组件的所述命令包含反复进行以下操作：编程所述NAND组件以注入NAND组件值；和对照所述验证级检查所述NAND组件值直到所述NAND组件值通过所述验证级为止。
在实例18中，根据实例17所述的标的物，其中当根据所述温度补偿值产生的读取电平引起对所述NAND组件值的成功读取时，所述NAND组件值通过所述验证级。
在实例19中，根据实例14-18所述的标的物，其中获得所述温度包含响应于接收到所述命令，从温度计获得所述温度。
在实例20中，根据实例14-19中任一项所述的标的物，其中获得所述温度包含从缓冲器获得所述温度，温度计周期性地测量所述温度并且将所述温度存储于所述缓冲器中。
在实例21中，根据实例14-20中任一项所述的标的物，其包括从所述温度计算所述温度补偿值，其包含：将所述温度量化成温度范围集中的一个范围；和使用所述一个范围选择所述温度补偿值。
在实例22中，根据实例21所述的标的物，其中所述温度范围集不重叠。
在实例23中，根据实例22所述的标的物，其中所述温度范围集包含以下以摄氏度为单位的范围：<0℃、[0℃，30℃]、[30℃，90℃]，以及≥90℃。
在实例24中，根据实例21-23中任一项所述的标的物，其中使用所述一个范围选择所述温度补偿值包含：使用所述一个范围识别中等温度补偿值；和基于所述NAND组件的编程-擦除度量修改所述中等温度补偿值以产生所述温度补偿值。
在实例25中，根据实例24所述的标的物，其中所述编程-擦除度量是对所述NAND组件执行的编程和擦除循环的计数。
在实例26中，根据实例25所述的标的物，通过所述NAND组件经擦除的次数来确定编程和擦除循环的所述计数。
实例27是一种包含用于温度敏感性NAND编程的指令的机器可读媒体，所述指令当由处理电路***执行时，致使所述处理电路***执行包括以下操作的操作：在NAND装置的控制器处接收将数据写入到所述NAND装置中的NAND组件的命令；响应于接收到所述命令，获得对应于所述NAND组件的温度；从温度补偿值和所述温度计算验证级；和根据所述验证级执行将数据写入到所述NAND组件的所述命令。
在实例28中，根据实例27所述的标的物，其中所述温度补偿值特定于所述NAND组件。
在实例29中，根据实例28所述的标的物，其中所述NAND组件是页。
在实例30中，根据实例27-29中任一项所述的标的物，其中根据所述验证级执行将数据写入到所述NAND组件的所述命令包含反复进行以下操作：编程所述NAND组件以注入NAND组件值；和对照所述验证级检查所述NAND组件值直到所述NAND组件值通过所述验证级为止。
在实例31中，根据实例30所述的标的物，其中当根据所述温度补偿值产生的读取电平引起对所述NAND组件值的成功读取时，所述NAND组件值通过所述验证级。
在实例32中，根据实例27-31所述的标的物，其中获得所述温度包含响应于接收到所述命令，从温度计获得所述温度。
在实例33中，根据实例27-32中任一项所述的标的物，其中获得所述温度包含从缓冲器获得所述温度，温度计周期性地测量所述温度并且将所述温度存储于所述缓冲器中。
在实例34中，根据实例27-33中任一项所述的标的物，其包括从所述温度计算所述温度补偿值，其包含：将所述温度量化成温度范围集中的一个范围；和使用所述一个范围选择所述温度补偿值。
在实例35中，根据实例34所述的标的物，其中所述温度范围集不重叠。
在实例36中，根据实例35所述的标的物，其中所述温度范围集包含以下以摄氏度为单位的范围：<0℃、[0℃，30℃]、[30℃，90℃]，以及≥90℃。
在实例37中，根据实例34-36中任一项所述的标的物，其中使用所述一个范围选择所述温度补偿值包含：使用所述一个范围识别中等温度补偿值；和基于所述NAND组件的编程-擦除度量修改所述中等温度补偿值以产生所述温度补偿值。
在实例38中，根据实例37所述的标的物，其中所述编程-擦除度量是对所述NAND组件执行的编程和擦除循环的计数。
在实例39中，根据实例38所述的标的物，通过所述NAND组件经擦除的次数来确定编程和擦除循环的所述计数。
实例40是一种用于温度敏感性NAND编程的***，所述***包括：用于在NAND装置的控制器处接收将数据写入到所述NAND装置中的NAND组件的命令的装置；用于响应于接收到所述命令，获得对应于所述NAND组件的温度的装置；用于从温度补偿值和所述温度计算验证级的装置；和用于根据所述验证级执行将数据写入到所述NAND组件的所述命令的装置。
在实例41中，根据实例40所述的标的物，其中所述温度补偿值特定于所述NAND组件。
在实例42中，根据实例41所述的标的物，其中所述NAND组件是页。
在实例43中，根据实例40-42中任一项所述的标的物，其中所述用于根据所述验证级执行将数据写入到所述NAND组件的所述命令的装置包含用于反复进行以下操作的装置：编程所述NAND组件以注入NAND组件值；和对照所述验证级检查所述NAND组件值直到所述NAND组件值通过所述验证级为止。
在实例44中，根据实例43所述的标的物，其中当根据所述温度补偿值产生的读取电平引起对所述NAND组件值的成功读取时，所述NAND组件值通过所述验证级。
在实例45中，根据实例40-44所述的标的物，其包含，其中所述用于获得所述温度的装置包含用于响应于接收到所述命令，从温度计获得所述温度的装置。
在实例46中，根据实例40-45所述的标的物，其中所述用于获得所述温度的装置包含用于从缓冲器获得所述温度的装置，温度计周期性地测量所述温度并且将所述温度存储于所述缓冲器中。
在实例47中，根据实例40-46中任一项所述的标的物，其包括用于从所述温度计算所述温度补偿值的装置，其包含：用于将所述温度量化成温度范围集中的一个范围的装置；和用于使用所述一个范围选择所述温度补偿值的装置。
在实例48中，根据实例47所述的标的物，其中所述温度范围集不重叠。
在实例49中，根据实例48所述的标的物，其中所述温度范围集包含以下以摄氏度为单位的范围：<0℃、[0℃，30℃]、[30℃，90℃]，以及≥90℃。
在实例50中，根据实例47-49中任一项所述的标的物，其中所述用于使用所述一个范围选择所述温度补偿值的装置包含：用于使用所述一个范围识别中等温度补偿值的装置；和用于基于所述NAND组件的编程-擦除度量修改所述中等温度补偿值以产生所述温度补偿值的装置。
在实例51中，根据实例50所述的标的物，其中所述编程-擦除度量是对所述NAND组件执行的编程和擦除循环的计数。
在实例52中，根据实例51所述的标的物，通过所述NAND组件经擦除的次数来确定编程和擦除循环的所述计数。
实例53是包含指令的至少一种机器可读媒体，所述指令当由处理电路***执行时，致使所述处理电路***执行实施实例1-52中的任一个的操作。
实例54是一种设备，其包括用以实施实例1-52中的任一实例的装置。
实例55是一种用以实施实例1-52中的任一实例的***。
实例56是一种用以实施实例1-52中的任一实例的方法。
以上详细描述包含对附图的参考，所述附图形成所述详细描述的一部分。所述图借助于图示展示可实践本公开的具体实施例。这些实施例在本文中也称为“实例”。此类实例可包含除了所展示或描述的那些要素之外的要素。然而，本公开人还预期其中仅提供所展示或所描述的那些元件的实例。此外，本公开的发明人还预期使用相对于特定实例(或其一或多个方面)或相对于本文展示或描述的其它实例(或其一或多个方面)而展示或描述的那些元件的任何组合或排列的实例(或其一或多个方面)。
在本文件中，术语如专利文件中所常见而使用术语“一”以包含一个或多于一个，其独立于“至少一个”或“一或多个”的任何其它例子或使用。在本文件中，术语“或”用于指代非排它性，或使得除非另有指示，否则“A或B”可包含“A而非B”、“B而非A”以及“A和B”。在所附权利要求书中，术语“包含(including)”及“其中(in which)”用作相应术语“包括(comprising)”及“其中(wherein)”的简洁英文等效术语。并且，在所附权利要求书中，术语“包含”和“包括”为开放式的，即，包含除权利要求中此术语之后所列的要素之外的要素的***、装置、制品或过程仍被认为落在该权利要求的范围内。此外，在所附权利要求书中，术语“第一”、“第二”和“第三”等仅用作标记，且并不意图对其对象施加数字要求。
在不同实例中，本文中所描述的组件、控制器、处理器、单元、引擎或表可尤其包含存储于物理装置上的物理电路***或固件。如本文中所使用，“处理器”意指任何类型的计算电路，如但不限于微处理器、微控制器、图形处理器、数字信号处理器(DSP)或任何其它类型的处理器或处理电路，包含处理器或多核心装置的群组。
术语“晶片”和“衬底”在本文中用于大体上指代集成电路形成于其上的任何结构，并且还指代在集成电路制造的各个阶段期间的此类结构。因此，以下详细描述不应以限制性意义来理解，并且各种实施例的范围仅由所附权利要求书连同所述权利要求书授权的等效物的完整范围定义。
根据本公开且在本文中所描述的各种实施例包含使用存储器单元的竖直结构(例如，存储器单元的NAND串)的存储器。如本文中所使用，将采用相对有存储器单元形成在上面的衬底的表面的方向性形容词(即，竖直结构将被视为远离衬底表面而延伸，竖直结构的底端将被视为最接近衬底表面的端部，并且竖直结构的顶端将被视为最远离衬底表面的端部)。
如本文所使用，操作存储器单元包含从存储器单元读取、对存储器单元写入或擦除存储器单元。使存储器单元置于既定状态中的操作在本文中被称作“编程”，且可包含对存储器单元写入或从存储器单元擦除(例如，存储器单元可经编程为擦除状态)。
根据本公开的一或多个实施例，位于存储器装置内部或外部的存储器控制器(例如，处理器、控制器、固件等)能够确定(例如，选择、设置、调整、计算、改变、清除、传达、调适、导出、定义、利用、修改、应用等)一定数量的耗损循环或耗损状态(例如，记录耗损循环、当其发生时对存储器装置的操作计数、跟踪其起始的存储器装置的操作、评估对应于耗损状态的存储器装置特性等)。
根据本公开的一或多个实施例，存储器存取装置可被配置成利用每一存储器操作向存储器装置提供耗损循环信息。存储器装置控制电路(例如，控制逻辑)可经编程以补偿对应于耗损循环信息的存储器装置性能改变。存储器装置可接收耗损循环信息且响应于耗损循环信息而确定一或多个操作参数(例如，值、特性)。
将理解，当一元件被称作“在另一元件上”、“连接到另一元件”或“与另一元件耦合”时，其可直接在另一元件上、与另一元件直接连接或耦合，或可存在中间元件。相比之下，当一元件被称作“直接在另一元件上”、“直接连接到另一元件”或“与另一元件直接耦合”时，不存在介入的元件或层。如果两个元件在图式中展示为被线连接，那么除非另外指明，否则所述两个元件可耦合或直接耦合。
本文中描述的方法实例可至少部分地由机器或计算机实施。一些实例可包括编码有指令的计算机可读媒体或机器可读媒体，所述指令可用于配置电子装置以执行如在以上实例中所描述的方法。这类方法的实施方案可包含代码，如微码、汇编语言代码、高级语言代码或类似物。这类代码可包括用于执行各种方法的计算机可读指令。代码可形成计算机程序产品的部分。此外，代码可例如在执行期间或在其它时间有形地存储于一或多个易失性或非易失性有形计算机可读媒体上。这些有形计算机可读媒体的实例可包含但不限于：硬盘、可装卸式磁盘、可装卸式光盘(例如，压缩光盘和数字视频光盘)、盒式磁带、存储器卡或棒、随机存取存储器(RAM)、只读存储器(ROM)、固态驱动器(SSD)、通用快闪存储(UFS)装置、嵌入式MMC(eMMC)装置等等。
以上描述意在为说明性的而非限制性的。举例来说，上文所描述的实例(或其一或多个方面)可彼此组合使用。例如所属领域的普通技术人员在查阅以上描述后可使用其它实施例。应理解，发明内容将不会用于解释或限制权利要求书的范围或含义。另外，在以上具体实施方式中，可将各种特征分组在一起以简化本公开。不应将这一情况解释为意图未要求保护的公开特征对任何权利要求来说是必不可少的。实际上，本发明的标的物可在于比特定公开的实施例的所有特征要少。因此，特此将所附权利要求书并入到具体实施方式中，其中每一权利要求作为一单独实施例而独立存在，且预期这些实施例可以各种组合或排列彼此组合。本公开的范围应该通过参考所附的权利要求书以及所述权利要求书所授予的等效物的完整范围来确定。

Claims (15)

1.一种用于温度敏感性NAND编程的装置，所述装置包括：
NAND阵列，其包含NAND组件；
易失性存储器，其包含温度补偿值；和
控制器，其用以：
接收将数据写入到所述NAND的命令；
响应于接收到所述命令，获得对应于所述NAND组件的温度；
从所述温度补偿值和所述温度计算验证电平；和
根据所述验证电平执行将数据写入到所述NAND组件的所述命令，其中为了根据所述验证电平执行将数据写入到所述NAND组件的所述命令，所述控制器被配置成反复进行以下操作：
编程所述NAND组件以注入NAND组件值；和
对照所述验证电平检查所述NAND组件值直到所述NAND组件值通过所述验证电平为止，其中当根据所述温度补偿值产生的读取电平引起对所述NAND组件值的成功读取时，所述NAND组件值通过所述验证电平。
2.根据权利要求1所述的装置，其中所述温度补偿值特定于所述NAND组件。
3.根据权利要求1所述的装置，其中所述控制器被配置成从所述温度计算所述温度补偿值，其包含：
将所述温度量化成温度范围集中的一个范围；和
使用所述一个范围选择所述温度补偿值。
4.根据权利要求3所述的装置，其中为选择所述温度补偿，所述控制器被配置成：
使用所述一个范围识别中等温度补偿值；和
基于所述NAND组件的编程-擦除度量修改所述中等温度补偿值以产生所述温度补偿值。
5.根据权利要求4所述的装置，其中所述编程-擦除度量是对所述NAND组件执行的编程和擦除循环的计数。
6.一种用于温度敏感性NAND编程的方法，所述方法包括：
在NAND装置的控制器处接收将数据写入到所述NAND装置中的NAND组件的命令；
响应于接收到所述命令，获得对应于所述NAND组件的温度；
从温度补偿值和所述温度计算验证电平；和
根据所述验证电平执行将数据写入到所述NAND组件的所述命令，其中根据所述验证电平执行将数据写入到所述NAND组件的所述命令包含反复进行以下操作：
编程所述NAND组件以注入NAND组件值；和
对照所述验证电平检查所述NAND组件值直到所述NAND组件值通过所述验证电平为止，其中当根据所述温度补偿值产生的读取电平引起对所述NAND组件值的成功读取时，所述NAND组件值通过所述验证电平。
7.根据权利要求6所述的方法，其中所述温度补偿值特定于所述NAND组件。
8.根据权利要求6所述的方法，其包括从所述温度计算所述温度补偿值，其包含：
将所述温度量化成温度范围集中的一个范围；和
使用所述一个范围选择所述温度补偿值。
9.根据权利要求8所述的方法，其中使用所述一个范围选择所述温度补偿值包含：
使用所述一个范围识别中等温度补偿值；和
基于所述NAND组件的编程-擦除度量修改所述中等温度补偿值以产生所述温度补偿值。
10.根据权利要求9所述的方法，其中所述编程-擦除度量是对所述NAND组件执行的编程和擦除循环的计数。
11.一种包含用于温度敏感性NAND编程的指令的非暂时性机器可读媒体，所述指令当由处理电路***执行时，致使所述处理电路***执行包括以下操作的操作：
在NAND装置的控制器处接收将数据写入到所述NAND装置中的NAND组件的命令；
响应于接收到所述命令，获得对应于所述NAND组件的温度；
从温度补偿值和所述温度计算验证电平；和
根据所述验证电平执行将数据写入到所述NAND组件的所述命令，其中根据所述验证电平执行将数据写入到所述NAND组件的所述命令包含反复进行以下操作：
编程所述NAND组件以注入NAND组件值；和
对照所述验证电平检查所述NAND组件值直到所述NAND组件值通过所述验证电平为止，其中当根据所述温度补偿值产生的读取电平引起对所述NAND组件值的成功读取时，所述NAND组件值通过所述验证电平。
12.根据权利要求11所述的机器可读媒体，其中所述温度补偿值特定于所述NAND组件。
13.根据权利要求11所述的机器可读媒体，其包括从所述温度计算所述温度补偿值，其包含：
将所述温度量化成温度范围集中的一个范围；和
使用所述一个范围选择所述温度补偿值。
14.根据权利要求13所述的机器可读媒体，其中使用所述一个范围选择所述温度补偿值包含：
使用所述一个范围识别中等温度补偿值；和
基于所述NAND组件的编程-擦除度量修改所述中等温度补偿值以产生所述温度补偿值。
15.根据权利要求14所述的机器可读媒体，其中所述编程-擦除度量是对所述NAND组件执行的编程和擦除循环的计数。
CN201980045954.5A 2018-06-29 2019-06-28 温度敏感性nand编程 Active CN112400206B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/024,316 US10446237B1 (en) 2018-06-29 2018-06-29 Temperature sensitive NAND programming
US16/024,316 2018-06-29
PCT/US2019/039881 WO2020006447A1 (en) 2018-06-29 2019-06-28 Temperature sensitive nand programming

Publications (2)

Publication Number Publication Date
CN112400206A CN112400206A (zh) 2021-02-23
CN112400206B true CN112400206B (zh) 2022-05-17

Family

ID=68164996

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980045954.5A Active CN112400206B (zh) 2018-06-29 2019-06-28 温度敏感性nand编程

Country Status (4)

Country Link
US (3) US10446237B1 (zh)
KR (1) KR20210014209A (zh)
CN (1) CN112400206B (zh)
WO (1) WO2020006447A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10446237B1 (en) 2018-06-29 2019-10-15 Micron Technology, Inc. Temperature sensitive NAND programming
US11567682B2 (en) * 2019-11-15 2023-01-31 Micron Technology, Inc. Temperature management for a memory device using memory trim sets
US11892928B2 (en) * 2020-12-28 2024-02-06 Western Digital Technologies, Inc. Delayed thermal throttling and associated data routing techniques
US11705203B2 (en) * 2021-06-18 2023-07-18 Sandisk Technologies Llc Digital temperature compensation filtering
WO2023075074A1 (ko) * 2021-10-25 2023-05-04 삼성전자 주식회사 Ufs 스토리지 장치를 포함하는 전자 장치, 방법, 비일시적 컴퓨터 판독가능 저장 매체, 및 ufs 카드
US11907580B2 (en) * 2021-12-22 2024-02-20 Micron Technology, Inc. Corrective read of a memory device with reduced latency
US11922054B2 (en) * 2022-04-01 2024-03-05 Micron Technology, Inc. Techniques for temperature-based access operations
US11880594B2 (en) 2022-06-14 2024-01-23 Western Digital Technologies, Inc. Proactively biasing parameters of data storage device based on spatial position in storage enclosure

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101673580A (zh) * 2008-07-09 2010-03-17 三星电子株式会社 检测非易失性存储单元的阈值电压位移的方法
CN102893337A (zh) * 2010-02-19 2013-01-23 桑迪士克技术有限公司 具有基于邻近存储元件的状态信息的温度补偿的非易失性存储装置
TW201351416A (zh) * 2012-05-09 2013-12-16 Storart Technology Co Ltd 改善運作在寬溫度範圍之快閃記憶儲存裝置特性的方法
CN105023609A (zh) * 2014-04-21 2015-11-04 群联电子股份有限公司 数据写入方法、存储器控制电路单元与存储器储存装置
CN107123441A (zh) * 2016-02-24 2017-09-01 爱思开海力士有限公司 数据存储装置及其操作方法

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003242787A (ja) * 2002-02-14 2003-08-29 Mitsubishi Electric Corp 不揮発性半導体記憶装置
US6999854B2 (en) * 2004-05-28 2006-02-14 International Business Machines Corporation Medical infusion pump capable of learning bolus time patterns and providing bolus alerts
US9542577B2 (en) * 2005-12-09 2017-01-10 Tego, Inc. Information RFID tagging facilities
JP4945187B2 (ja) * 2006-07-31 2012-06-06 株式会社東芝 半導体記憶装置
US7583535B2 (en) * 2006-12-30 2009-09-01 Sandisk Corporation Biasing non-volatile storage to compensate for temperature variations
US7525843B2 (en) * 2006-12-30 2009-04-28 Sandisk Corporation Non-volatile storage with adaptive body bias
US7554853B2 (en) * 2006-12-30 2009-06-30 Sandisk Corporation Non-volatile storage with bias based on selective word line
US7468920B2 (en) * 2006-12-30 2008-12-23 Sandisk Corporation Applying adaptive body bias to non-volatile storage
US7583539B2 (en) * 2006-12-30 2009-09-01 Sandisk Corporation Non-volatile storage with bias for temperature compensation
US7468919B2 (en) * 2006-12-30 2008-12-23 Sandisk Corporation Biasing non-volatile storage based on selected word line
JP5361182B2 (ja) * 2007-12-21 2013-12-04 株式会社東芝 半導体記憶装置
US7961495B2 (en) * 2008-10-15 2011-06-14 Ovonyx, Inc. Programmable resistance memory with feedback control
KR101504340B1 (ko) * 2008-11-04 2015-03-20 삼성전자주식회사 온도 보상 기능을 가지는 불휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템
JP2011028827A (ja) * 2009-06-25 2011-02-10 Toshiba Corp 半導体記憶装置
US9741436B2 (en) * 2010-07-09 2017-08-22 Seagate Technology Llc Dynamically controlling an operation execution time for a storage device
JP2012069186A (ja) * 2010-09-22 2012-04-05 Toshiba Corp 不揮発性半導体記憶装置
KR101868332B1 (ko) * 2010-11-25 2018-06-20 삼성전자주식회사 플래시 메모리 장치 및 그것을 포함한 데이터 저장 장치
US8547746B2 (en) * 2011-02-24 2013-10-01 Micron Technology, Inc. Voltage generation and adjustment in a memory device
US9047955B2 (en) * 2011-03-30 2015-06-02 Stec, Inc. Adjusting operating parameters for memory cells based on wordline address and cycle information
WO2013027642A1 (en) * 2011-08-19 2013-02-28 Kabushiki Kaisha Toshiba Information processing apparatus, method for controlling information processing apparatus, non-transitory recording medium storing control tool, host device, non-transitory recording medium storing performance evaluation tool, and performance evaluation method for external memory device
US8611157B2 (en) * 2011-12-22 2013-12-17 Sandisk Technologies Inc. Program temperature dependent read
US9195586B2 (en) * 2012-02-23 2015-11-24 Hgst Technologies Santa Ana, Inc. Determining bias information for offsetting operating variations in memory cells based on wordline address
US9336879B2 (en) * 2014-01-24 2016-05-10 Macronix International Co., Ltd. Multiple phase change materials in an integrated circuit for system on a chip application
US20150279472A1 (en) * 2014-03-26 2015-10-01 Intel Corporation Temperature compensation via modulation of bit line voltage during sensing
KR102218722B1 (ko) * 2014-06-09 2021-02-24 삼성전자주식회사 불휘발성 메모리 시스템 및 메모리 컨트롤러의 동작 방법
US9275741B1 (en) * 2014-09-10 2016-03-01 Western Digital Technologies, Inc. Temperature compensation management in solid-state memory
US20160077974A1 (en) * 2014-09-12 2016-03-17 Seagate Technology Llc Adaptive control of write cache size in a storage device
US9543028B2 (en) * 2014-09-19 2017-01-10 Sandisk Technologies Llc Word line dependent temperature compensation scheme during sensing to counteract cross-temperature effect
US9953193B2 (en) * 2014-09-30 2018-04-24 Tego, Inc. Operating systems for an RFID tag
US9437318B2 (en) * 2014-10-24 2016-09-06 Sandisk Technologies Llc Adaptive program pulse duration based on temperature
KR102396053B1 (ko) * 2015-04-20 2022-05-10 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 동작 방법
JP2017016726A (ja) * 2015-07-06 2017-01-19 株式会社東芝 磁気ディスク装置および磁気ディスク装置の制御方法
JP6361641B2 (ja) * 2015-12-03 2018-07-25 横河電機株式会社 フィールド機器
US10304559B2 (en) * 2016-12-30 2019-05-28 Western Digital Technologies, Inc. Memory write verification using temperature compensation
JP6684744B2 (ja) * 2017-03-24 2020-04-22 キオクシア株式会社 メモリシステム、メモリコントローラ、およびメモリシステムの制御方法
US10115471B1 (en) * 2017-05-01 2018-10-30 Western Digital Technologies, Inc. Storage system and method for handling overheating of the storage system
US10496450B2 (en) * 2017-05-22 2019-12-03 Sandisk Technologies Llc Selective temperature compensation
US9928126B1 (en) * 2017-06-01 2018-03-27 Apple Inc. Recovery from cross-temperature read failures by programming neighbor word lines
US10553301B2 (en) * 2017-06-03 2020-02-04 Sandisk Technologies Llc Dynamic read table block filter
US10153430B1 (en) * 2017-06-13 2018-12-11 Sandisk Technologies Llc Germanium-based barrier modulated cell
US10394618B2 (en) * 2017-07-14 2019-08-27 International Business Machines Corporation Thermal and power memory actions
US11029859B2 (en) * 2017-08-23 2021-06-08 Toshiba Memory Corporation Credit based command scheduling
US10388870B2 (en) * 2017-10-25 2019-08-20 Sandisk Technologies Llc Barrier modulated cell structures with intrinsic vertical bit line architecture
US10446237B1 (en) 2018-06-29 2019-10-15 Micron Technology, Inc. Temperature sensitive NAND programming
JP2020047354A (ja) * 2018-09-20 2020-03-26 キオクシア株式会社 半導体記憶装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101673580A (zh) * 2008-07-09 2010-03-17 三星电子株式会社 检测非易失性存储单元的阈值电压位移的方法
CN102893337A (zh) * 2010-02-19 2013-01-23 桑迪士克技术有限公司 具有基于邻近存储元件的状态信息的温度补偿的非易失性存储装置
TW201351416A (zh) * 2012-05-09 2013-12-16 Storart Technology Co Ltd 改善運作在寬溫度範圍之快閃記憶儲存裝置特性的方法
CN105023609A (zh) * 2014-04-21 2015-11-04 群联电子股份有限公司 数据写入方法、存储器控制电路单元与存储器储存装置
CN107123441A (zh) * 2016-02-24 2017-09-01 爱思开海力士有限公司 数据存储装置及其操作方法

Also Published As

Publication number Publication date
KR20210014209A (ko) 2021-02-08
US11488670B2 (en) 2022-11-01
CN112400206A (zh) 2021-02-23
WO2020006447A1 (en) 2020-01-02
US20200043555A1 (en) 2020-02-06
US10930352B2 (en) 2021-02-23
US10446237B1 (en) 2019-10-15
US20210174877A1 (en) 2021-06-10

Similar Documents

Publication Publication Date Title
CN111801739B (zh) 基于主机io操作的读取电压校准
CN112400206B (zh) 温度敏感性nand编程
CN111383683B (zh) 通过堆叠多个可靠性规范进行扫描优化
CN112817519B (zh) 存储器装置的温度管理
CN110660441A (zh) 存储器装置中多个块的擦除
CN112424865B (zh) Nand温度感知操作
CN111183483B (zh) Nand温度数据管理
US10741224B2 (en) NAND cell encoding to improve data integrity
CN111213208B (zh) 擦除页面检查
US11456037B2 (en) Block read count voltage adjustment
US10891072B2 (en) NAND flash thermal alerting
CN111656329A (zh) 不可校正ecc
CN114115716B (zh) 使用半良块的存储器装置虚拟块
US11914490B2 (en) Reactive read based on metrics to screen defect prone memory blocks
CN113380305B (zh) 电荷损失补偿

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant