CN114078530A - 存储器装置及其操作方法 - Google Patents

存储器装置及其操作方法 Download PDF

Info

Publication number
CN114078530A
CN114078530A CN202110365599.9A CN202110365599A CN114078530A CN 114078530 A CN114078530 A CN 114078530A CN 202110365599 A CN202110365599 A CN 202110365599A CN 114078530 A CN114078530 A CN 114078530A
Authority
CN
China
Prior art keywords
memory
erase operation
erase
stop
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110365599.9A
Other languages
English (en)
Inventor
李修旻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN114078530A publication Critical patent/CN114078530A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G11C11/5635—Erasing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)

Abstract

本申请涉及存储器装置及其操作方法。一种具有多个存储块的存储器装置对由于停止擦除操作而引起的存储器单元的特性改变进行补偿。该存储器装置还包括电压发生器，该电压发生器被配置为生成在对所述多个存储块当中的所选存储块执行擦除操作时由存储器装置使用的电压。该存储器装置还包括擦除停止控制器，该擦除停止控制器被配置为控制停止和重新开始擦除操作，并且当擦除操作被停止时对擦除操作停止的次数进行计数以生成停止计数值。该存储器装置另外包括计数值存储装置，该计数值存储装置被配置为存储和输出停止计数值。

Description

存储器装置及其操作方法
技术领域
本公开涉及电子装置，更具体地，涉及一种存储器装置和操作电子装置的方法。
背景技术
存储装置是在诸如计算机、智能电话或智能平板的主机装置的控制下存储数据的装置。例如，存储装置可包括将数据存储在磁盘上的装置(例如，硬盘驱动器(HDD))、将数据存储在半导体存储器中的装置(例如，固态驱动器(SSD))或者存储卡(具体地，非易失性存储器)。
存储装置可包括存储数据的存储器装置和控制数据在存储器装置中的存储的存储控制器。存储器装置可被分类为易失性存储器装置和非易失性存储器装置。非易失性存储器装置可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存、相变RAM(PRAM)、磁性RAM(MRAM)、电阻RAM(RRAM)、铁电RAM(FRAM)等。
发明内容
本公开的实施方式涉及一种补偿由于停止擦除操作而引起的存储器单元的特性改变的存储器装置。另一实施方式涉及操作这种存储器装置的方法。
根据本公开的实施方式的存储器装置包括多个存储块。该存储器装置还包括电压发生器，该电压发生器被配置为生成在对多个存储块当中的所选存储块执行擦除操作时由存储器装置使用的电压。该存储器装置还包括擦除停止控制器，该擦除停止控制器被配置为控制停止和重新开始擦除操作，并且当擦除操作被停止时对擦除操作停止的次数进行计数以生成停止计数值。该存储器装置另外包括计数值存储装置，该计数值存储装置被配置为存储和输出停止计数值。
一种操作包括多个存储块的存储器装置的方法包括以下步骤：对多个存储块当中的所选存储块执行擦除操作；当在执行擦除操作时接收到编程命令或擦除命令时，停止擦除操作；当擦除操作被停止时，对擦除操作停止的次数进行计数以生成停止计数值；以及在与编程命令或擦除命令对应的操作完成之后，基于停止计数值来重新开始擦除操作。
根据本技术，通过每当擦除操作被停止时对擦除操作停止的次数进行计数并且基于所计数的擦除操作停止的次数来不同地设定在擦除操作期间施加到字线的电压的偏移，存储器单元的特性改变可偏移。
附图说明
图1是示出存储装置的框图。
图2是示出图1的存储器装置的结构的图。
图3是示出图2的存储器单元阵列的实施方式的图。
图4是示出图2的存储器单元阵列的另一实施方式的图。
图5是示出图4的存储块BLK1至BLKz中的任一个存储块BLKa的电路图。
图6是示出图4的存储块BLK1至BLKz当中的任一个存储块BLKb的电路图。
图7是示出当擦除操作被停止以及停止的擦除操作重新开始时图1的存储控制器的操作的图。
图8A和图8B是分别示出在图5的存储器单元阵列结构中在擦除操作期间施加到字线的电压的图和表。
图9A和图9B是分别示出在图6的存储器单元阵列结构中在擦除操作期间施加到字线的电压的图和表。
图10是示出存储停止计数的方法的图。
图11是示出当重新开始擦除操作时基于停止计数值来重新开始擦除操作的方法的图。
图12是示出根据停止计数值所属的区段确定的偏移电压的图。
图13A和图13B是示出根据停止计数值所属的区段以及是否执行分组而施加到各个字线组的电压的表。
图14是示出根据本公开的实施方式的存储器装置的操作方法的流程图。
图15是示出图1的存储控制器的另一实施方式的图。
图16是示出应用了根据本公开的实施方式的存储装置的存储卡***的框图。
图17是示出应用了根据本公开的实施方式的存储装置的固态驱动器(SSD)***的框图。
图18是示出应用了根据本公开的实施方式的存储装置的用户***的框图。
具体实施方式
仅示出根据本说明书或申请中所公开的概念的实施方式的具体结构或功能描述以描述根据本公开的概念的实施方式。根据本公开的概念的实施方式可按各种形式执行并且描述不限于本说明书或申请中所描述的实施方式。
以下，将参照附图详细描述本公开的实施方式，以使得本公开所属领域的技术人员可实现本公开的技术精神。
图1是示出存储装置50的框图。
参照图1，存储装置50可包括存储器装置100和存储控制器200。
存储装置50可以是在主机300(例如，蜂窝电话、智能电话、MP3播放器、膝上型计算机、台式计算机、游戏机、TV、平板PC或车载信息娱乐***)的控制下存储数据的装置。
根据作为与主机300的通信方法的主机接口，存储装置50可被制造成各种类型的存储装置中的一种。例如，存储装置50可被配置成各种类型的存储装置中的任一种，例如SSD、MMC、eMMC、RS-MMC和micro-MMC的形式的多媒体卡、SD、mini-SD和micro-SD的形式的安全数字卡、通用串行总线(USB)存储装置、通用闪存(UFS)装置、个人计算机存储卡国际协会(PCMCIA)卡型存储装置、***组件互连(PCI)卡型存储装置、高速PCI(PCI-E)卡型存储装置、紧凑闪存(CF)卡、智能媒体卡和记忆棒。
存储装置50可被制造成各种类型的封装中的任一种。例如，存储装置50可被制造成例如堆叠式封装(POP)、***封装(SIP)、***芯片(SOC)、多芯片封装(MCP)、板上芯片(COB)、晶圆级制造封装(WFP)和晶圆级层叠封装(WSP)的各种类型的封装类型中的任一种。
存储器装置100可存储数据。存储器装置100响应于存储控制器200的控制而操作。存储器装置100可包括存储器单元阵列，该存储器单元阵列包括存储数据的多个存储器单元。存储器单元阵列可包括多个存储块。各个存储块可包括多个存储器单元，并且这多个存储器单元可配置多个页。在实施方式中，页可以是用于将数据存储在存储器装置100中或读取存储在存储器装置100中的数据的单元。存储块可以是用于擦除数据的单元。
在实施方式中，存储器装置100可包括双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率4(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SDRAM、低功率DDR(LPDDR)、Rambus动态随机存取存储器(RDRAM)、NAND闪存、垂直NAND闪存、NOR闪存装置、电阻随机存取存储器(RRAM)、相变存储器(PRAM)、磁阻随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)、自旋转移矩随机存取存储器(STT-RAM)等。在本说明书中，为了描述方便，假设存储器装置100包括NAND闪存。
存储器装置100可被实现为二维阵列结构或三维阵列结构。以下，作为实施方式描述三维阵列结构，但本公开不限于三维阵列结构。本公开不仅可应用于电荷存储层由导电浮栅(FG)配置的闪存装置，而且可应用于电荷存储层由绝缘膜配置的电荷捕获闪存(CTF)。
在实施方式中，存储器装置100可按照一个存储器单元中存储一个数据比特的单级单元(SLC)方法操作。另选地，存储器装置100可根据在一个存储器单元中存储至少两个数据比特的方法来操作。例如，存储器装置100可根据在一个存储器单元中存储两个数据比特的多级单元(MLC)方法、在一个存储器单元中存储三个数据比特的三级单元(TLC)方法或者在一个存储器单元中存储四个数据比特的四级单元(QLC)方法来操作。
存储器装置100被配置为从存储控制器200接收命令和地址并且访问存储器单元阵列中的通过该地址选择的区域。即，存储器装置100可对通过地址选择的区域执行与命令对应的操作。例如，存储器装置100可根据所接收的命令执行写操作(编程操作)、读操作或擦除操作。例如，当接收到编程命令时，存储器装置100可将数据编程到通过地址选择的区域。当接收到读命令时，存储器装置100可从通过地址选择的区域读取数据。当接收到擦除命令时，存储器装置100可擦除存储在通过地址选择的区域中的数据。
存储器装置100可包括电压发生器122。电压发生器122可生成用于编程操作、读操作或擦除操作的各种电压。
例如，当执行对包括在存储器装置100中的多个存储块中的任一个的擦除操作时，电压发生器122可生成施加到基板的擦除电压、施加到对应存储块中所包括的各个存储器单元的栅极的电压等。
在实施方式中，由于包括在存储器装置100中的存储块具有三维结构，所以层叠在基板上的存储块的数量可增加。此外，随着层叠在基板上的存储块的数量增加，包括在存储块中的存储器单元的特性可改变。
即，在层叠结构中，由于存储器单元之间的干扰或扰动现象，存储器单元的电荷转移特性可能改变。随着存储器单元的电荷转移特性改变，在擦除操作期间，可能需要反映改变的特性的电压生成。
因此，在擦除操作期间，电压发生器122可不同地生成要施加到各个存储器单元的栅极的字线电压电平。
例如，根据包括在存储块中的存储器单元位于对应存储块中的上部还是下部，存储器单元可被分成多个组，并且电压发生器122可通过变化各个组的电压电平来生成施加到字线的电压。
此外，电压发生器122可为各个字线组不同地设定电压电平，基于擦除操作停止的次数来确定偏移电压，并且生成电平与所确定的偏移电压一样高的电压。
结果，在本公开中，电压发生器122可基于擦除操作停止的次数来生成要施加到与执行擦除操作的存储块连接的各个字线组或所有字线的电压。
存储器装置100可包括擦除停止控制器150。擦除停止控制器150可控制存储器装置100正在执行的擦除操作的停止以及停止的擦除操作的重新开始。
在实施方式中，响应于从存储控制器200接收的擦除停止命令，擦除停止控制器150可控制存储器装置100停止擦除操作。另外，响应于从存储控制器200接收的擦除重新开始命令，擦除停止控制器150可控制存储器装置100再次执行停止的擦除操作，以例如重新开始停止的擦除操作。
在实施方式中，每次从存储控制器200接收到擦除停止命令时，擦除停止控制器150可对接收到擦除停止命令的次数进行计数。即，可对正对存储器装置100执行的擦除操作停止的次数进行计数。
此外，擦除停止控制器150可向计数值存储装置170输出作为通过对擦除操作停止的次数进行计数而获得的值的停止计数值，并且从计数值存储装置170接收停止计数值。擦除停止控制器150可基于从计数值存储装置170接收的停止计数值来输出指示生成要在擦除操作期间施加到字线的电压的操作信号。
存储器装置100可包括计数值存储装置170。计数值存储装置170可由易失性存储器或非易失性存储器配置。在另一实施方式中，计数值存储装置170可以是包括在存储器单元阵列中的多个存储块的一部分。
计数值存储装置170可存储作为通过对擦除操作停止的次数进行计数而获得的值的停止计数值。此时，可从擦除停止控制器150输出停止计数。另外，计数值存储装置170可根据擦除停止控制器150的请求将停止计数值输出到擦除停止控制器150。当停止的擦除操作完成时，可重置存储在计数值存储装置170中的停止计数值。
存储控制器200可控制存储装置50的总体操作。
当电源电压被施加到存储装置50时，存储控制器200可执行固件。当存储器装置100是闪存装置100时，存储控制器200可操作诸如闪存转换层(FTL)的固件以用于控制主机300与存储器装置100之间的通信。
在实施方式中，存储控制器200可包括固件(未示出)，该固件可从主机300接收数据和逻辑块地址(LBA)并将LBA转换为指示要存储存储器装置100中所包括的数据的存储器单元的地址的物理块地址(PBA)。另外，存储控制器200可存储配置缓冲存储器中的LBA与PBA之间的映射关系的逻辑-物理地址映射表。
存储控制器200可根据主机300的请求而控制存储器装置100执行编程操作、读操作、擦除操作等。例如，当从主机300接收到编程请求时，存储控制器200可将编程请求转换为编程命令，并且可将编程命令、PBA和数据提供给存储器装置100。当从主机300与LBA一起接收到读请求时，存储控制器200可将读请求改变为读命令，选择与LBA对应的PBA，然后将读命令和PBA提供给存储器装置100。当从主机300与LBA一起接收到擦除请求时，存储控制器200可将擦除请求改变为擦除命令，选择与LBA对应的PBA，然后将擦除命令和PBA提供给存储器装置100。
在实施方式中，存储控制器200可生成编程命令、地址和数据并将它们发送到存储器装置100而无需来自主机300的请求。例如，存储控制器200可将命令、地址和数据提供给存储器装置100以执行后台操作，例如用于损耗均衡的编程操作和用于垃圾收集的编程操作。
在实施方式中，存储装置50还可包括缓冲存储器(未示出)。存储控制器200可控制主机300与缓冲存储器(未示出)之间的数据交换。另选地，存储控制器200可将用于控制存储器装置100的***数据暂时存储在缓冲存储器中。例如，存储控制器200可将从主机300输入的数据暂时存储在缓冲存储器中，然后将暂时存储在缓冲存储器中的数据发送到存储器装置100。
在各种实施方式中，缓冲存储器可用作存储控制器200的操作存储器和高速缓存存储器。缓冲存储器可存储由存储控制器200执行的代码或命令。另选地，缓冲存储器可存储由存储控制器200处理的数据。
在实施方式中，缓冲存储器可被实现为诸如双倍数据速率同步动态随机存取存储器(DDR SDRAM)、DDR4 SDRAM、低功率双倍数据速率4(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SDRAM、低功率DDR(LPDDR)或Rambus动态随机存取存储器(DRAM)的动态随机存取存储器(DRAM)或者静态随机存取存储器(SRAM)。
在各种实施方式中，缓冲存储器可从存储装置50的外部连接。在这种情况下，连接到存储装置50的外部的易失性存储器装置可用作缓冲存储器。
在实施方式中，存储控制器200可控制至少两个或更多个存储器装置。在这种情况下，存储控制器200可根据交织方法来控制存储器装置以便改进操作性能。
主机300可使用诸如通用串行总线(USB)、串行AT附件(SATA)、串行附接SCSI(SAS)、高速芯片间(HSIC)、小型计算机***接口(SCSI)、***组件互连(PCI)、高速PCI(PCIe)、高速非易失性存储器(NVMe)、通用闪存(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插存储器模块(DIMM)、寄存DIMM(RDIMM)和负载减少DIMM(LRDIMM)的各种通信方法中的至少一种来与存储装置50通信。
图2是示出图1的存储器装置的结构的图。
参照图2，存储器装置100可包括存储器单元阵列110、***电路120和控制逻辑130。
存储器单元阵列110包括多个存储块BLK1至BLKz。多个存储块BLK1至BLKz通过行线RL连接到行解码器121。多个存储块BLK1至BLKz可通过位线BL1至BLn连接到页缓冲器组123。多个存储块BLK1至BLKz中的每一个包括多个存储器单元。作为实施方式，多个存储器单元是非易失性存储器单元。连接到同一字线的存储器单元可被定义为一个页。因此，一个存储块可包括多个页。
行线RL可包括至少一条源极选择线、多条字线和至少一条漏极选择线。
包括在存储器单元阵列110中的各个存储器单元可被配置为存储一个数据比特的单级单元(SLC)、存储两个数据比特的多级单元(MLC)、存储三个数据比特的三级单元(TLC)或者存储四个数据比特的四级单元(QLC)。
***电路120可被配置为在控制逻辑130的控制下对存储器单元阵列110的所选区域执行编程操作、读操作或擦除操作。***电路120可驱动存储器单元阵列110。例如，***电路120可在控制逻辑130的控制下将各种操作电压施加到行线RL和位线BL1至BLn或者对所施加的电压进行放电。
***电路120可包括行解码器121、电压发生器122、页缓冲器组123、列解码器124、输入/输出电路125和感测电路126。
行解码器121通过行线RL连接到存储器单元阵列110。行线RL可包括至少一条源极选择线、多条字线和至少一条漏极选择线。在实施方式中，字线可包括正常字线和虚设字线。在实施方式中，行线RL还可包括管选择线。
行解码器121被配置为对从控制逻辑130接收的行地址RADD进行解码。行解码器121根据解码的地址在存储块BLK1至BLKz当中选择至少一个存储块。另外，行解码器121可根据解码的地址选择被选择的存储块的至少一条字线以将电压发生器122所生成的电压施加到至少一条字线WL。
例如，在编程操作期间，行解码器121可将编程电压施加到所选字线并将电平低于编程电压的编程通过电压施加到未选字线。在编程验证操作期间，行解码器121可将验证电压施加到所选字线并将高于验证电压的验证通过电压施加到未选字线。在读操作期间，行解码器121可将读电压施加到所选字线并将高于读电压的读通过电压施加到未选字线。
在实施方式中，存储器装置100的擦除操作以存储块为单位执行。在擦除操作期间，行解码器121可根据解码的地址来选择一个存储块。在擦除操作期间，行解码器121可将接地电压施加到与所选存储块连接的字线。
电压发生器122响应于控制逻辑130的控制而操作。电压发生器122被配置为使用供应给存储器装置100的外部电源电压来生成多个电压。具体地，电压发生器122可响应于操作信号OPSIG而生成用于编程操作、读操作和擦除操作的各种操作电压Vop。例如，电压发生器122可响应于控制逻辑130的控制而生成编程电压、验证电压、通过电压、读电压、擦除电压等。
作为实施方式，电压发生器122可通过调节外部电源电压来生成内部电源电压。由电压发生器122生成的内部电源电压用作存储器装置100的操作电压。
作为实施方式，电压发生器122可使用外部电源电压或内部电源电压来生成多个电压。
例如，电压发生器122可包括接收内部电源电压的多个泵浦电容器，并且可响应于控制逻辑130的控制而选择性地启用多个泵浦电容器以生成多个电压。
所生成的多个电压可由行解码器121供应给存储器单元阵列110。
页缓冲器组123包括第一页缓冲器PB1至第n页缓冲器PBn。第一页缓冲器PB1至第n页缓冲器PBn分别通过第一位线BL1至第n位线BLn连接到存储器单元阵列110。第一页缓冲器PB1至第n页缓冲器PBn响应于控制逻辑130的控制而操作。具体地，第一页缓冲器PB1至第n页缓冲器PBn可响应于页缓冲器控制信号PBSIGNALS而操作。例如，第一页缓冲器PB1至第n页缓冲器PBn可暂时存储通过第一位线BL1至第n位线BLn接收的数据，或者可在读操作或验证操作期间感测位线BL1至BLn的电压或电流。
具体地，在编程操作期间，当编程电压被施加到所选字线时，第一页缓冲器PB1至第n页缓冲器PBn可通过第一位线BL1至第n位线BLn将通过输入/输出电路125接收的数据DATA传送至所选存储器单元。根据传送的数据DATA对所选页的存储器单元进行编程。在编程验证操作期间，第一页缓冲器PB1至第n页缓冲器PBn可通过感测通过第一位线BL1至第n位线BLn从所选存储器单元接收的电压或电流来读取页数据。
在读操作期间，在列解码器124的控制下，第一页缓冲器PB1至第n页缓冲器PBn通过第一位线BL1至第n位线BLn从所选页的存储器单元读取数据DATA，并将读取的数据DATA输出到输入/输出电路125。
在擦除操作期间，第一页缓冲器PB1至第n页缓冲器PBn可将第一位线BL1至第n位线BLn浮置或施加擦除电压。
列解码器124可响应于列地址CADD在输入/输出电路125与页缓冲器组123之间传送数据。例如，列解码器124可通过数据线DL与第一页缓冲器PB1至第n页缓冲器PBn交换数据，或者可通过列线CL与输入/输出电路125交换数据。
输入/输出电路125可将从参照图1描述的存储控制器200接收的命令CMD和地址ADDR传送至控制逻辑130，或者可与列解码器124交换数据DATA。
感测电路126可在读操作或验证操作期间响应于允许比特信号VRYBIT而生成基准电流，并且将从页缓冲器组123接收的感测电压VPB与通过基准电流生成的基准电压进行比较，以输出通过信号PASS或失败信号FAIL。
控制逻辑130可响应于命令CMD和地址ADDR而输出操作信号OPSIG、行地址RADD、页缓冲器控制信号PBSIGNALS和允许比特VRYBIT以控制***电路120。例如，控制逻辑130可响应于子块读命令和地址而控制所选存储块的读操作。另外，控制逻辑130可响应于子块擦除命令和地址而控制包括在所选存储块中的所选子块的擦除操作。另外，控制逻辑130可响应于通过信号PASS或失败信号FAIL而确定验证操作通过还是失败。
在实施方式中，控制逻辑130可包括擦除停止控制器150和计数值存储装置170。在另一实施方式中，计数值存储装置170可位于控制逻辑130外部，或者可由包括在存储器单元阵列110中的多个存储块BLK1至BLKz中的一些配置。控制逻辑130可被实现为硬件、软件或者硬件和软件的组合。例如，控制逻辑130可以是根据算法操作的控制逻辑电路和/或执行控制逻辑代码的处理器。
擦除停止控制器150可控制对存储器装置100执行的擦除操作的停止和停止的擦除操作的重新开始。例如，擦除停止控制器150可控制存储器装置100响应于从图1的存储控制器200接收的擦除停止命令而停止存储器装置100正在执行的擦除操作，并且响应于从图1的存储控制器200接收的擦除重新开始命令而重新开始停止的擦除操作。当擦除停止控制器150停止擦除操作时，可执行与从图1的存储控制器200接收的编程命令或读命令对应的操作。
另外，擦除停止控制器150可生成并输出通过对擦除操作停止的次数进行计数而获得的停止计数值。每当擦除操作被停止时，停止计数值可增加一，并且当擦除操作完成时，累积计数值可被再次重置。输出的停止计数值可被存储在计数值存储装置170中。此外，擦除停止控制器150可接收存储在计数值存储装置170中的停止计数值以再次执行停止的擦除操作。
计数值存储装置170可由易失性存储器或非易失性存储器配置，并且可存储停止计数值。停止计数值可指示擦除操作停止的次数。另外，计数值存储装置170可根据擦除停止控制器150的请求来输出所存储的停止计数值。可基于输出的停止计数值再次执行停止的擦除操作。
图3是示出图2的存储器单元阵列的实施方式的图。
参照图2和图3，图3是示出图2的存储器单元阵列110中所包括的多个存储块BLK1至BLKz当中的任一个存储块BLKa的电路图。
彼此平行布置的第一选择线、字线和第二选择线可连接到存储块BLKa。例如，字线可彼此平行布置在第一选择线和第二选择线之间。这里，第一选择线可以是源极选择线SSL，第二选择线可以是漏极选择线DSL。
更具体地，存储块BLKa可包括连接在位线BL1至BLn与源极线SL之间的多个串。位线BL1至BLn可分别连接到串，并且源极线SL可共同连接到串。由于串可被配置为彼此相同，所以作为示例，将具体地描述连接到第一位线BL1的串ST。
串ST可包括串联连接在源极线SL与第一位线BL1之间的源极选择晶体管SST、多个存储器单元F1至F16和漏极选择晶体管DST。一个串ST可包括源极选择晶体管SST和漏极选择晶体管DST中的至少一个或更多个，并且可包括存储器单元F1至F16(超过图中所示的数量)。
源极选择晶体管SST的源极可连接到源极线SL，并且漏极选择晶体管DST的漏极可连接到第一位线BL1。存储器单元F1至F16可串联连接在源极选择晶体管SST与漏极选择晶体管DST之间。包括在不同串中的源极选择晶体管SST的栅极可连接到源极选择线SSL，漏极选择晶体管DST的栅极可连接到漏极选择线DSL，并且存储器单元F1至F16的栅极可连接到多条字线WL1至WL16。包括在不同串中的存储器单元当中的连接到同一字线的一组存储器单元可被称为物理页PPG。因此，存储块BLKa可包括字线WL1至WL16的数量的物理页PPG。
一个存储器单元可存储一比特的数据。这通常被称为单级单元(SLC)。在这种情况下，一个物理页PPG可存储一个逻辑页(LPG)数据。一个逻辑页(LPG)数据可包括一个物理页PPG中所包括的存储器单元的数量的数据比特。另外，一个存储器单元可存储两比特或更多比特的数据。这通常被称为多级单元(MLC)。在这种情况下，一个物理页PPG可存储两个或更多个逻辑页(LPG)数据。
在一个存储器单元中存储两比特或更多比特的数据的存储器单元被称为多级单元(MLC)，但是最近，随着存储在一个存储器单元中的数据的比特数增加，多级单元(MLC)是指存储两比特数据的存储器单元，存储三比特或更多比特的数据的存储器单元被称为三级单元(TLC)，存储四比特或更多比特的数据的存储器单元被称为四级单元(QLC)。另外，已开发了存储多比特数据的存储器单元方法，本实施方式可应用于存储两比特或更多比特的数据的存储器装置100。
图4是示出图2的存储器单元阵列110的另一实施方式的图。
参照图4，存储器单元阵列110包括多个存储块BLK1至BLKz。各个存储块可具有三维结构。各个存储块包括层叠在基板上的多个存储器单元。这多个存储器单元沿着+X方向、+Y方向和+Z方向布置。参照图5和图6更详细地描述各个存储块的结构。
图5是示出图4的存储块BLK1至BLKz中的任一个存储块BLKa的电路图。
参照图5，存储块BLKa包括多个单元串CS11至CS1m和CS21至CS2m。作为实施方式，多个单元串CS11至CS1m和CS21至CS2m中的每一个可形成为“U”形状。在存储块BLKa中，m个单元串布置在行方向(即，+X方向)上。在图5中，两个单元串布置在列方向(即，+Y方向)上。然而，这是为了描述方便，并且可理解，三个或更多个单元串可布置在列方向上。
多个单元串CS11至CS1m和CS21至CS2m中的每一个包括至少一个源极选择晶体管SST、第一存储器单元MC1至第n存储器单元MCn、管式晶体管PT以及至少一个漏极选择晶体管DST。
各个单元串的源极选择晶体管SST连接在公共源极线CSL与存储器单元MC1至MCp之间。
作为实施方式，布置在同一行中的单元串的源极选择晶体管连接到在行方向上延伸的源极选择线，并且布置在不同行中的单元串的源极选择晶体管连接到不同的源极选择线。在图5中，第一行的单元串CS11至CS1m的源极选择晶体管连接到第一源极选择线SSL1。第二行的单元串CS21至CS2m的源极选择晶体管连接到第二源极选择线SSL2。
作为另一实施方式，单元串CS11至CS1m和CS21至CS2m的源极选择晶体管可共同连接到一条源极选择线。
各个单元串的第一存储器单元MC1至第n存储器单元MCn连接在源极选择晶体管SST与漏极选择晶体管DST之间。
第一存储器单元MC1至第n存储器单元MCn可被分成第一存储器单元MC1至第p存储器单元MCp和第(p+1)存储器单元MCp+1至第n存储器单元MCn。第一存储器单元MC1至第p存储器单元MCp在与+Z方向相反的方向上依次布置，并且串联连接在源极选择晶体管SST与管式晶体管PT之间。第(p+1)存储器单元MCp+1至第n存储器单元MCn在+Z方向上依次布置，并且串联连接在管式晶体管PT与漏极选择晶体管DST之间。第一存储器单元MC1至第p存储器单元MCp和第(p+1)存储器单元MCp+1至第n存储器单元MCn通过管式晶体管PT彼此连接。各个单元串的第一存储器单元MC1至第n存储器单元MCn的栅极分别连接到第一字线WL1至第n字线WLn。
各个单元串的管式晶体管PT的栅极连接到管线PL。
各个单元串的漏极选择晶体管DST连接在对应位线与存储器单元MCp+1至MCn之间。布置在行方向上的单元串连接到在行方向上延伸的漏极选择线。第一行的单元串CS11至CS1m的漏极选择晶体管连接到第一漏极选择线DSL1。第二行的单元串CS21至CS2m的漏极选择晶体管连接到第二漏极选择线DSL2。
布置在列方向上的单元串连接到在列方向上延伸的位线。在图5中，第一列的单元串CS11和CS21连接到第一位线BL1。第m列的单元串CS1m和CS2m连接到第m位线BLm。
布置在行方向上的单元串中的连接到同一字线的存储器单元配置一个页。例如，第一行的单元串CS11至CS1m当中的连接到第一字线WL1的存储器单元配置一个页。第二行的单元串CS21至CS2m当中的连接到第一字线WL1的存储器单元配置另一页。可通过选择漏极选择线DSL1和DSL2中的任一个来选择布置在一个行方向上的单元串。可通过选择字线WL1至WLn中的任一个来选择所选单元串的一个页。
作为另一实施方式，代替第一位线BL1至第m位线BLm，可提供偶数位线和奇数位线。另外，布置在行方向上的单元串CS11至CS1m或CS21至SC2m当中的偶数编号单元串可分别连接到偶数位线，并且布置在行方向上的单元串CS11至CS1m或CS21至CS2m当中的奇数编号单元串可分别连接到奇数位线。
作为实施方式，第一存储器单元MC1至第n存储器单元MCn中的至少一个可用作虚设存储器单元。例如，提供至少一个虚设存储器单元以减小源极选择晶体管SST与存储器单元MC1至MCp之间的电场。另选地，提供至少一个虚设存储器单元以减小漏极选择晶体管DST与存储器单元MCp+1至MCn之间的电场。随着提供更多的虚设存储器单元，对存储块BLKa的操作的可靠性改进，然而，存储块BLKa的大小增加。随着提供更少的存储器单元，存储块BLKa的大小可减小，然而，对存储块BLKa的操作的可靠性可降低。
为了高效地控制至少一个虚设存储器单元，各个虚设存储器单元可具有所需阈值电压。在对存储块BLKa的擦除操作之前或之后，可执行对所有或一部分虚设存储器单元的编程操作。当在执行编程操作之后执行擦除操作时，通过控制施加到与各个虚设存储器单元连接的虚设字线的电压，虚设存储器单元可具有所需阈值电压。
图6是示出图4的存储块BLK1至BLKz当中的任一个存储块BLKb的电路图。
参照图6，存储块BLKb包括多个单元串CS11’至CS1m’和CS21’至CS2m’。多个单元串CS11’至CS1m’和CS21’至CS2m’中的每一个沿着+Z方向延伸。多个单元串CS11’至CS1m’和CS21’至CS2m’中的每一个包括层叠在存储块BLK1’下方的基板(未示出)上的至少一个源极选择晶体管SST、第一存储器单元MC1至第n存储器单元MCn以及至少一个漏极选择晶体管DST。
各个单元串的源极选择晶体管SST连接在公共源极线CSL与存储器单元MC1至MCn之间。布置在同一行中的单元串的源极选择晶体管连接到同一源极选择线。布置在第一行中的单元串CS11’至CS1m’的源极选择晶体管连接到第一源极选择线SSL1。布置在第二行中的单元串CS21’至CS2m’的源极选择晶体管连接到第二源极选择线SSL2。作为另一实施方式，单元串CS11’至CS1m’和CS21’至CS2m’的源极选择晶体管可共同连接到一条源极选择线。
各个单元串的第一存储器单元MC1至第n存储器单元MCn串联连接在源极选择晶体管SST与漏极选择晶体管DST之间。第一存储器单元MC1至第n存储器单元MCn的栅极分别连接到第一字线WL1至第n字线WLn。
各个单元串的漏极选择晶体管DST连接在对应位线与存储器单元MC1至MCn之间。布置在行方向上的单元串的漏极选择晶体管连接到在行方向上延伸的漏极选择线。第一行的单元串CS11’至CS1m’的漏极选择晶体管连接到第一漏极选择线DSL1。第二行的单元串CS21’至CS2m’的漏极选择晶体管连接到第二漏极选择线DSL2。
结果，除了从各个单元串排除管式晶体管PT之外，图6的存储块BLKb具有与图5的存储块BLKa相似的等效电路。
作为另一实施方式，代替第一位线BL1至第m位线BLm，可提供偶数位线和奇数位线。另外，布置在行方向上的单元串CS11’至CS1m’或CS21’至CS2m’当中的偶数编号单元串可分别连接到偶数位线，并且布置在行方向上的单元串CS11’至CS1m’或CS21’至CS2m’当中的奇数编号单元串可分别连接到奇数位线。
另外，为了减小源极选择晶体管SST与存储器单元MC1至MCn之间的电场，第一存储器单元MC1至第n存储器单元MCn中的至少一个可用作虚设存储器单元。
图7是示出当擦除操作被停止以及重新开始停止的擦除操作时图1的存储控制器200的操作的图。
图7示出在存储器装置100执行擦除操作时擦除操作被停止的处理以及在擦除操作停止之后再次执行擦除操作的处理。
在实施方式中，主机300可向存储控制器200输出擦除请求ERS_REQ。擦除请求ERS_REQ可以是对存储器装置100中所包括的多个存储块中的任一个中所包括的多个存储器单元的请求。
存储控制器200可响应于从主机300接收的擦除请求ERS_REQ而向存储器装置100输出擦除命令ERS_CMD。存储器装置100可响应于所接收的擦除命令ERS_CMD而对与擦除命令ERS_CMD对应的存储块执行擦除操作。
然而，在存储器装置100执行擦除操作时，可从主机300接收编程请求PGM_REQ或读请求READ_REQ。这里，编程请求PGM_REQ可以是对正在执行擦除操作的存储块以外的存储块中所包括的存储器单元的请求。另外，读请求READ_REQ可以是对正在执行擦除操作的存储块或另一存储块中所包括的存储器单元的请求。
在实施方式中，当存储器装置100在执行擦除操作的同时从主机300接收到编程请求PGM_REQ或读请求READ_REQ时，存储控制器200可向存储器装置100输出用于停止擦除操作的擦除停止命令ERS_SUS_CMD。即，存储控制器200可控制存储器装置100停止存储器装置100正在执行的擦除操作并且在擦除操作之前执行编程操作或读操作。
例如，当擦除操作被停止时，存储控制器200可向存储器装置100输出与编程请求PGM_REQ对应的编程命令PGM_CMD或者与读请求READ_REQ对应的读命令READ_CMD。在接收到编程命令PGM_CMD或读命令READ_CMD之后，存储器装置100可执行与各个命令对应的操作。
在实施方式中，当在擦除操作被停止之后直至与编程命令PGM_CMD或读命令READ_CMD对应的操作完成，存储控制器200没有从主机300接收到新编程请求PGM_REQ或新读请求READ_REQ时，存储控制器200可向存储器装置100输出用于重新开始停止的擦除操作的擦除重新开始命令ERS_RES_CMD。即，在擦除操作被停止之后，当与从存储控制器200接收的命令对应的所有操作完成时，可再次执行停止的擦除操作。
存储器装置100可基于从存储控制器200接收的擦除重新开始命令ERS_RES_CMD再次执行停止的擦除操作。此时，存储器装置100可执行新擦除操作，而不管先前擦除操作如何。即，存储器装置100可响应于擦除重新开始命令ERS_RES_CMD从头开始执行停止的擦除操作。
然而，当在重新开始擦除操作之后并且在擦除操作完成之前，存储控制器200再次从主机300接收到新编程请求PGM_REQ或新读请求READ_REQ时，存储控制器200可再次向存储器装置100输出擦除停止命令ERS_SUS_CMD。此后，存储器装置100可响应于擦除停止命令ERS_SUS_CMD而停止擦除操作并且执行与新编程命令PGM_CMD或新读命令READ_CMD对应的操作。
如上所述，直至擦除操作完成，存储器装置100可在确定是否从存储控制器200接收到新编程命令PGM_CMD或新读命令READ_CMD的同时确定是否重新开始停止的擦除操作。
在实施方式中，当在擦除操作被停止之后直至与编程命令PGM_CMD或读命令READ_CMD对应的操作完成，存储控制器200从主机300接收到新编程请求PGM_REQ或新读请求READ_REQ时，存储控制器200可向存储器装置100输出与新编程请求PGM_REQ或新读请求READ_REQ对应的新编程命令PGM_CMD或新读命令READ_CMD。即，存储控制器200可向存储器装置100输出新编程命令PGM_CMD或新读命令READ_CMD，而无需输出用于重新开始停止的擦除操作的擦除重新开始命令ERS_RES_CMD。
因此，直至与在擦除操作完成之前接收的编程请求PGM_REQ或读请求READ_REQ对应的编程操作或擦除操作完成，可能不再次执行停止的擦除操作。
在实施方式中，随着编程操作和读操作的速度增加，在擦除操作被停止之后直至停止的擦除操作被重新开始的时间可减少。即，擦除操作的停止和重新开始的重复可被加速。因此，随着擦除操作被重复地停止和重新开始，执行擦除操作的存储块中所包括的多个存储器单元的特性可改变。即，随着多个存储器单元的电荷转移特性改变，单元速度可增加或减小。
因此，随着在擦除操作被停止之后直至停止的擦除操作被重新开始的时间减少，需要在擦除操作期间改变要施加到与执行擦除操作的存储块连接的字线的电压电平。
参照图8A和图8B和后续附图更详细地描述随着在擦除操作被停止之后直至停止的擦除操作被重新开始的时间减少而改变的电压电平。
图8A和图8B是示出在图5的存储器单元阵列结构中在擦除操作期间施加到字线的电压的图。
参照图5、图8A和图8B，图8A是与图5的第一行的单元串CS11至CS1m当中的单元串CS11的存储器单元连接的多条字线WL1至WLn被配置为多个组GROUP11至16的图。图8B示出当字线未被分组(NO GROUPING)时或者当字线被分组(GROUPING)时在擦除操作期间施加到字线的电压。在图8A中，字线被分成第十一组GROUP11至第十六组GROUP16(即，六个组)，但是在另一实施方式中可被分成更多数量或更少数量的组。
参照图8A，图8A的第一字线WL1至第n字线WLn可以是分别连接到图5的第一存储器单元MC1至第n存储器单元MCn的栅极的字线。另外，单元串CS11的漏极选择晶体管DST的栅极可连接到第一漏极选择线DSL1，并且源极选择晶体管SST的栅极可连接到第一源极选择线SSL1。
结果，单元串CS11的存储器单元可由漏极选择晶体管DST、源极选择晶体管SST以及介于漏极选择晶体管DST和源极选择晶体管SST之间的第一存储器单元MC1至第n存储器单元MCn配置。此外，第一存储器单元MC1至第n存储器单元MCn可分别连接到第一字线WL1至第n字线WLn。
在图8A和图8B中，在图5的存储器单元阵列结构中，第一字线WL1至第n字线WLn可被分成第十一组GROUP11至第十六组GROUP16。在图8A和图8B中，第一字线WL1可被包括在第十一组GROUP11中，第二字线WL2至第a字线WLa可被包括在第十二组GROUP12中，第(a+1)至第b字线WLa+1至WLb可被包括在第十三组GROUP13中，第(b+1)字线WLb+1至第c字线WLc可被包括在第十四组GROUP14中，第(c+1)字线WLc+1至第(n-1)字线WLn-1可被包括在第十五组GROUP15中，第n字线WLn可被包括在第十六组GROUP16中。
在实施方式中，当存储块具有三维结构时，三维单元串的柱的宽度可从三维结构的上部到下部减小。另外，当存储块具有三维结构时，存储器单元之间的干扰和扰动发生可能增加。
因此，在擦除操作期间，图1的存储器装置100可将连接到存储块的多条字线分成多个组，并且将不同电平的电压施加到各个组的字线。
在实施方式中，在三维结构中，在擦除操作期间，图1的存储器装置100可从上部到下部增加施加到字线的电压。在三维结构中，由于电荷的转移可从上部到下部增加，所以施加到字线的电压电平可在擦除操作期间从上部到下部增加。即，为了调节上存储器单元和下存储器单元的擦除速度，可将不同电平的电压施加到上字线和下字线。
参照图8B，图8B的第一列示出字线组GROUP，第二列示出在擦除操作期间字线未被分组时(NO GROUPING)施加到字线的电压，第三列示出在擦除操作期间字线被分组时(GROUPING)施加到字线的电压。
在实施方式中，当在擦除操作期间字线未被分组时(NO GROUPING)，相同电平的电压可被施加到所有字线，即，包括在第十一组GROUP11至第十六组GROUP16中的字线。在图8B中，当字线未被分组时(NO GROUPING)，0.3V的电压可被施加到所有字线。
然而，当在擦除操作期间字线被分组时(GROUPING)，用于各个组的不同电平的电压可被施加到字线。
在图8B中，在擦除操作期间，0.6V的电压可被施加到第十一组GROUP11的字线，0.5V的电压可被施加到第十二组GROUP12的字线，0.4V的电压可被施加到第十三组GROUP13的字线，0.3V的电压可被施加到第十四组GROUP14的字线，0.2V的电压可被施加到第十五组GROUP15的字线，0.1V的电压可被施加到第十六组GROUP16的字线。即，施加到各个组的字线的电压电平可从串中的上部到下部增加。
在实施方式中，在擦除操作期间，图1的存储器装置100可将字线分成多个组，为各个组施加不同电平的电压，并且基于执行擦除操作的次数将偏移电压反映到各个电压。
参照图13A和图13B更详细地描述设定偏移电压的方法。
图9A和图9B是示出在图6的存储器单元阵列结构中在擦除操作期间施加到字线的电压的图。
参照图6、图9A和图9B，图9A是与图6的第一行的单元串CS11’至CS1m’当中的单元串CS11’的存储器单元连接的多条字线WL1至WLn被配置为多个组GROUP21至GROUP26的图。图9B示出当字线未被分组时(NO GROUPING)或者当字线被分组时(GROUPING)在擦除操作期间施加到字线的电压。在图9A中，字线被分成第二十一组GROUP21至第二十六组GROUP26(即，六个组)，但是在另一实施方式中可被分成更多数量或更少数量的组。
参照图9A，图9A的第一字线WL1至第n字线WLn可以是分别连接到图6的第一存储器单元MC1至第n存储器单元MCn的栅极的字线。另外，单元串CS11’的漏极选择晶体管DST的栅极可连接到第一漏极选择线DSL1，源极选择晶体管SST的栅极可连接到第一源极选择线SSL1，管式晶体管PT的栅极可连接到管线PL。
结果，单元串CS11’的存储器单元可由源极选择晶体管SST与管式晶体管PT之间的第一存储器单元MC1至第p存储器单元MCp以及漏极选择晶体管DST与管式晶体管PT之间的第(p+1)存储器单元MCp+1至第n存储器单元MCn配置。此外，第一存储器单元MC1至第n存储器单元MCn可分别连接到第一字线WL1至第n字线WLn。
在图9A和图9B中，在图6的存储器单元阵列结构中，第一字线WL1至第n字线WLn可被分成第二十一组GROUP21至第二十六组GROUP26。
在图9A和图9B中，第一字线WL1至第d字线WLd可被包括在第二十一组GROUP21中，第(d+1)字线WLd+1至第e字线WLe可被包括在第二十二组GROUP22中，第(e+1)字线WLe+1至第p字线WLp可被包括在第二十三组GROUP23中，第(p+1)字线WLp+1至第f字线WLf可被包括在第二十四组GROUP24中，第(f+1)字线WLf+1至第g字线WLg可被包括在第二十五组GROUP25中，第(g+1)字线WLg+1至第n字线WLn可被包括在第二十六组GROUP26中。
在实施方式中，基于管线PL，可能的情况是包括在第二十一组GROUP21和第二十六组GROUP26中的字线存在于相同位置，包括在第二十二组GROUP22和第二十五组GROUP25中的字线存在于相同位置，并且包括在第二十三组GROUP23和第二十四组GROUP24中的字线存在于相同位置。
在实施方式中，当存储块具有三维结构时，三维单元串的柱的宽度可从三维结构的上部到下部减小。另外，当存储块具有三维结构时，存储器单元之间发生的干扰和扰动可增加。
因此，在擦除操作期间，图1的存储器装置100可将连接到存储块的多条字线分成多个组，并且将不同电平的电压施加到各个组的字线。
在实施方式中，在三维结构中，在擦除操作期间，图1的存储器装置100可从上部到下部增加施加到字线的电压。在三维结构中，由于电荷的转移可从上部到下部增加，所以施加到字线的电压电平可在擦除操作期间从上部到下部增加。即，为了调节上存储器单元和下存储器单元的擦除速度，可将不同电平的电压施加到上字线和下字线。
例如，参照图9B，在擦除操作期间，施加到字线的电压电平可从第二十一组GROUP21到第二十三组GROUP23以及从第二十六组GROUP26到第二十四组GROUP24增加。
参照图9B，图9B的第一列示出字线组GROUP，第二列示出在擦除操作期间字线未被分组时(NO GROUPING)施加到字线的电压，第三列示出在擦除操作期间字线被分组时(GROUPING)施加到字线的电压。
在实施方式中，当在擦除操作期间字线未被分组时(NO GROUPING)，相同电平的电压可被施加到所有字线，即，包括在第二十一组GROUP21至第二十六组GROUP26中的字线。在图9B中，当字线未被分组时(NO GROUPING)，0.3V的电压可被施加到所有字线。
然而，当在擦除操作期间字线被分组时(GROUPING)，用于各个组的不同电平的电压可被施加到字线。
参照图9A和图9B，在图9A中，由于第二十一组GROUP21和第二十六组GROUP26的字线基于管线PL存在于相同位置，所以0.1V的相同电压可被施加到第二十一组GROUP21和第二十六组GROUP26的字线。由于第二十二组GROUP22和第二十五组GROUP25的字线基于管线PL存在于相同位置，所以0.2V的相同电压可被施加到第二十二组GROUP22和第二十五组GROUP25的字线。由于第二十三组GROUP23和第二十四组GROUP24的字线基于管线PL存在于相同位置，所以0.3V的相同电压可被施加到第二十三组GROUP23和第二十四组GROUP24的字线。即，施加到各个组的字线的电压电平可从串中的上部到下部增加。
在实施方式中，在擦除操作期间，图1的存储器装置100可将字线分成多个组，为各个组施加不同电平的电压，并且基于执行擦除操作的次数将偏移电压反映到各个电压。
参照图13A和图13B更详细地描述设定偏移电压的方法。
图10是示出存储停止计数的方法的图。
参照图2和图10，图10示出作为图2的存储器装置100中所包括的一些组件的擦除停止控制器150和计数值存储装置170。擦除停止控制器150和计数值存储装置170中的每一个可被包括在控制逻辑130中，或者可不被包括在控制逻辑130中并且可位于控制逻辑130外部。然而，在本图中，假设控制逻辑130中仅包括擦除停止控制器150。
如上所述，由于三维存储块结构中的存储器单元之间的干扰或扰动，在擦除操作期间，有必要将字线分成多个组并且为各个组施加不同电平的字线电压。
此外，随着擦除操作的停止与重新开始之间的时间减少，存储器单元的特性改变，并且为了将存储器单元的改变的特性反映到停止的擦除操作，图7的存储器装置100可对擦除操作的停止和重新开始重复的次数(即，擦除操作停止的次数)进行计数。此后，当重新开始停止的擦除操作时，图7的存储器装置100可通过反映基于所计数的擦除停止计数确定的偏移电压来确定要为各个字线组施加的电压。
在实施方式中，在图7的存储器装置100执行擦除操作时，图7的存储器装置100可从图7的主机300接收编程请求PGM_REQ或读请求READ_REQ。图7的存储控制器200可向图7的存储器装置100输出用于停止执行擦除操作的擦除停止命令ERS_SUS_CMD，以使得首先执行与编程请求PGM_REQ或读请求READ_REQ对应的操作。
在这种情况下，图7的存储器装置100可响应于擦除停止命令ERS_SUS_CMD而停止正在执行的擦除操作，并且可在擦除操作之前执行与从图7的存储控制器200接收的编程命令PGM_CMD对应的编程操作或者与从图7的存储控制器200接收的读命令READ_CMD对应的读操作。
例如，擦除停止控制器150可接收从图7的存储控制器200输出的擦除停止命令ERS_SUS_CMD并且执行与擦除停止命令ERS_SUS_CMD对应的操作。即，擦除停止控制器150可响应于擦除停止命令ERS_SUS_CMD而控制图2的***电路120停止正在执行的擦除操作。
此时，擦除停止控制器150可通过每当接收到擦除停止命令ERS_SUS_CMD时对接收到擦除停止命令ERS_SUS_CMD的次数进行计数来生成停止计数值SUS_COUNT_VAL。停止计数值SUS_COUNT_VAL的默认值可为“0”，并且停止计数值SUS_COUNT_VAL可递增。即，在擦除操作完成之前每当接收到擦除停止命令ERS_SUS_CMD时，擦除停止控制器150可生成增加“1”的停止计数值SUS_COUNT_VAL。
由擦除停止控制器150生成的停止计数值SUS_COUNT_VAL可被输出到计数值存储装置170，并且计数值存储装置170可存储停止计数值SUS_COUNT_VAL。这里，计数值存储装置170可利用易失性存储器或非易失性存储器来配置。
在响应于擦除停止命令ERS_SUS_CMD而停止擦除操作之后，可在擦除操作之前执行与从图7的存储控制器200接收的编程命令PGM_CMD对应的编程操作或者与读命令READ_CMD对应的读操作。此后，当编程操作或读操作完成时，可再次执行停止的擦除操作。
然而，当在重新开始停止的擦除操作之前从图7的主机300接收到新编程请求或新读请求时，可在停止的擦除操作之前执行与新编程请求对应的编程操作或与新读请求对应的读操作。
此外，即使在重新开始停止的擦除操作之后，当从图7的主机300接收到新编程请求或新读请求时，也可响应于从图7的存储控制器200输出的擦除停止命令ERS_SUS_CMD而停止正在执行的擦除操作。另外，可在停止的擦除操作之前执行与新编程请求对应的编程操作或与新读请求对应的读操作。
在实施方式中，直至擦除操作完成，每次接收到擦除停止命令ERS_SUS_CMD时，擦除停止控制器150可生成从现有停止计数值SUS_COUNT_VAL增加“1”的停止计数值SUS_COUNT_VAL。当停止的擦除操作完成时，停止计数值SUS_COUNT_VAL可被重置为默认值“0”。
图11是示出当重新开始擦除操作时基于停止计数值重新开始擦除操作的方法的图。
参照图2和图11，图11示出作为图2的存储器装置100中所包括的一些组件的电压发生器122、擦除停止控制器150和计数值存储装置170。擦除停止控制器150和计数值存储装置170中的每一个可被包括在控制逻辑130中，或者可不被包括在控制逻辑130中并且可位于控制逻辑130外部。然而，在本图中，假设控制逻辑130中仅包括擦除停止控制器150。
图11示出响应于图10的擦除停止命令ERS_SUS_CMD而停止擦除操作，在擦除操作之前执行编程操作或读操作，然后重新开始擦除操作的处理。
在实施方式中，在擦除操作被停止之后，当在擦除操作之前执行的编程操作或读操作完成时，图7的存储器装置100可从图7的存储控制器200接收擦除重新开始命令ERS_RES_CMD。擦除重新开始命令ERS_RES_CMD可以是指示再次执行停止的擦除操作的命令。
擦除停止控制器150可响应于擦除重新开始命令ERS_RES_CMD而执行再次执行停止的擦除操作的操作。当重新开始停止的擦除操作时，图7的存储器装置100可通过反映基于所计数的擦除操作停止的次数确定的偏移电压来确定要为各个字线组施加的电压。
例如，当擦除停止控制器150从图7的存储控制器200接收到擦除重新开始命令ERS_RES_CMD时，擦除停止控制器150可向计数值存储装置170输出用于获得停止计数值SUS_COUNT_VAL的停止计数请求SC_REQ。停止计数值SUS_COUNT_VAL可指示擦除操作停止的次数。计数值存储装置170可响应于停止计数请求SC_REQ而将所存储的停止计数值SUS_COUNT_VAL输出到擦除停止控制器150。
在实施方式中，擦除停止控制器150可控制电压发生器122基于所接收的停止计数值SUS_COUNT_VAL来生成用于重新开始停止的擦除操作的电压。例如，擦除停止控制器150可控制电压发生器122生成要施加到与停止擦除操作的存储块连接的多条字线的电压。
此时，擦除停止控制器150可基于停止计数值SUS_COUNT_VAL向电压发生器122输出操作信号OPSIG。操作信号OPSIG可以是指示基于三维存储块结构中擦除操作停止的次数来生成要施加到字线组和字线的电压的信号。在实施方式中，擦除停止控制器150可控制电压发生器122通过随着擦除操作停止的次数增加而增加偏移电压来生成施加到与停止擦除操作的存储块连接的字线的电压。
电压发生器122可响应于操作信号OPSIG而生成用于擦除操作的各种操作电压Vop。此时，操作电压Vop可以是反映三维存储块结构和擦除操作停止的次数的电压。例如，操作电压Vop可针对各个字线组具有不同的电平并且针对擦除操作停止的各个次数具有不同的电平。具体地，在一个串中，施加到字线组的电压电平可从上部到下部增加，并且施加到字线组的电压电平可随着擦除操作停止的次数增加而增加。
在实施方式中，由电压发生器122生成的操作电压Vop可通过图2的行解码器121被供应给图2的存储器单元阵列110。
图12是示出根据停止计数值所属的区段确定的偏移电压的图。
参照图12，图12的第一列示出停止计数值SUS_COUNT_VAL，第二列示出根据停止计数值SUS_COUNT_VAL所属的区段确定的偏移电压VOFFSET。停止计数值SUS_COUNT_VAL可指示正对图7的存储器装置100执行的擦除操作停止的次数，偏移电压VOFFSET可指示要施加到与执行擦除操作的存储块连接的字线的电压的偏移。
在图12中，停止计数值SUS_COUNT_VAL所属的区段由4个区段配置，但是在另一实施方式中，停止计数值SUS_COUNT_VAL所属的区段可被进一步细分。
在实施方式中，在图7的存储器装置100执行擦除操作时，存储器装置100可从图7的存储控制器200接收编程命令PGM_CMD或读命令READ_CMD。此时，图7的存储器装置100可停止擦除操作并且首先执行与编程命令PGM_CMD对应的编程操作或者与读命令READ_CMD对应的读操作。当编程操作或读操作结束时，可再次执行停止的擦除操作。
然而，当从图7的存储控制器200再次接收到新编程命令PGM_CMD或新读命令READ_CMD时，重新开始的擦除操作可被再次停止。
在实施方式中，随着编程操作速度和读操作速度增加，在擦除操作被停止之后直至擦除操作重新开始的时间可缩短。另外，随着在擦除操作被停止之后直至擦除操作重新开始的时间缩短，可重复地执行擦除操作的停止和重新开始。
因此，随着重复地执行擦除操作的停止和重新开始，存储器单元的电荷转移特性可改变。当存储器单元的电荷转移特性改变时，存储器单元的沟道特性可具有负场或正场。
为了将电荷转移特性的改变反映到停止的擦除操作，当重新开始停止的擦除操作时，可基于停止计数值SUS_COUNT_VAL来设定要施加到与存储块连接的字线的电压的偏移电压VOFFSET。
参照图12，当停止计数值SUS_COUNT_VAL小于100时，偏移电压VOFFSET可为“0”。即，仅当停止计数值SUS_COUNT_VAL等于或大于100时，才可设定偏移电压VOFFSET。
在实施方式中，当停止计数值SUS_COUNT_VAL大于或等于100且小于300时，偏移电压VOFFSET可为Vsa。例如，当重新开始停止的擦除操作时，当存储器单元的沟道特性改变为负场时，可施加电平比要施加到与停止擦除操作的存储块连接的字线的电压电平高Vsa的电压。然而，当存储器单元的沟道特性改变为正场时，可施加电平比要施加到与停止擦除操作的存储块连接的字线的电压电平低Vsa的电压。
在实施方式中，当停止计数值SUS_COUNT_VAL大于或等于300且小于500时，偏移电压VOFFSET可为Vsb。例如，当重新开始停止的擦除操作时，当存储器单元的沟道特性改变为负场时，可施加电平比要施加到与停止擦除操作的存储块连接的字线的电压电平高Vsb的电压。然而，当存储器单元的沟道特性改变为正场时，可施加电平比要施加到与停止擦除操作的存储块连接的字线的电压电平低Vsb的电压。
在实施方式中，当停止计数值SUS_COUNT_VAL大于或等于700时，偏移电压VOFFSET可为Vsc。例如，当重新开始停止的擦除操作时，当存储器单元的沟道特性改变为负场时，可施加电平比要施加到与停止擦除操作的存储块连接的字线的电压电平高Vsc的电压。然而，当存储器单元的沟道特性改变为正场时，可施加电平比要施加到与停止擦除操作的存储块连接的字线的电压电平低Vsc的电压。
这里，随着停止计数值SUS_COUNT_VAL增加，偏移电压VOFFSET可增加。例如，在图12的第二列中，偏移电压VOFFSET可从Vsa增加至Vsc。即，随着擦除操作停止的次数增加，由于存储器单元电荷的自由度相对增加并且电荷的迁移率增加，所以施加到字线的电压可增加。
图13A和图13B是示出根据停止计数值所属的区段以及是否执行分组而施加到各个字线组的电压的图。
参照图8A、图8B、图9A、图9B、图12、图13A和图13B，图13A示出在图8A的存储器单元阵列结构中针对各个字线组反映图12的偏移电压VOFFSET的电压。图13B示出在图9A的存储器单元阵列结构中针对各个字线组反映图12的偏移电压VOFFSET的电压。在图13A和图13B中，第一列示出划分连接到存储块的字线的组GROUP，第二列示出当字线未被分组时(NOGROUPING)重新开始擦除操作时施加到各个组的字线的电压，第三列示出当字线被分组时(GROUPING)重新开始擦除操作时施加到各个组的字线的电压。
在图13A和图13B中，字线被分成六个组，但是在另一实施方式中，字线可被分成更多数量或更少数量的组。
参照图13A，图13A示出当擦除操作停止的次数大于或等于100且小于300时施加到与停止擦除操作的存储块连接的字线的电压。即，图13A示出在停止计数值SUS_COUNT_VAL大于或等于100且小于300的情况下当重新开始擦除操作时施加到字线的电压。类似于图12，在图13A中，当擦除操作停止的次数大于或等于100且小于300时，假设偏移电压VOFFSET为Vsa。
在图8A和图8B中，第一字线WL1至第n字线WLn可被分组(GROUPING)或者不分组(NOGROUPING)。在实施方式中，当第一字线WL1至第n字线WLn被分组为多个组时(GROUPING)，在擦除操作期间，用于各个组的不同电压可被施加到字线。然而，当第一字线WL1至第n字线WLn未被分组时(NO GROUPING)，在擦除操作期间，相同电平的电压可被施加到所有字线。
因此，参照图8A、图8B和图13A，在图13A中，对执行擦除操作的存储块停止擦除操作的次数大于或等于100且小于300，并且第一字线WL1至第n字线WLn可不被分组为多个组(NO GROUPING)。此时，在擦除操作期间，当存储器单元的沟道特性改变为负场时，0.3V+Vsa电压可被施加到所有组GROUP11至GROUP16，当存储器单元的沟道特性改变为正场时，0.3V-Vsa电压可被施加到所有组GROUP11至GROUP16。
然而，当第一字线WL1至第n字线WLn被分组为多个组时(GROUPING)，可为各个组施加不同电平的电压。
例如，当存储器单元的沟道特性改变为负场时，0.6V+Vsa电压可被施加到第十一组GROUP11的字线，0.5V+Vsa电压可被施加到第十二组GROUP12的字线，0.4V+Vsa电压可被施加到第十三组GROUP13的字线，0.3V+Vsa电压可被施加到第十四组GROUP14的字线，0.2V+Vsa电压可被施加到第十五组GROUP15的字线，0.1V+Vsa电压可被施加到第十六组GROUP16的字线。
相反，当存储器单元的沟道特性改变为正场时，0.6V-Vsa电压可被施加到第十一组GROUP11的字线，0.5V-Vsa电压可被施加到第十二组GROUP12的字线，0.4V-Vsa电压可被施加到第十三组GROUP13的字线，0.3V-Vsa电压可被施加到第十四组GROUP14的字线，0.2V-Vsa电压可被施加到第十五组GROUP15的字线，0.1V-Vsa电压可被施加到第十六组GROUP16的字线。
参照图13B，图13B示出当擦除操作停止的次数大于或等于300且小于500时施加到与停止擦除操作的存储块连接的字线的电压。即，图13B示出在停止计数值SUS_COUNT_VAL大于或等于300且小于500的情况下当重新开始擦除操作时施加到字线的电压。类似于图12，在图13B中，当擦除操作停止的次数大于或等于300且小于500时，假设偏移电压VOFFSET为Vsb。
在图9A和图9B中，第一字线WL1至第n字线WLn可被分组(GROUPING)或不分组(NOGROUPING)。在实施方式中，当第一字线WL1至第n字线WLn被分组为多个组时(GROUPING)，在擦除操作期间，不同的电压可被施加到各个组的字线。然而，当第一字线WL1至第n字线WLn不被分组时(NO GROUPING)，在擦除操作期间，相同电平的电压可被施加到所有字线。
因此，参照图8A、图8B和图13B，在图13B中，对执行擦除操作的存储块停止擦除操作的次数大于或等于300且小于500，并且第一字线WL1至第n字线WLn可不被分组为多个组(NO GROUPING)。此时，在擦除操作期间，当存储器单元的沟道特性改变为负场时，0.3V+Vsb电压可被施加到所有组GROUP21至GROUP26，当存储器单元的沟道特性改变为正场时，0.3V-Vsb电压可被施加到所有组GROUP21至GROUP26。
然而，当第一字线WL1至第n字线WLn被分组为多个组时(GROUPING)，可为各个组施加不同电平的电压。
例如，当存储器单元的沟道特性改变为负场时，0.1V+Vsb电压可被施加到第二十一组GROUP21的字线，0.2V+Vsb电压可被施加到第二十二组GROUP22的字线，0.3V+Vsb电压可被施加到第二十三组GROUP23的字线，0.3V+Vsb电压可被施加到第二十四组GROUP24的字线，0.2V+Vsb电压可被施加到第二十五组GROUP25的字线，0.1V+Vsb电压可被施加到第二十六组GROUP26的字线。
相反，当存储器单元的沟道特性改变为正场时，0.1V-Vsb电压可被施加到第二十一组GROUP21的字线，0.2V-Vsb电压可被施加到第二十二组GROUP22的字线，0.3V-Vsb电压可被施加到第二十三组GROUP23的字线，0.3V-Vsb电压可被施加到第二十四组GROUP24的字线，0.2V-Vsb电压可被施加到第二十五组GROUP25的字线，0.1V-Vsb电压可被施加到第二十六组GROUP26的字线。
在图13A和图13B中，偏移电压VOFFSET被相同地施加到所有字线组，但是在另一实施方式中，可为各个字线组不同地施加偏移电压VOFFSET。例如，偏移电压VOFFSET可在三维存储块结构中从上部到下部增大或减小。即，可根据字线的位置不同地设定偏移电压VOFFSET。
图14是示出根据本公开的实施方式的存储器装置的操作的图。
参照图14，在步骤S1401中，存储器装置可执行擦除操作。擦除操作是与从存储控制器接收的擦除命令对应的操作，并且可以是擦除存储器装置中所包括的多个存储块中的任一个的存储器单元中所存储的数据的操作。
在步骤S1403中，存储器装置可在执行擦除操作的同时接收编程命令或读命令。例如，在存储器装置执行擦除操作时，存储控制器可从主机接收编程请求或读请求并且输出与编程请求对应的编程命令或与读请求对应的读命令，并且存储器装置可接收编程命令或读命令。
在步骤S1405中，存储器装置可停止正在执行的擦除操作，并且对擦除操作停止的次数进行计数。即，存储器装置可停止擦除操作，以便在擦除操作之前执行与在执行擦除操作的同时接收的编程命令对应的编程操作或与读命令对应的读操作。
此外，当重新开始擦除操作时，存储器装置可对擦除操作停止的次数进行计数以反映基于擦除操作停止的次数确定的偏移电压。
此后，在步骤S1407中，存储器装置可在擦除操作之前执行编程操作或读操作。
在步骤S1409中，当在擦除操作之前执行的编程操作或读操作完成时，存储器装置可确定是否从存储控制器接收到新编程命令或新读命令。当从存储控制器接收到新编程命令或新读命令时(是)，存储器装置可进行到步骤S1405以再次停止擦除操作(维持擦除操作停止状态)，并且可执行与新编程命令对应的编程操作或与新读命令对应的读操作。
即，当在擦除操作被停止之后从存储控制器接收到新编程命令或擦除命令时，可维持擦除操作的停止状态，并且当在重新开始停止的擦除操作之后从存储控制器接收到新编程命令或擦除命令时，存储器装置可再次停止擦除操作。
然而，当没有从存储控制器接收到新编程命令或新读命令时(否)，存储器装置可进行到步骤S1411以再次执行停止的擦除操作。
在步骤S1411中，存储器装置可基于所计数的擦除操作停止的次数来重新开始停止的擦除操作。例如，存储器装置可根据所计数的擦除操作停止的次数所属的区段来确定偏移电压，并且向与执行擦除操作的存储块连接的字线施加高偏移电压的电压。
此后，在步骤S1413中，可确定重新开始的擦除操作是否完成。当重新开始的擦除操作未完成时(否)，存储器装置可进行到步骤S1409以根据是否从存储控制器接收到新编程命令或新读命令来确定是否停止执行擦除操作。
图15是示出图1的存储控制器200的另一实施方式的图。
图15的存储控制器1000连接到主机和存储器装置。存储控制器1000被配置为响应于来自主机Host的请求来访问存储器装置。例如，存储控制器1000被配置为控制存储器装置的写操作、读操作、擦除操作和后台操作。存储控制器1000被配置为提供存储器装置与主机之间的接口。存储控制器1000被配置为驱动用于控制存储器装置的固件。
参照图15，存储控制器1000可包括处理器1010、存储器缓冲器1020、纠错电路(ECC)1030、主机接口1040、缓冲器控制器(或缓冲器控制电路)1050、存储器接口1060和总线1070。
总线1070可被配置为在存储控制器1000的组件之间提供通道。
处理器1010可控制存储控制器1000的总体操作并且可执行逻辑运算。处理器1010可通过主机接口1040与外部主机通信，并且通过存储器接口1060与存储器装置通信。另外，处理器1010可通过缓冲器控制器1050与存储器缓冲器1020通信。处理器1010可使用存储器缓冲器1020作为操作存储器、高速缓存存储器或缓冲存储器来控制存储装置的操作。
处理器1010可执行FTL的功能。处理器1010可通过FTL将主机所提供的LBA转换为PBA。FTL可使用映射表来接收LBA并将LBA转换为PBA。根据映射单位，闪存转换层的地址映射方法包括多种映射方法。代表性地址映射方法包括页映射方法、块映射方法和混合映射方法。
处理器1010被配置为将从主机接收的数据随机化。例如，处理器1010可使用随机化种子将从主机接收的数据随机化。随机化的数据作为要存储的数据被提供给存储器装置并被编程到存储器单元阵列。
处理器1010可通过驱动软件或固件来执行随机化和去随机化。
存储器缓冲器1020可用作处理器1010的操作存储器、高速缓存存储器或缓冲存储器。存储器缓冲器1020可存储由处理器1010执行的代码和命令。存储器缓冲器1020可存储由处理器1010处理的数据。存储器缓冲器1020可包括静态RAM(SRAM)或动态RAM(DRAM)。
纠错电路1030可执行纠错。纠错电路1030可基于要通过存储器接口1060写到存储器装置的数据来执行纠错编码(ECC编码)。纠错编码的数据可通过存储器接口1060被传送至存储器装置。纠错电路1030可对通过存储器接口1060从存储器装置接收的数据执行纠错解码(ECC解码)。例如，纠错电路1030可作为存储器接口1060的组件被包括在存储器接口1060中。
主机接口1040被配置为在处理器1010的控制下与外部主机通信。主机接口1040可被配置为使用诸如通用串行总线(USB)、串行AT附件(SATA)、串行附接SCSI(SAS)、高速芯片间(HSIC)、小型计算机***接口(SCSI)、高速***组件互连(PCI-E)、高速非易失性存储器(NVMe)、通用闪存(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插存储器模块(DIMM)、寄存DIMM(RDIMM)和负载减少DIMM(LRDIMM)的各种通信方法中的至少一种执行通信。
缓冲器控制器1050被配置为在处理器1010的控制下控制存储器缓冲器1020。
存储器接口1060被配置为在处理器1010的控制下与存储器装置通信。存储器接口1060可通过通道与存储器装置通信命令、地址和数据。
例如，存储控制器1000可不包括存储器缓冲器1020和缓冲器控制器1050。
例如，处理器1010可使用代码来控制存储控制器1000的操作。处理器1010可从设置在存储控制器1000内部的非易失性存储器装置(例如，只读存储器)加载代码。作为另一示例，处理器1010可通过存储器接口1060从存储器装置加载代码。
例如，存储控制器1000的总线1070可被分成控制总线和数据总线。数据总线可被配置为在存储控制器1000内发送数据，并且控制总线可被配置为在存储控制器1000内发送诸如命令和地址的控制信息。数据总线和控制总线可彼此分离以不相互干扰或相互影响。数据总线可连接到主机接口1040、缓冲器控制器1050、纠错电路1030和存储器接口1060。控制总线可连接到主机接口1040、处理器1010、缓冲器控制器1050、存储器缓冲器1020和存储器接口1060。
图16是示出应用根据本公开的实施方式的存储装置的存储卡***2000的框图。
参照图16，存储卡***2000包括存储控制器2100、存储器装置2200和连接器2300。
存储控制器2100连接到存储器装置2200。存储控制器2100被配置为访问存储器装置2200。例如，存储控制器2100被配置为控制存储器装置2200的读操作、写操作、擦除操作和后台操作。存储控制器2100被配置为提供存储器装置2200与主机之间的接口。存储控制器2100被配置为驱动用于控制存储器装置2200的固件。存储器装置2200可与参照图2描述的图1的存储器装置100等同地实现。
作为示例，存储控制器2100可包括诸如随机存取存储器(RAM)、处理器、主机接口、存储器接口和纠错电路的组件。
存储控制器2100可通过连接器2300与外部装置通信。存储控制器2100可根据特定通信标准来与外部装置(例如，主机)通信。作为示例，存储控制器2100被配置为通过诸如通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、***组件互连(PCI)、高速PCI(PCI-E)、高级技术附件(ATA)、串行ATA、并行ATA、小型计算机***接口(SCSI)、增强小型磁盘接口(ESDI)、集成驱动电子设备(IDE)、FireWire、通用闪存(UFS)、Wi-Fi、蓝牙和NVMe的各种通信标准中的至少一种来与外部装置通信。作为示例，连接器2300可由上述各种通信标准中的至少一种定义。
作为示例，存储器装置2200可被实现为各种非易失性存储器元件，例如电可擦除可编程ROM(EEPROM)、NAND闪存、NOR闪存、相变RAM(PRAM)、电阻RAM(ReRAM)、铁电RAM(FRAM)和自旋转移矩磁性RAM(STT-MRAM)。
存储控制器2100和存储器装置2200可被集成到一个半导体装置中以配置存储卡。例如，存储控制器2100和存储器装置2200可被集成到一个半导体装置中以配置诸如PC卡(个人计算机存储卡国际协会(PCMCIA))、紧凑闪存卡(CF)、智能媒体卡(SM或SMC)、记忆棒、多媒体卡(MMC、RS-MMC、MMCmicro或eMMC)、SD卡(SD、miniSD、microSD或SDHC)和通用闪存(UFS)的存储卡。
在实施方式中，当存储器装置2200在执行擦除操作的同时从存储控制器2100接收到编程命令或读命令时，存储器装置2200可停止执行擦除操作。即，可在擦除操作之前执行编程操作或读操作。
此后，当存储器装置2200没有接收到新编程命令或新读命令时，存储器装置2200可再次执行停止的擦除操作。然而，当存储器装置2200在擦除操作被停止的同时接收到新编程命令或新读命令时，或者当存储器装置2200在擦除操作被重新开始之后接收到新编程命令或新读命令时，可再次停止擦除操作。
在实施方式中，当再次执行停止的擦除操作时，存储器装置2200可基于擦除操作停止的次数来确定偏移电压。
在实施方式中，随着编程操作速度和读操作速度增加，在擦除操作被停止之后直至重新开始擦除操作的时间可缩短。另外，随着在擦除操作被停止之后直至重新开始擦除操作的时间缩短，可重复地执行擦除操作的停止和重新开始。因此，随着重复地执行擦除操作的停止和重新开始，存储器单元的电荷转移特性可能改变。
为了将电荷转移特性的改变反映到停止的擦除操作，当重新开始停止的擦除操作时，可基于擦除操作停止的次数来确定偏移电压。此时，随着擦除操作停止的次数增加，偏移电压可增加。在实施方式中，偏移电压的电平可被相同地施加到所有字线或者可为各个字线组不同地设定。
图17是示出应用了根据本公开的实施方式的存储装置的固态驱动器(SSD)***3000的框图。
参照图17，SSD***3000包括主机3100和SSD 3200。SSD 3200通过信号连接器3001来与主机3100交换信号SIG，并且通过电源连接器3002来接收电力PWR。SSD 3200包括SSD控制器3210、多个闪存3221至322n、辅助电源装置3230和缓冲存储器3240。
在实施方式中，SSD控制器3210可执行参照图1描述的存储控制器200的功能。
SSD控制器3210可响应于从主机3100接收的信号SIG来控制多个闪存3221至322n。作为示例，信号SIG可以是基于主机3100与SSD 3200之间的接口的信号。例如，信号SIG可以是由诸如通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、***组件互连(PCI)、高速PCI(PCI-E)、高级技术附件(ATA)、串行ATA、并行ATA、小型计算机***接口(SCSI)、增强小型磁盘接口(ESDI)、集成驱动电子设备(IDE)、FireWire、通用闪存(UFS)、Wi-Fi、蓝牙和NVMe的接口中的至少一种限定的信号。
在实施方式中，当闪存3221至322n中的任一个在执行擦除操作的同时从SSD控制器3210接收到编程命令或读命令时，对应闪存可停止执行擦除操作。即，可在擦除操作之前执行编程操作或读操作。
此后，当对应闪存没有接收到新编程命令或新读命令时，对应闪存可再次执行停止的擦除操作。然而，当对应闪存在擦除操作被停止的同时接收到新编程命令或新读命令时，或者当对应闪存在擦除操作被重新开始之后接收到新编程命令或新读命令时，可再次停止擦除操作。
在实施方式中，当再次执行停止的擦除操作时，对应闪存可基于擦除操作停止的次数来确定偏移电压。
在实施方式中，随着编程操作速度和读操作速度增加，在擦除操作被停止之后直至重新开始擦除操作的时间可缩短。另外，随着在擦除操作被停止之后直至重新开始擦除操作的时间缩短，可重复地执行擦除操作的停止和重新开始。因此，随着重复地执行擦除操作的停止和重新开始，存储器单元的电荷转移特性可能改变。
为了将电荷转移特性的改变反映到停止的擦除操作，当重新开始停止的擦除操作时，可基于擦除操作停止的次数来确定偏移电压。此时，随着擦除操作停止的次数增加，偏移电压可增加。在实施方式中，偏移电压的电平可被相同地施加到所有字线或者可为各个字线组不同地设定。
辅助电源装置3230通过电源连接器3002连接到主机3100。辅助电源装置3230可从主机3100接收电力PWR并且可用电力进行充电。当来自主机3100的电力供应不平稳时，辅助电源装置3230可提供SSD 3200的电力。作为示例，辅助电源装置3230可设置在SSD 3200中或者可设置在SSD 3200外部。例如，辅助电源装置3230可设置在主板上并且可向SSD 3200提供辅助电力。
缓冲存储器3240作为SSD 3200的缓冲存储器操作。例如，缓冲存储器3240可暂时存储从主机3100接收的数据或从多个闪存3221至322n接收的数据，或者可暂时存储闪存3221至322n的元数据(例如，映射表)。缓冲存储器3240可包括诸如DRAM、SDRAM、DDR SDRAM、LPDDR SDRAM和GRAM的易失性存储器，或者诸如FRAM、ReRAM、STT-MRAM和PRAM的非易失性存储器。
图18是示出应用了根据本公开的实施方式的存储装置的用户***4000的框图。
参照图18，用户***4000包括应用处理器4100、存储器模块4200、网络模块4300、存储模块4400和用户接口4500。
应用处理器4100可驱动包括在用户***4000中的组件、操作***(OS)、用户程序等。例如，应用处理器4100可包括控制包括在用户***4000中的组件的控制器、接口、图形引擎等。应用处理器4100可作为***芯片(SoC)来提供。
存储器模块4200可作为用户***4000的主存储器、操作存储器、缓冲存储器或高速缓存存储器操作。存储器模块4200可包括诸如DRAM、SDRAM、DDR SDRAM、DDR2 SDRAM、DDR3SDRAM、LPDDR SDARM、LPDDR2 SDRAM和LPDDR3SDRAM的易失性随机存取存储器，或者诸如PRAM、ReRAM、MRAM和FRAM的非易失性随机存取存储器。例如，应用处理器4100和存储器模块4200可基于堆叠式封装(POP)来封装并作为一个半导体封装来提供。
网络模块4300可与外部装置通信。例如，网络模块4300可支持诸如码分多址(CDMA)、全球移动通信***(GSM)、宽带CDMA(WCDMA)、CDMA-2000、时分多址(TDMA)、长期演进、Wimax、WLAN、UWB、蓝牙和WI-FI的无线通信。例如，网络模块4300可被包括在应用处理器4100中。
存储模块4400可存储数据。例如，存储模块4400可存储从应用处理器4100接收的数据。另选地，存储模块4400可将存储在存储模块4400中的数据发送到应用处理器4100。例如，存储模块4400可被实现为包括相变RAM(PRAM)、磁性RAM(MRAM)、电阻RAM(RRAM)、NAND闪存、NOR闪存和三维NAND闪存的非易失性半导体存储器元件。例如，存储模块4400可作为诸如存储卡的可移除存储装置(可移除驱动器)以及用户***4000的外部驱动器来提供。
例如，存储模块4400可包括多个非易失性存储器装置，并且这多个非易失性存储器装置可与参照图2和图3描述的存储器装置相同地操作。存储模块4400可与参照图1描述的存储装置50相同地操作。
在实施方式中，当存储模块4400在执行擦除操作的同时从应用处理器4100接收到编程命令或读命令时，存储模块4400可停止执行擦除操作。即，可在擦除操作之前执行编程操作或读操作。
此后，当存储模块4400没有接收到新编程命令或新读命令时，存储模块4400可再次执行停止的擦除操作。然而，当存储模块4400在擦除操作被停止的同时接收到新编程命令或新读命令时，或者当存储模块4400在擦除操作被重新开始之后接收到新编程命令或新读命令时，可再次停止擦除操作。
在实施方式中，当再次执行停止的擦除操作时，存储模块4400可基于擦除操作停止的次数来确定偏移电压。
在实施方式中，随着编程操作速度和读操作速度增加，在擦除操作被停止之后直至重新开始擦除操作的时间可缩短。另外，随着在擦除操作被停止之后直至重新开始擦除操作的时间缩短，可重复地执行擦除操作的停止和重新开始。因此，随着重复地执行擦除操作的停止和重新开始，存储器单元的电荷转移特性可能改变。
为了将电荷转移特性的改变反映到停止的擦除操作，当重新开始停止的擦除操作时，可基于擦除操作停止的次数来确定偏移电压。此时，随着擦除操作停止的次数增加，偏移电压可增加。在实施方式中，偏移电压的电平可被相同地施加到所有字线或者可为各个字线组不同地设定。
用户接口4500可包括用于向应用处理器4100输入数据或指令或者用于向外部装置输出数据的接口。例如，用户接口4500可包括诸如键盘、键区、按钮、触摸面板、触摸屏、触摸板、触摸球、相机、麦克风、陀螺仪传感器、振动传感器和压电元件的用户输入接口。用户接口4500可包括诸如液晶显示器(LCD)、有机发光二极管(OLED)显示装置、有源矩阵OLED(AMOLED)显示装置、LED、扬声器和监视器的用户输出接口。
相关申请的交叉引用
本申请要求2020年8月14日提交于韩国知识产权局的韩国专利申请号10-2020-0102725的优先权，其完整公开通过引用并入本文。

Claims (20)

1.一种包括多个存储块的存储器装置，该存储器装置包括：
电压发生器，该电压发生器被配置为生成在对所述多个存储块当中的所选存储块执行擦除操作时由所述存储器装置使用的电压；
擦除停止控制器，该擦除停止控制器被配置为控制停止和重新开始所述擦除操作，并且当所述擦除操作被停止时对所述擦除操作停止的次数进行计数以生成停止计数值；以及
计数值存储装置，该计数值存储装置被配置为存储和输出所述停止计数值。
2.根据权利要求1所述的存储器装置，其中，所述计数值存储装置包括易失性存储器单元和非易失性存储器单元中的一种。
3.根据权利要求1所述的存储器装置，其中，当所述擦除停止控制器在执行所述擦除操作时从存储控制器接收到编程命令和读命令中的一个时，所述擦除停止控制器被配置为控制所述存储器装置的***电路停止所述擦除操作。
4.根据权利要求3所述的存储器装置，其中，所述擦除停止控制器被配置为：
当在所述擦除操作被停止之后所述擦除停止控制器从所述存储控制器接收到新编程命令和新读命令中的一个时，维持所述擦除操作的停止状态；并且
当在重新开始停止的擦除操作之后所述擦除停止控制器从所述存储控制器接收到另一编程命令和另一读命令中的一个时，再次停止所述擦除操作。
5.根据权利要求3所述的存储器装置，其中，当重新开始所述擦除操作时，所述擦除停止控制器被配置为基于所述停止计数值来设定要施加到与所述所选存储块连接的字线的电压的偏移电压。
6.根据权利要求5所述的存储器装置，其中，所述擦除停止控制器被配置为：
随着所述停止计数值增加，将所述偏移电压设定为更大；并且
随着所述停止计数值减小，将所述偏移电压设定为更小。
7.根据权利要求5所述的存储器装置，其中，所述多个存储块中的每一个具有三维结构，并且所述擦除停止控制器被配置为根据连接到所述所选存储块的所述字线的位置而不同地设定所述偏移电压。
8.根据权利要求5所述的存储器装置，其中，所述多个存储块中的每一个具有三维结构，并且当连接到所述所选存储块的所述字线被分成多个组时，所述擦除停止控制器被配置为控制所述电压发生器生成比为所述多个组中的每一个设定的字线电压高所述偏移电压的电压。
9.根据权利要求5所述的存储器装置，其中，所述多个存储块中的每一个具有三维结构，并且当连接到所述所选存储块的所述字线被包括在一个组中时，所述擦除停止控制器被配置为控制所述电压发生器生成比要施加到与所述所选存储块连接的所述字线的电压高所述偏移电压的电压。
10.根据权利要求1所述的存储器装置，其中，
所述擦除停止控制器被配置为在所述擦除操作被停止之后向所述计数值存储装置输出用于获得所述停止计数值的停止计数请求，以使得基于所述停止计数值重新开始所述擦除操作；并且
所述计数值存储装置被配置为响应于所述停止计数请求而输出所存储的停止计数值。
11.一种操作包括多个存储块的存储器装置的方法，该方法包括以下步骤：
对所述多个存储块当中的所选存储块执行擦除操作；
当在执行所述擦除操作时接收到编程命令或擦除命令时，停止所述擦除操作；
当所述擦除操作被停止时，对所述擦除操作停止的次数进行计数以生成停止计数值；以及
在与所述编程命令或所述擦除命令对应的操作完成之后，基于所述停止计数值来重新开始所述擦除操作。
12.根据权利要求11所述的方法，其中，重新开始所述擦除操作的步骤包括以下步骤：基于所述停止计数值来设定要施加到与所述所选存储块连接的字线的电压的偏移电压。
13.根据权利要求12所述的方法，其中，设定所述偏移电压的步骤包括以下步骤：
随着所述停止计数值增加，将所述偏移电压设定为更大；以及
随着所述停止计数值减小，将所述偏移电压设定为更小。
14.根据权利要求12所述的方法，其中，当所述多个存储块中的每一个具有三维结构时，设定所述偏移电压的步骤包括以下步骤：根据连接到所述所选存储块的所述字线的位置而不同地设定所述偏移电压。
15.根据权利要求14所述的方法，其中，设定所述偏移电压的步骤包括以下步骤：
当所述所选存储块位于所述三维结构的上部时，将所述偏移电压设定为较小；以及
当所述所选存储块位于所述三维结构的下部时，将所述偏移电压设定为较大。
16.根据权利要求14所述的方法，其中，设定所述偏移电压的步骤包括以下步骤：
当所述所选存储块位于所述三维结构的上部时，将所述偏移电压设定为较大；以及
当所述所选存储块位于所述三维结构的下部时，将所述偏移电压设定为较小。
17.根据权利要求12所述的方法，其中，当所述多个存储块中的每一个具有三维结构并且连接到所述所选存储块的所述字线被分成多个组时，重新开始所述擦除操作的步骤包括以下步骤：施加比为所述多个组中的每一个设定的字线电压高所述偏移电压的电压。
18.根据权利要求12所述的方法，其中，当所述多个存储块中的每一个具有三维结构并且连接到所述所选存储块的所述字线被包括在一个组中时，重新开始所述擦除操作的步骤包括以下步骤：施加比要施加到与所述所选存储块连接的所述字线的电压高所述偏移电压的电压。
19.根据权利要求11所述的方法，该方法还包括以下步骤：将所述停止计数值存储在易失性存储器单元中。
20.根据权利要求19所述的方法，其中，重新开始所述擦除操作的步骤包括以下步骤：
输出用于获得存储在所述易失性存储器单元中的所述停止计数值的停止计数请求；以及
响应于所述停止计数请求而接收所述停止计数值。
CN202110365599.9A 2020-08-14 2021-04-06 存储器装置及其操作方法 Pending CN114078530A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200102725A KR20220021761A (ko) 2020-08-14 2020-08-14 메모리 장치 및 그 동작 방법
KR10-2020-0102725 2020-08-14

Publications (1)

Publication Number Publication Date
CN114078530A true CN114078530A (zh) 2022-02-22

Family

ID=80223007

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110365599.9A Pending CN114078530A (zh) 2020-08-14 2021-04-06 存储器装置及其操作方法

Country Status (3)

Country Link
US (1) US11373708B2 (zh)
KR (1) KR20220021761A (zh)
CN (1) CN114078530A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11735268B2 (en) * 2020-12-30 2023-08-22 Micron Technology, Inc. Memory devices for suspend and resume operations
CN115552707A (zh) 2021-02-23 2022-12-30 株式会社Lg新能源 通气装置及包括该通气装置的电池组

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9223514B2 (en) * 2009-09-09 2015-12-29 SanDisk Technologies, Inc. Erase suspend/resume for memory
US8364888B2 (en) * 2011-02-03 2013-01-29 Stec, Inc. Erase-suspend system and method
KR102187637B1 (ko) * 2014-02-03 2020-12-07 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 소거 방법
US9886214B2 (en) * 2015-12-11 2018-02-06 Ip Gem Group, Llc Nonvolatile memory system with erase suspend circuit and method for erase suspend management
US10203884B2 (en) 2016-03-30 2019-02-12 Intel Corporation Methods and apparatus to perform erase-suspend operations in memory devices
KR20180060885A (ko) 2016-11-29 2018-06-07 삼성전자주식회사 리줌 동작을 제어하는 불휘발성 메모리 장치의 동작 방법
KR102520540B1 (ko) * 2018-10-23 2023-04-12 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
KR102569820B1 (ko) * 2018-10-25 2023-08-24 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법

Also Published As

Publication number Publication date
US20220051725A1 (en) 2022-02-17
US11373708B2 (en) 2022-06-28
KR20220021761A (ko) 2022-02-22

Similar Documents

Publication Publication Date Title
US10665291B2 (en) Memory device and operating method thereof
CN111696608A (zh) 存储器装置及其操作方法
CN110275673B (zh) 存储装置及其操作方法
CN111435289B (zh) 映射数据访问性能提高的存储器控制器及其操作方法
CN111258793B (zh) 存储器控制器及其操作方法
CN110287130B (zh) 存储装置及其操作方法
KR102620255B1 (ko) 저장 장치 및 그 동작 방법
CN113539331B (zh) 存储器装置及其操作方法
CN111105836B (zh) 存储装置及其操作方法
US20200401328A1 (en) Storage device and method of operating the same
CN111105832A (zh) 存储装置和操作存储装置的方法
CN113760794A (zh) 存储装置和操作存储装置的方法
CN112017709A (zh) 存储器装置、存储控制器以及包括它们的存储装置
CN112002367B (zh) 存储器装置以及操作该存储器装置的方法
CN111445939B (zh) 存储装置及其操作方法
CN113096708A (zh) 存储器装置及其操作方法
KR20210128780A (ko) 메모리 컨트롤러 및 이를 포함하는 저장 장치
CN110619912B (zh) 存储装置以及该存储装置的操作方法
US11373708B2 (en) Memory device and method of operating the same
CN111341372B (zh) 存储装置以及操作存储装置的方法
CN114388038A (zh) 存储器设备及其操作方法
CN115083491A (zh) 存储器控制器和操作该存储器控制器的方法
CN114360593A (zh) 存储装置及其操作方法
CN114582399A (zh) 存储器装置及其操作方法
CN114496045A (zh) 存储器设备和操作存储器设备的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination