CN114068413A - 半导体结构的制作方法及半导体结构 - Google Patents

半导体结构的制作方法及半导体结构 Download PDF

Info

Publication number
CN114068413A
CN114068413A CN202010758023.4A CN202010758023A CN114068413A CN 114068413 A CN114068413 A CN 114068413A CN 202010758023 A CN202010758023 A CN 202010758023A CN 114068413 A CN114068413 A CN 114068413A
Authority
CN
China
Prior art keywords
layer
substrate
conductive layer
conductive
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010758023.4A
Other languages
English (en)
Other versions
CN114068413B (zh
Inventor
胡建城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202010758023.4A priority Critical patent/CN114068413B/zh
Priority claimed from CN202010758023.4A external-priority patent/CN114068413B/zh
Priority to PCT/CN2021/101636 priority patent/WO2022022171A1/zh
Priority to US17/406,031 priority patent/US11882682B2/en
Publication of CN114068413A publication Critical patent/CN114068413A/zh
Application granted granted Critical
Publication of CN114068413B publication Critical patent/CN114068413B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N97/00—Electric solid-state thin-film or thick-film devices, not otherwise provided for

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明实施例提供了一种半导体结构的制作方法及半导体结构，所述制作方法包括：提供一衬底，所述衬底中设置有阵列排布的若干接触垫，所述接触垫凸出于所述衬底的上表面；在所述衬底和所述接触垫表面形成第一阻挡层；在所述第一阻挡层表面形成第一导电层；在所述第一导电层的上表面刻蚀形成第一凹陷结构和第二凹陷结构，所述第一凹陷结构向下延伸至所述衬底，且所述第一凹陷结构在所述衬底上的投影环绕所述接触垫，所述第二凹陷结构形成于所述第一导电层中，且位于对应各所述接触垫上方；在所述第一导电层表面依次形成第一介质层、第二阻挡层和第二导电层。本发明的技术方案可以解决半导体结构在制作过程中结构不稳定的问题。

Description

半导体结构的制作方法及半导体结构
技术领域
本发明涉及半导体技术领域，具体而言，涉及一种半导体结构的制作方法及半导体结构。
背景技术
DRAM(Dynamic Random Access Memory，动态随机存取存储器)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。在DRAM中，电容器件与晶体管连接，用于保持存储器的内容。
电容器件是一种以静电场形式储存能量的无源电子元件。常见的电容器件包括下电极层、电容介质层及上电极层。相比较单面电容，双面电容可以提高单位面积内的电容值。
相关技术中，在制作一种双面电容时，通过在介质层结构上刻蚀出孔洞落在接触垫上，以孔洞为基体沉积薄膜制备下电极，去除剩余的介质层材料后，在下电极两侧依次沉积薄膜制备电介质和上电极构成双面电容结构。
在制作过程中以孔洞为基体沉积薄膜制备下电极，将会导致电容结构不够稳定。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本发明的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本发明实施例的目的在于提供一种半导体结构的制作方法及半导体结构，进而至少在一定程度上解决半导体结构在制作过程中结构不稳定的问题。
本发明的其它特性和优点将通过下面的详细描述变得显然，或部分地通过本发明的实践而习得。
根据本发明实施例的第一方面，提供了一种半导体结构的制作方法，所述制作方法包括：提供一衬底，所述衬底中设置有阵列排布的若干接触垫，所述接触垫凸出于所述衬底的上表面；在所述衬底和所述接触垫表面形成第一阻挡层；在所述第一阻挡层表面形成第一导电层；在所述第一导电层的上表面刻蚀形成第一凹陷结构和第二凹陷结构，所述第一凹陷结构向下延伸至所述衬底，且所述第一凹陷结构在所述衬底上的投影环绕所述接触垫，所述第二凹陷结构形成于所述第一导电层中，且位于对应各所述接触垫上方；在所述第一导电层表面依次形成第一介质层、第二阻挡层和第二导电层。
在一些实施例中，在所述衬底和所述接触垫表面形成第一阻挡层，包括：在所述衬底的鼻癌面和所述接触垫凸出于所述衬底顶面的部分的表面沉积氮化钛材料形成第一阻挡层。
在一些实施例中，在所述第一阻挡层表面形成第一导电层，包括：在所述第一阻挡层表面沉积多晶硅材料形成第一导电层。
在一些实施例中，在所述第一导电层表面依次形成第一介质层、第二阻挡层和第二导电层，包括：在所述第一导电层表面形成高K介质层作为所述第一介质层，所述高K介质层的材料包括氧化铪、氧化锆、氧化铝或其混合物中一种或多种。
在一些实施例中，在所述第一导电层表面依次形成第一介质层、第二阻挡层和第二导电层，包括：在所述第一介质层表面沉积氮化钛层材料形成第二阻挡层。
在一些实施例中，在所述第一导电层的上表面刻蚀形成第一凹陷结构和第二凹陷结构，包括：刻蚀所述第一导电层和所述第一阻挡层，停止于所述衬底上表面，形成位于所述接触垫上方且与所述接触垫对应相同数量的导电柱；刻蚀各所述导电柱的上表面，形成上方开口的空心筒状结构。
在一些实施例中，所述导电柱的横截面积大于所述接触垫的横截面积。
根据本发明实施例的第二方面，提供了一种半导体结构，所述半导体结构包括：一衬底，所述衬底中设置有阵列排布的若干接触垫，所述接触垫凸出于所述衬底的上表面；第一阻挡层，位于所述衬底和所述接触垫的表面；第一导电层，位于所述第一阻挡层表面；第一凹陷结构和第二凹陷结构，所述第一凹陷结构自所述第一导电层的上表面向下延伸至所述衬底，且所述第一凹陷结构在所述衬底上的投影环绕所述接触垫，所述第二凹陷结构形成于所述第一导电层中，且位于对应各所述接触垫上方；依次位于所述第一导电层上方的第一介质层、第二阻挡层和第二导电层。
在一些实施例中，所述第一介质层包括高K介质层，所述高K介质层的材料包括氧化铪、氧化锆、氧化铝或其混合物中一种或多种；和/或，所述第一导电层和所述第二导电层包括多晶硅层；和/或，所述第一阻挡层和所述第二阻挡层包括氮化钛层。
在一些实施例中，所述第一导电层包括所述第一凹陷结构和所述第二凹陷结构环绕形成的若干空心筒状导电柱，所述空心筒状导电柱与所述接触垫位置和数量一一对应，所述空心筒状导电柱的上方具有开口。
在一些实施例中，所述空心筒状导电柱的底部覆盖所述接触垫凸出于所述衬底上表面的部分。
在一些实施例中，所述第二凹陷结构的底部暴露出所述第一阻挡层。
本发明实施例提供的技术方案可以包括以下有益效果：
在本发明的一些实施例所提供的技术方案中，通过在第一导电层上刻蚀出凹陷结构，在第一导电层上形成与接触垫对应的下电极，有利于在制作过程中保持半导体结构的稳定。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。在附图中：
图1示意性示出了相关技术中的一种电容器件的剖面图；
图2示意性示出了本发明实施例一种半导体结构的制作方法的流程图；
图3至图5是步骤S201至步骤S203的剖面示意图；
图6是步骤S204中形成第一凹陷结构后的剖面示意图；
图7是步骤S204中形成第二凹陷结构后的剖面示意图；
图8是步骤S204中形成第一凹陷结构后的俯视图；
图9是步骤S204中形成第二凹陷结构后的俯视图；
图10是步骤S205中形成第一介质层后的剖面示意图；
图11是步骤S205中形成第二阻挡层后的剖面示意图；
图12是步骤S205中形成第二导电层后的剖面示意图。
具体实施方式
现在将参考附图更全面地描述示例性实施方式。然而，示例性实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本发明将更加全面和完整，并将示例性实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的模块翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。其它相对性的用语，例如“高”“低”“顶”“底”“左”“右”等也作具有类似含义。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
用语“一个”、“一”、“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。
相关技术中，在制作如图1所示的电容器件时，在衬底101中形成阵列排布的接触垫102，在氧化硅材质的介质层上刻蚀形成孔洞，并以孔洞为基体沉积薄膜制备下电极103，去除剩余的介质层材料后，在下电极103两侧依次沉积薄膜制备介质层105和上电极106、多晶硅107构成双面电容结构。其中，氮化硅材质的支撑层104和支撑层108用于增加半导体结构的稳定性。
在该制作过程中，以孔洞为基体沉积薄膜制备下电极，这将会导致电容结构不够稳定。
为解决上述问题，本发明实施例提供一种半导体结构的制作方法及半导体结构，以增强半导体结构在制作过程中的稳定性。
如图2所示，本发明实施例提供的半导体结构的制作方法包括：
步骤S201，提供一衬底，衬底中设置有阵列排布的若干接触垫，接触垫凸出于衬底的上表面。
步骤S202，在衬底和接触垫表面形成第一阻挡层。
步骤S203，在第一阻挡层表面形成第一导电层。
步骤S204，在第一导电层的上表面刻蚀形成第一凹陷结构和第二凹陷结构，第一凹陷结构向下延伸至衬底，且第一凹陷结构在衬底上的投影环绕接触垫，第二凹陷结构形成于第一导电层中，且位于对应各接触垫上方。
步骤S205，在第一导电层表面依次形成第一介质层、第二阻挡层和第二导电层。
在本发明实施例的技术方案中，在第一导电层中刻蚀形成凹陷结构，形成电容器件等半导体结构的下电极，相比较现有技术中在介质层中刻蚀形成孔洞，并以孔洞为基体沉积薄膜制备下电极，提高了半导体结构的稳定性。
本发明实施例的技术方案中，如图3所示，接触垫302按照阵列排布设置在衬底301中。其中，衬底301可以为氮化硅材质，接触垫302可以为多晶硅材质，但并不局限于此。接触垫302可以六方阵列排布，与后续制作的半导体结构的排布相对应。
在步骤S202中，如图4所示，在衬底301的表面和接触垫302凸出于衬底顶面的部分的表面沉积氮化钛材料形成第一阻挡层303。
本发明实施例中的沉积工艺可以使用用原子层沉积工艺(Atomic LayerDeposition)或等离子蒸气沉积工艺(Chemical Vapor Deposition)，且并不局限于此。
在步骤S203中，如图5所示，在第一阻挡层303表面沉积多晶硅材料形成第一导电层304。
步骤S204中，如图6所示，刻蚀第一导电层和第一阻挡层，停止于衬底，形成与接触垫相同数量的导电柱601。图7所示，在形成导电柱后刻蚀每个导电柱的上表面，形成上方开口的筒状结构。
如图7所示，导电柱的横截面呈H形。刻蚀形成第一凹陷结构的过程中，自第一导电层的上表面向下刻蚀，去除第一导电层部分材料和第一阻挡层部分材料，停止于衬底，即衬底暴露于第一凹陷结构的底部。刻蚀形成第一凹陷结构的过程中，自第一导电层的上表面向下刻蚀，仅去除第一导电层部分材料，第一凹陷结构的底部仍然为第一导电层材料。
如图7所示，导电柱的横截面积大于接触垫的横截面积。导电柱的下部将对应的接触垫和接触垫上附着的第一阻挡层包裹。导电柱的上部为中空结构，第一阻挡层和中空结构之间具有部分第一导电层材料。
这里，导电柱和与导电柱连接的阻挡层形成半导体结构的下电极。该半导体结构的下电极的下表面与接触垫结合。
如图6和图8所示，第一凹陷结构的在衬底上的投影与接触垫的在衬底上的投影不重合，第一凹陷结构的在衬底上的投影环绕接触垫在衬底上的投影。如图8所示，导电柱的顶部呈六方阵列排布，与接触垫302的排布相对应。
如图9所示，第二凹陷结构可以为开口901对应的圆柱状凹陷结构。
步骤S205中，如图10所示，可以在第一导电层304上方形成高K介质层作为第一介质层305。高K介质层的材料包括氧化铪、氧化锆、氧化铝或其混合物中一种或多种。
如图11所示，可以在第一介质层305表面沉积氮化钛材料形成第二阻挡层306。
在第二阻挡层306上方形成多晶硅层作为第二导电层307。半导体结构的上电极包括第二导电层307。
第一导电层304和第二导电层307可以为相同或不同材料，且均可选自由钨(W)、钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)以及铝(Al)所构成的群组，并且可以为单层或复合层结构。
高K介质可以为氧化锆(ZrOx)、氧化铪(HfOx)、氧化钛锆(ZrTiOx)、氧化钌(RuOx)、氧化锑(SbOx)、氧化铝(AlOx)所组成群组中的一种或两种以上所形成的介质层或介质叠层。
在本发明实施例提供的半导体结构的制作方法中，通过在第一导电层上刻蚀出凹陷结构，在第一导电层上形成与接触垫对应的下电极，有利于在制作过程中保持半导体结构的稳定。
如图12所示，本发明实施例提供的半导体结构包括：一衬底301，衬底中设置有多个阵列排布的若干接触垫302，接触垫302的厚度大凸出于衬底的厚度上表面；第一阻挡层303，位于衬底301和接触垫302的上方表面；第一导电层304，位于第一阻挡层上方的表面；第一凹陷结构和第二凹陷结构，第一凹陷结构自第一导电层304的上表面向下延伸至衬底301，且第一凹陷结构在衬底301上的投影环绕接触垫302，第二凹陷结构形成于第一导电层304中，且位于接触垫302上方，在其他实施例中，第二凹陷结构的底部还暴露出第一阻挡层；依次位于第一导电层304上方的第一介质层305、第二阻挡层306和第二导电层307。
在本发明实施例的技术方案中，在第一导电层中刻蚀凹陷结构，形成半导体结构的下电极，相比较相关技术中在介质层中刻蚀形成孔洞，并以孔洞为基体沉积薄膜制备下电极，提高了半导体结构结构的稳定性。
其中，第一介质层305可以为高K介质层，第一导电层304和第二导电层307可以为多晶硅层，第一阻挡层303和第二阻挡层306可以为氮化钛层。
半导体结构的第一导电层包括第一凹陷结构和第二凹陷结构环绕形成的若干空心筒状的导电柱601，该空心筒状的导电柱601与接触垫302位置和数量一一对应相同，该空心筒状的导电柱601的上部上方具有上方开口的筒状结构开口，空心筒状导电柱的底部覆盖接触垫凸出于衬底上表面的部分。
在第一导电层为多晶硅层时，导电柱601即为多晶硅柱。
在本发明实施例提供的半导体结构中，通过在第一导电层上刻蚀出凹陷结构，在第一导电层上形成与接触垫对应的下电极，有利于在制作过程中保持半导体结构的稳定。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本发明的其它实施方案。本申请旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本发明的真正范围和精神由下面的权利要求指出。
应当理解的是，本发明并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。

Claims (12)

1.一种半导体结构的制作方法，其特征在于，所述制作方法包括：
提供一衬底，所述衬底中设置有阵列排布的若干接触垫，所述接触垫凸出于所述衬底的上表面；
在所述衬底和所述接触垫表面形成第一阻挡层；
在所述第一阻挡层表面形成第一导电层；
在所述第一导电层的上表面刻蚀形成第一凹陷结构和第二凹陷结构，所述第一凹陷结构向下延伸至所述衬底，且所述第一凹陷结构在所述衬底上的投影环绕所述接触垫，所述第二凹陷结构形成于所述第一导电层中，且位于对应各所述接触垫上方；
在所述第一导电层表面依次形成第一介质层、第二阻挡层和第二导电层。
2.根据权利要求1所述的方法，其特征在于，在所述衬底和所述接触垫表面形成第一阻挡层，包括：
在所述衬底的表面和所述接触垫凸出于所述衬底顶面的部分的表面沉积氮化钛材料形成第一阻挡层。
3.根据权利要求1所述的方法，其特征在于，在所述第一阻挡层表面形成第一导电层，包括：
在所述第一阻挡层表面沉积多晶硅材料形成第一导电层。
4.根据权利要求1所述的方法，其特征在于，在所述第一导电层表面依次形成第一介质层、第二阻挡层和第二导电层，包括：在所述第一导电层表面形成高K介质层作为所述第一介质层，所述高K介质层的材料包括氧化铪、氧化锆、氧化铝或其混合物中一种或多种。
5.根据权利要求1所述的方法，其特征在于，在所述第一导电层表面依次形成第一介质层、第二阻挡层和第二导电层，包括：在所述第一介质层表面沉积氮化钛材料形成第二阻挡层。
6.根据权利要求1所述的方法，其特征在于，在所述第一导电层的上表面刻蚀形成第一凹陷结构和第二凹陷结构，包括：
刻蚀所述第一导电层和所述第一阻挡层，停止于所述衬底上表面，形成位于所述接触垫上方且与所述接触垫对应相同数量的导电柱；
刻蚀各所述导电柱的上表面，形成上方开口的空心筒状结构。
7.根据权利要求6所述的方法，其特征在于，所述导电柱的横截面积大于所述接触垫的横截面积。
8.一种半导体结构，其特征在于，所述半导体结构包括：
一衬底，所述衬底中设置有阵列排布的若干接触垫，所述接触垫凸出于所述衬底的上表面；
第一阻挡层，位于所述衬底和所述接触垫的表面；
第一导电层，位于所述第一阻挡层的表面；
第一凹陷结构和第二凹陷结构，所述第一凹陷结构自所述第一导电层的上表面向下延伸至所述衬底，且所述第一凹陷结构在所述衬底上的投影环绕所述接触垫，所述第二凹陷结构形成于所述第一导电层中，且位于所述接触垫上方；
依次位于所述第一导电层上方的第一介质层、第二阻挡层和第二导电层。
9.根据权利要求8所述的半导体结构，其特征在于，所述第一介质层包括高K介质层，所述高K介质层的材料包括氧化铪、氧化锆、氧化铝或其混合物中一种或多种；和/或，所述第一导电层和所述第二导电层包括多晶硅层；和/或，所述第一阻挡层和所述第二阻挡层包括氮化钛层。
10.根据权利要求8所述的半导体结构，其特征在于，所述第一导电层包括所述第一凹陷结构和所述第二凹陷结构环绕形成的若干空心筒状导电柱，所述空心筒状导电柱与所述接触垫位置和数量一一对应，所述空心筒状导电柱的上方具有开口。
11.根据权利要求10所述的半导体结构，其特征在于，所述空心筒状导电柱的底部覆盖所述接触垫凸出于所述衬底上表面的部分。
12.根据权利要求10所述的半导体结构，其特征在于，所述第二凹陷结构的底部暴露出所述第一阻挡层。
CN202010758023.4A 2020-07-31 2020-07-31 半导体结构的制作方法及半导体结构 Active CN114068413B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010758023.4A CN114068413B (zh) 2020-07-31 半导体结构的制作方法及半导体结构
PCT/CN2021/101636 WO2022022171A1 (zh) 2020-07-31 2021-06-22 半导体结构的制作方法及半导体结构
US17/406,031 US11882682B2 (en) 2020-07-31 2021-08-18 Method for manufacturing semiconductor structure, and semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010758023.4A CN114068413B (zh) 2020-07-31 半导体结构的制作方法及半导体结构

Publications (2)

Publication Number Publication Date
CN114068413A true CN114068413A (zh) 2022-02-18
CN114068413B CN114068413B (zh) 2024-07-02

Family

ID=

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204113B1 (en) * 1996-08-07 2001-03-20 United Microelectronics Corp. Method of forming data storage capacitors in dynamic random access memory cells
US20020113237A1 (en) * 2001-02-19 2002-08-22 Nec Corporation Semiconductor memory device for increasing access speed thereof
JP2003100996A (ja) * 2001-09-14 2003-04-04 Huabang Electronic Co Ltd スタックキャパシタ及びその製造方法
US20060113578A1 (en) * 2004-11-30 2006-06-01 Chung Eun-Ae Metal-insulator-metal capacitors with a chemical barrier layer in a lower electrode and methods of fabricating the same
CN101000893A (zh) * 2006-01-10 2007-07-18 财团法人工业技术研究院 Dram空心柱型电容器及其制造方法
US20070228435A1 (en) * 2006-04-03 2007-10-04 Nanya Technology Corporation Semiconductor device and fabrication thereof
US20100187588A1 (en) * 2009-01-29 2010-07-29 Kim Gil-Sub Semiconductor memory device including a cylinder type storage node and a method of fabricating the same
CN104517894A (zh) * 2013-09-29 2015-04-15 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US20190043865A1 (en) * 2017-08-01 2019-02-07 United Microelectronics Corp. Semiconductor structure with capacitor landing pad and method of make the same
CN111223843A (zh) * 2018-11-26 2020-06-02 长鑫存储技术有限公司 电容器阵列结构及其制造方法和包含它的半导体存储器

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204113B1 (en) * 1996-08-07 2001-03-20 United Microelectronics Corp. Method of forming data storage capacitors in dynamic random access memory cells
US20020113237A1 (en) * 2001-02-19 2002-08-22 Nec Corporation Semiconductor memory device for increasing access speed thereof
JP2003100996A (ja) * 2001-09-14 2003-04-04 Huabang Electronic Co Ltd スタックキャパシタ及びその製造方法
US20060113578A1 (en) * 2004-11-30 2006-06-01 Chung Eun-Ae Metal-insulator-metal capacitors with a chemical barrier layer in a lower electrode and methods of fabricating the same
CN101000893A (zh) * 2006-01-10 2007-07-18 财团法人工业技术研究院 Dram空心柱型电容器及其制造方法
US20070228435A1 (en) * 2006-04-03 2007-10-04 Nanya Technology Corporation Semiconductor device and fabrication thereof
US20100187588A1 (en) * 2009-01-29 2010-07-29 Kim Gil-Sub Semiconductor memory device including a cylinder type storage node and a method of fabricating the same
CN104517894A (zh) * 2013-09-29 2015-04-15 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US20190043865A1 (en) * 2017-08-01 2019-02-07 United Microelectronics Corp. Semiconductor structure with capacitor landing pad and method of make the same
CN111223843A (zh) * 2018-11-26 2020-06-02 长鑫存储技术有限公司 电容器阵列结构及其制造方法和包含它的半导体存储器

Also Published As

Publication number Publication date
WO2022022171A1 (zh) 2022-02-03

Similar Documents

Publication Publication Date Title
CN108550569B (zh) 半导体集成电路的电容装置及其制作方法
CN108447864B (zh) 半导体存储器件结构及其制作方法
JP3207110B2 (ja) コンデンサとその形成方法
KR970013366A (ko) 반도체 집적 회로장치의 제조방법
CN111108619B (zh) 电容器、包含电容器的集成组合件和形成集成组合件的方法
CN113314669B (zh) 双面电容结构及其形成方法
CN105826166A (zh) 金属-绝缘体-金属（mim）电容器和形成方法
JP2005322925A (ja) メモリ素子のキャパシタ及びその製造方法
US20100129978A1 (en) Method of fabricating semiconductor device having MIM capacitor
JP2020010031A (ja) 半導体メモリ素子
US20050045990A1 (en) Semiconductor device and method for fabricating the same
KR100496243B1 (ko) 반도체 장치
JPH07283376A (ja) 半導体メモリー装置のキャパシター製造方法
US6392264B2 (en) Semiconductor memory device and method of producing the same
US7781297B2 (en) Semiconductor device and method of fabricating the same
US20040009646A1 (en) Low temperature MIM capacitor for mixed-signal/RF applications
KR20060092643A (ko) 반도체 메모리 소자 및 그 제조 방법
CN114068413B (zh) 半导体结构的制作方法及半导体结构
CN114068413A (zh) 半导体结构的制作方法及半导体结构
US7592219B2 (en) Method of fabricating capacitor over bit line and bottom electrode thereof
US20080191255A1 (en) Ferroelectric random access memories (frams) having lower electrodes respectively self-aligned to node conductive layer patterns and methods of forming the same
US11882682B2 (en) Method for manufacturing semiconductor structure, and semiconductor structure
US11916102B2 (en) Double-sided capacitor structures and forming methods thereof
US8853821B2 (en) Vertical capacitors and methods of forming the same
JP2004031886A (ja) コンタクトの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant