CN114050167B - 面向医疗领域的半导体硅基的混合成像芯片及其制备方法 - Google Patents

Abstract

本申请提供一种面向医疗领域的半导体硅基的混合成像芯片及其制备方法，混合成像芯片包括半导体衬底和至少一个像素单元，每个像素单元包括微桥结构、电连接支撑柱及梁结构，微桥结构包括从上到下依次层叠布置的上介质层、第一半导体层、第二半导体层、第三半导体层及下介质层，第二半导体层的厚度大于第一半导体层的厚度，第二半导体层的厚度大于第三半导体层的厚度，通过如此设置可减少噪声。

Description

面向医疗领域的半导体硅基的混合成像芯片及其制备方法

技术领域

本申请涉及半导体技术领域，尤其涉及一种面向医疗领域的半导体硅基的混合成像芯片及其制备方法。

背景技术

混合成像芯片涉及半导体技术领域，其是一种热探测器，其原理是在半导体衬底内设置可见光吸收区，检测光经过半导体衬底底部射入后，经过可见光吸收区吸收，再照射到微桥结构上，利用微桥结构吸收红外线，并产生电阻、电容等信号的变化。

然而，当微桥结构内设有用于检测红外光强度的敏感层时，所检测到敏感层上的信号中存在较大的噪声。

发明内容

本申请一实施例提供一种面向医疗领域的半导体硅基的混合成像芯片，混合成像芯片包括半导体衬底和至少一个像素单元，每个像素单元包括：微桥结构、电连接支撑柱以及梁结构；

其中，电连接支撑柱位于半导体衬底上，电连接支撑柱通过梁结构支撑微桥结构，并将微桥结构上的第一电信号引出到半导体衬底内；

微桥结构包括从上到下依次层叠布置的上介质层、第一半导体层、第二半导体层、第三半导体层以及下介质层；第二半导体层的厚度大于第一半导体层的厚度，第二半导体层的厚度大于第三半导体层的厚度。

在一实施例中，第二半导体层的离子掺杂浓度大于第一半导体层的离子掺杂浓度，第二半导体层的离子掺杂浓度大于第三半导体层的离子掺杂浓度。

在一实施例中，第一半导体层和第三半导体层为N型半导体层，第二半导体层为P型半导体层。

在一实施例中，微桥结构上开设有第一电极孔和第二电极孔；

第一电极孔位于上介质层、第一半导体层以及第二半导体层内；第二电极孔位于上介质层、第一半导体层以及第二半导体层内；

微桥结构还包括第一电极和第二电极；第一电极位于第一电极孔内，第二电极位于第二电极孔内。

在一实施例中，第一电极孔和第二电极孔均呈倒梯形；

第一电极孔的底部到第三半导体层的下表面的距离大于第一预设距离阈值；第二电极孔的底部到第三半导体层的下表面的距离大于第一预设距离阈值；

且第一电极与第一半导体层之间的接触面低于第一半导体层的上表面；且第二电极与第一半导体层之间的接触面低于第一半导体层的上表面。

在一实施例中，梁结构包括第一蛇形梁、第二蛇形梁、第三蛇形梁以及第四蛇形梁；电连接支撑柱包括第一支撑柱、第二支撑柱、第三支撑柱、第四支撑柱、第五支撑柱以及第六支撑柱；

第一蛇形梁和第二蛇形梁位于第一平面，第三蛇形梁和第四蛇形梁位于第二平面，微桥结构位于第三平面；第三平面、第二平面和第一平面从上到下依次设置；且第一蛇形梁在半导体衬底上的投影和第三蛇形梁在半导体衬底上的投影部分重叠，第二蛇形梁在半导体衬底上的投影和第四蛇形梁在半导体衬底上的投影部分重叠；

第一支撑柱的第一端位于半导体衬底上，第一支撑的第二端与第一蛇形梁的第一端连接，第一蛇形梁的第二端与第三支撑柱的第一端连接，第三支撑柱的第二端与第三蛇形梁的第一端连接，第三蛇形梁的第二端与第五支撑柱的第一端连接，第五支撑柱的第二端支撑微桥结构；

第二支撑柱的第一端位于半导体衬底上，第二支撑的第二端与第二蛇形梁的第一端连接，第二蛇形梁的第二端与第四支撑柱的第一端连接，第四支撑柱的第二端与第四蛇形梁的第一端连接，第四蛇形梁的第二端与第六支撑柱的第一端连接，第六支撑柱的第二端支撑微桥结构。

本申请另一实施例提供一种面向医疗领域的半导体硅基的混合成像芯片的制备方法，包括：

获取半导体衬底，在半导体衬底上形成梁结构；

在梁结构上形成微桥结构；其中，在梁结构上形成微桥结构包括：在梁结构上形成第三牺牲层，在第三牺牲层上依次沉积介质材料以及半导体材料，以形成下介质层和半导体基层；在半导体基层内通过离子注入工艺形成从上到下依次设置的第一半导体层、第二半导体层以及第三半导体层；在半导体基层上沉积介质材料以形成上介质层；

在微桥结构上形成电连接支撑柱。

在一实施例中，在梁结构上形成微桥结构，还包括：

光刻蚀上介质层和半导体基层，以形成呈倒梯形的第一电极孔和呈倒梯形的第二电极孔；

继续在第一电极孔和第二电极孔中沉积金属材料，并去除第一电极孔中靠近半导体基层的上表面的金属材料，以及第二电极孔中靠近半导体基层的上表面的金属材料，以形成第一电极的第一基座和第二电极的第二基座；

继续在第一电极孔和第二电极孔中沉积介质材料，并去除第一电极孔上方的介质材料和第二电极孔上方的介质材料，露出第一电极的第一基座和第二电极的第二基座；

继续沉积金属材料并图形化，以形成第一电极的第一引出部分和第二电极的第二引出部分。

在一实施例中，光刻蚀上介质层和半导体基层，以形成呈倒梯形的第一电极孔和呈倒梯形的第二电极孔，具体包括：

在半导体基层上形成光刻胶层，控制第一光束和第二光束的聚焦位置均在光刻胶层的内部，且均与光刻胶层的上表面之间的距离小于光刻胶层的厚度的一半；

控制第一光束通过位于上方的光刻板的第一通孔照射到光刻胶层，以在第一通孔的位置形成第一电极孔；以及控制第二光束通过位于上方的光刻板的第二通孔照射到光刻胶层，以在第二通孔的位置形成第二电极孔。

在一实施例中，在半导体衬底上形成梁结构，具体包括：

在半导体衬底上依次形成第一牺牲层、第一蛇形梁、第二蛇形梁、第二牺牲层、第三蛇形梁以及第四蛇形梁；

相应地，在微桥结构上形成电连接支撑柱，具体包括：

在微桥结构上开设第一主凹槽、第二主凹槽、第三主凹槽、第四主凹槽、第五主凹槽以及第六主凹槽，第一主凹槽、第三主凹槽以及第五主凹槽位于第一蛇形梁的上方，第二主凹槽、第四主凹槽以及第六主凹槽位于第二蛇形梁的上方，且第一主凹槽的底部至第六主凹槽的底部均延伸到第三牺牲层的下表面；

在第三蛇形梁上的与第一主凹槽对应的位置开设第一子凹槽，在第四蛇形梁上的与第二主凹槽对应的位置开设第二子凹槽，在第三蛇形梁上的与第三主凹槽对应的位置开设第三子凹槽，在第四蛇形梁上的与第四主凹槽对应的位置开设第四子凹槽，且第一子凹槽的底部至第四子凹槽的底部均延伸到第二牺牲层的下表面；

在第一蛇形梁上的与第一子凹槽对应的位置开设第一从凹槽，在第二蛇形梁上的与第二子凹槽对应的位置开设第二从凹槽，且第一从凹槽的底部和第二从凹槽的底部均延伸到第一牺牲层的下表面；

在第一从凹槽、第二从凹槽、第三子凹槽、第四子凹槽、第五主凹槽以及第六主凹槽内形成多层薄膜组成的导电结构，以获得第一支撑柱、第二支撑柱、第三支撑柱、第四支撑柱、第五支撑柱以及第六支撑柱。

本申请提供面向医疗领域的半导体硅基的混合成像芯片及其制备方法，微桥结构包括上介质层、第一半导体层、第二半导体层、第三半导体层以及下介质层。其中，当第一半导体层、第二半导体层以及第三半导体层内有载流子流动时，第二半导体层内的载流子的流量比第一半导体层内的载流子的流量大至少一个数量级，第二半导体层内的载流子的流量比第三半导体层内的载流子的流量大至少一个数量级。通过如此设置，使载流子主要在第二半导体层内流动，减少第一半导体层上的载流子的流量，从而减少在第一半导体层和上介质层之间的界面上的散射作用，进而降低噪声强度或者消除噪声。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。

图1为本申请提供的一种微桥结构的示意图；

图2为本申请一实施例提供的面向医疗领域的半导体硅基的混合成像芯片的结构示意图；

图3A为图2所示实施例提供的面向医疗领域的半导体硅基的混合成像芯片中第一平面上的结构示意图；

图3B为图2所示实施例提供的面向医疗领域的半导体硅基的混合成像芯片中第二平面上的结构示意图；

图3C为图2所示实施例提供的面向医疗领域的半导体硅基的混合成像芯片中第三平面上的结构示意图；

图4A至图4E为本申请一实施例提供的面向医疗领域的半导体硅基的混合成像芯片中微桥结构的制备工艺图；

图5A至图5K为本申请一实施例提供的面向医疗领域的半导体硅基的混合成像芯片中电连接支撑柱的制备工艺图。

通过上述附图，已示出本申请明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本申请构思的范围，而是通过参考特定实施例为本领域技术人员说明本申请的概念。

具体实施方式

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。

本申请提供的面向医疗领域的半导体硅基的混合成像芯片（以下简称：混合成像芯片）主要应用于医疗领域，例如：将混合成像芯片用于人体温度监测，也就是通过使用混合成像芯片监测人体热辐射发射的红外光，而实现无接触的人体温度的监测，还可提高人体温度监测的效率。

混合成像芯片通常包括半导体衬底和多个像素单元，每个像素单元包括微桥结构、电连接支撑柱以及梁结构。其中，微桥结构、电连接支撑柱以及梁结构位于半导体衬底上方。电连接支撑柱通过梁结构支撑微桥结构，梁结构用于将微桥结构产生的第一电信号引出到电连接支撑柱，梁结构还起到隔热作用，避免热量从微桥结构传递到电连接支撑柱上。电连接支撑柱用于将第一电信号引出到半导体衬底内的处理电路，电连接支撑柱还用于支撑微桥结构。

在半导体衬底内还设有可见光区域，当第一光信号从混合成像芯片的底部射入时，可见光区域吸收光信号中的可见光，并产生第二电信号，通过解析第二电信号即可获得可见光强度。从可见光区域射出的第二光信号继续向上射入到微桥结构，微桥结构吸收第二光信号中的红外光产生第一电信号，并将第一电信号经过梁结构和电连接支撑柱引出到半导体衬底内的处理电路。

如图1所示，微桥结构上通常设有敏感电阻，敏感电阻包括第一介质保护层501、第二介质保护层503以及敏感层502，敏感电阻还设有第一引出端504和第二引出端505。其中，敏感层502位于第一介质保护层501和第二介质保护层503之间。第一引出端504和第二引出端505位于第一介质保护层501内，且第一引出端504和第二引出端505均与敏感层502的上表面接触，以实现由第一引出端504和第二引出端505将敏感层502上产生的第一电信号输出。

通常在制作敏感电阻时，会先沉积介质材料形成第二介质保护层503，再在第二介质保护层503上沉积金属材料形成敏感层502，再在敏感层502上沉积金属材料形成电极层，通过图形化电极层形成第一引出端504和第二引出端505，最后在沉积介质材料形成第一介质保护层501。

然而，在对电极层进行图形化处理生成第一引出端504和第二引出端505时，图形化过程中的刻蚀工艺和清洗工艺会损伤敏感层502的上表面，会在敏感层502的上表面形成大量缺陷，例如：悬挂键，又电极层的上表面与第一介质保护层501的下表面接触，电极层的材料和第一介质保护层的材料不同，会在电极层的上表面和第一介质保护层501的下表面之间的界面上形成更多缺陷。通常情况下，敏感层502上表面的载流子流动通道S1最短，敏感层502下表面的载流子流动通道S2最长，敏感层502内的载流子主要在敏感层502的上表面流动。敏感层502的上表面的大量缺陷会引起载流子的散射，从而使得第一电信号中的噪声较大。

为解决上述技术问题，本申请一实施例提供一种混合成像芯片，以降低微桥结构上的敏感电阻产生的噪声强度。本申请的技术构思是：将敏感层502设置成三层半导体层，三层半导体层依次标记为第一半导体层702、第二半导体层703以及第三半导体层704。其中，当第一半导体层702、第二半导体层703以及第三半导体层704内有载流子流动时，第二半导体层703内的载流子的流量比第一半导体层702内的载流子的流量大至少一个数量级，第二半导体层703内的载流子的流量比第三半导体层704内的载流子的流量大至少一个数量级。通过如此设置，使载流子主要在第二半导体层703内流动，减少第一半导体层702上的载流子的流量，从而减少在第一半导体层702和上介质层701之间的界面上的散射作用，进而降低噪声强度或者消除噪声。

如图2所示，本申请一实施例提供一种面向医疗领域的半导体硅基的混合成像芯片，该混合成像芯片包括微桥结构700、电连接支撑柱、梁结构以及半导体衬底600。

其中，电连接支撑柱位于半导体衬底600上，电连接支撑柱通过梁结构支撑微桥结构700，电连接支撑柱还用于将微桥结构700上的第一电信号引出到半导体衬底600内，由半导体衬底600内的处理电路对第一电信号进行解析获得红外光强度。梁结构除了将微桥结构700上的第一电信号引出到电连接支撑柱之外，还用于隔热，避免微桥结构700上的热量传递到电连接支撑柱上。在半导体衬底600内还设有可见光区域605，用于吸收可见光并产生第二电信号。

微桥结构700包括从上到下依次层叠布置的上介质层701、第一半导体层702、第二半导体层703、第三半导体层704以及下介质层705。第一半导体层702、第二半导体层703以及第三半导体层704内的载流子流动速率是随着所吸收热量变化而变化的。在微桥结构700内设有红外吸收层（图未示），用于吸收红外光后产生热量，并将热量传递至第一半导体层702至第三半导体层704，以改变第一半导体层702至第三半导体层704中载流子的流量。

其中，第一半导体层702、第二半导体层703以及第三半导体层704的掺杂浓度或者掺杂类型不同，以使第一半导体层702至第三半导体层704中载流子的流量不同。并且当第一半导体层702、第二半导体层703以及第三半导体层704内有载流子流动时，第二半导体层703内的载流子的流量比第一半导体层702内的载流子的流量大至少一个数量级，第二半导体层703内的载流子的流量比第三半导体层704内的载流子的流量大至少一个数量级。

在一实施例中，第二半导体层703的厚度大于第一半导体层702的厚度，第二半导体层703的厚度大于第三半导体层704的厚度，通过如此设置，可以进一步保证载流子主要在第二半导体层703内，减少第一半导体层702和上介质层701之间的界面上的散射作用。

在上述技术方案中，设置第一半导体层702、第二半导体层703以及第三半导体层704。通过控制第一半导体层702至第三半导体层704中的离子掺杂浓度或者离子掺杂类型，使得第一半导体层702至第三半导体层704中载流子的流量不同，并且在第一半导体层702至第三半导体层704内有载流子流动时，使第二半导体层703内的载流子的流量比第一半导体层702内的载流子的流量大至少一个数量级，使得二半导体层703内的载流子的流量比第三半导体层704内的载流子的流量大至少一个数量级。通过上述设置，控制载流子主要在第二半导体层703内流动，减少第一半导体层702上的载流子的流量，从而减少在第一半导体层702和上介质层701之间的界面上的散射作用，进而降低噪声强度或者消除噪声。

在一实施例中，第二半导体层703的离子掺杂浓度大于第一半导体层702的离子掺杂浓度，第二半导体层703的离子掺杂浓度大于第三半导体层704的离子掺杂浓度，也就是，第一半导体层702的阻值大于第二半导体层703的阻值，第三半导体层704的阻值大于第二半导体层703的阻值，通过如此设置，可以实现当第一半导体层702、第二半导体层703以及第三半导体层704内有载流子流动时，第二半导体层703内的载流子的流量比第一半导体层702内的载流子的流量大至少一个数量级，第二半导体层703内的载流子的流量比第三半导体层704内的载流子的流量大至少一个数量级。

在一实施例中，第一半导体层702和第三半导体层704可以为无掺杂非晶硅，第二半导体层703为掺杂非晶硅，当第一半导体层702至第三半导体层704内有载流子流动时，载流子主要通过掺杂非晶硅，而无掺杂非晶硅内的载流子的数量比较少，在无掺杂非晶硅的表面的载流子的数量更小，从而减少载流子的散射作用，进而降低噪声强度或者消除噪声。

在一实施例中，第一半导体层702和第三半导体层704为N型半导体层，第二半导体层703为P型半导体层，第一半导体层702和第二半导体层703之间形成PN结，第二半导体层703和第三半导体层704之间形成PN结，使得P型半导体层内的载流子无法进入到两侧的N型半导体层内，从而实现载流子主要在第二半导体层703流动，减少第一半导体层702和第三半导体层704的内部载流子的流量，减少第一半导体层702和上介质层701之间的界面上的散射，以及减少第二半导体层703和第三半导体层704之间的界面上的散射，以达到降低噪声的效果。

在一实施例中，继续参考图2，微桥结构700还包括第一电极711和第二电极708，微桥结构700上开设有第一电极孔729和第二电极孔728。第一电极711位于第一电极孔729内，第二电极708位于第二电极孔728内。第一电极孔729位于上介质层701、第一半导体层702以及第二半导体层703内，第二电极孔728位于上介质层701、第一半导体层702以及第二半导体层703内。也就是让第一电极711和第二电极708距离第三半导体层704的下表面有一定距离，从而降低第三半导体层704内的电场强度，可以进一步降低第三半导体层704内的载流子的流量，减少第三半导体层704和下介质层705之间的接触界面上的散射，降低噪声。

在一实施例中，第一电极孔729和第二电极孔728呈倒梯形，在通过沉积工艺形成第一电极711和第二电极708时，可以更好的作用到第一电极孔729的侧壁和第二电极孔728的侧壁，减少第一电极711和第二半导体层703之间接触面上的缺陷以及第二电极708和第二半导体层703之间接触面上的缺陷，使得第二半导体层703上的电流分布更加均匀，降低由于各个像素单元输出的第一电信号的非均匀性引起的噪声。

在一实施例中，第一电极孔729的底部到第三半导体层704的下表面的距离d1大于第一预设距离阈值，第二电极孔728的底部到第三半导体层704的下表面的距离d2大于第一预设距离阈值。第一电极孔729的底部到第三半导体层704的下表面的距离d1小于第二预设距离阈值，第二电极孔728的底部到第三半导体层704的下表面的距离d2小于第二预设距离阈值。其中，第一预设距离阈值可以为D3，D3为第三半导体层704的厚度，第二预设距离阈值可以为50%×D2+D3，D2为第二半导体层703的厚度。通过如此设置，在第一电极孔729内沉积金属材料形成第一电极711，以及在第二电极孔728内沉积金属材料形成第二电极708时，保证第一电极711和第二电极708到第三半导体层704的下表面有一定距离，从而降低第三半导体层704内的电场强度，可以进一步降低第三半导体层704内的载流子的流量，减少第三半导体层704和下介质层705之间的接触界面上的散射，降低噪声。

在一实施例中，第一电极711与第一半导体层702之间的接触面712低于第一半导体层702的上表面713，且第二电极708与第一半导体层702之间的接触面714低于第一半导体层702的上表面713，通过如此设置，使得第一电极711不会与第一半导体层702的上表面接触，将第一半导体层702内的电场集中在靠近第一半导体层702的下表面的区域，进一步减少载流子在第一半导体层702的上表面的流量，减少散射，从而降低噪声。此外，第一电极711和第二电极708均不与第一半导体层702的上表面接触，使电场区域下移，当第一半导体层702为N型区域，第二半导体层703为P型区域，在第一半导体层702内有耗尽区，可以进一步减少载流子在第一半导体层702内的流量，进一步减少第一半导体层702的上表面散射作用，起到降低噪声的效果。

在一实施例中，参考图2、图3A至图3C，梁结构包括第一蛇形梁100、第二蛇形梁200、第三蛇形梁300以及第四蛇形梁400，电连接支撑柱包括第一支撑柱901、第二支撑柱902、第三支撑柱903、第四支撑柱904、第五支撑柱905以及第六支撑柱906。

其中，第一蛇形梁100和第二蛇形梁200位于第一平面，第三蛇形梁300和第四蛇形梁400位于第二平面，微桥结构700位于第三平面。第三平面、第二平面和第一平面从上到下依次设置。且第一蛇形梁100在半导体衬底600上的投影和第三蛇形梁300在半导体衬底600上的投影部分重叠，第二蛇形梁200在半导体衬底600上的投影和第四蛇形梁400在半导体衬底600上的投影部分重叠。

第一支撑柱901位于半导体衬底600和第一蛇形梁100之间，参考图3A，第一支撑柱901的第一端位于半导体衬底600上，第一支撑柱901的第二端与第一蛇形梁100的第一端连接。第三支撑柱903位于第一蛇形梁100和第三蛇形梁300之间，参考图3A，第一蛇形梁100的第二端与第三支撑柱903的第一端连接，参考图3B，第三支撑柱903的第二端与第三蛇形梁300的第一端连接。第五支撑柱905位于第三蛇形梁300和微桥结构700之间，参考图3B，第三蛇形梁300的第二端与第五支撑柱905的第一端连接，参考图3C，第五支撑柱905的第二端支撑微桥结构700。其中，第五支撑柱905与微桥结构700上的第一电极711连接。通过如此设置，第五支撑柱905、第三蛇形梁300、第三支撑柱903、第一蛇形梁100以及第一支撑柱901不仅实现对微桥结构700的支撑，也形成一条信号引出通路，以实现将第一电极711输出的第一电信号引出到半导体衬底600内的处理电路。

第二支撑柱902位于半导体衬底600和第二蛇形梁200之间，参考图3A，第二支撑柱902的第一端位于半导体衬底600上，第二支撑柱902的第二端与第二蛇形梁200的第一端连接。第四支撑柱904位于第二蛇形梁200和第四蛇形梁400之间，参考图3A，第二蛇形梁200的第二端与第四支撑柱904的第一端连接，参考图3B，第四支撑柱904的第二端与第四蛇形梁400的第一端连接。第六支撑柱906位于第四蛇形梁400和微桥结构700之间，参考图3B，第四蛇形梁400的第二端与第六支撑柱906的第一端连接，参考图3C，第六支撑柱906的第二端支撑微桥结构700。其中，第六支撑柱906与微桥结构700上的第二电极708连接。通过如此设置，通过第六支撑柱906、第四蛇形梁400、第四支撑柱904、第二蛇形梁200以及第二支撑柱902实现对微桥结构700的支撑，形成另一条信号引出通路，以实现将第二电极708输出的电信号引出到半导体衬底600内。

参考图5I、图5J和图5K，第一支撑柱901、第二支撑柱902、第三支撑柱903、第四支撑柱904、第五支撑柱905以及第六支撑柱906的结构相同，且均为中空结构。下面以第一支撑柱901为例说明第一支撑柱901的结构，第一支撑柱901包括第一金属导电层、第一隔离保护层以及第一介质薄膜层，第一隔离保护层位于最外层，第一介质薄膜层位于最里层，第一金属导电层位于第一介质薄膜层和第一隔离保护层之间。第一金属导电层用于引出电信号，第一隔离保护层和第一介质薄膜层均起到保护和隔离作用。

继续参考图1，在半导体衬底600的上方形成有后道互连层606，后道互连层606包括两个着陆金属层604。其中一个着陆金属层604与第一支撑柱901接触，另一个着陆金属层604与第二支撑柱902接触，两个着陆金属层604均通过后道互连层606与半导体衬底600内的处理电路连接，以将微桥结构700上的电信号引出到处理电路内进行处理。

第一蛇形梁100包括第一蛇形金属层102、第一上蛇形介质层101以及第一下蛇形介质层103，第一蛇形金属层102位于第一上蛇形介质层101和第一下蛇形介质层103之间。第二蛇形梁200包括第二蛇形金属层202、第二上蛇形介质层201以及第二下蛇形介质层203，第二蛇形金属层202位于第二上蛇形介质层201和第二下蛇形介质层203之间。

第一蛇形金属层102的第一端与第一支撑柱901内的第一金属导电层连接，第一蛇形金属层102的第二端与第三支撑柱903内的第三金属导电层连接，第二蛇形金属层202的第一端与第二支撑柱902内的第二金属导电层连接，第二蛇形金属层202的第二端与第四支撑柱904内的第四金属导电层连接。

第三蛇形梁300包括第三蛇形金属层302、第三上蛇形介质层301以及第三下蛇形介质层303，第三蛇形金属层302位于第三上蛇形介质层301和第三下蛇形介质层303之间。第四蛇形梁400包括第四蛇形金属层402、第四上蛇形介质层401以及第四下蛇形介质层403，第四蛇形金属层402位于第四上蛇形介质层401和第四下蛇形介质层403之间。

第三蛇形金属层302的第一端与第三支撑柱903内的第三金属导电层连接，第三蛇形金属层302的第二端与第五支撑柱905内的第五金属导电层连接，第四蛇形金属层402的第一端与第四支撑柱904内的第四金属导电层连接，第四蛇形金属层402的第二端与第六支撑柱906内的第六金属导电层连接。

在上述技术方案中，微桥结构700单独占用层，这样填充因子最高，红外吸收最充分。第二蛇形梁200和第一蛇形梁100共占用完整一层，第三蛇形梁300和第四蛇形梁400共占用完整一层，梁结构可以设计成热导更低的结构，使得混合成像芯片能够在实现较高红外吸收率的同时，实现更高的灵敏度，有利于后续处理电路的读取和处理。同时，该工艺能够与CMOS工艺兼容，更易利用CMOS代工厂大规模生产优势，实现产品的大规模量产。且整个结构中支撑柱没有穿过四个蛇形梁中的任意一个，使得制作工艺难度降低。并且将梁结构放置在微桥结构700下方，以增加红外吸收或感光面积，提升性能。

通常情况下，在制作混合成像芯片时，制作顺序为：第一步制作位于同一层的第一支撑柱901和第二支撑柱902，第二步制作位于同一层的第一蛇形梁100和第二蛇形梁200，第三步制作位于同一层的第三支撑柱903和第四支撑柱904，第四步制作位于同一层的第三蛇形梁300和第四蛇形梁400，第五步制作位于同一层的第五支撑柱905和第六支撑柱906，第六步制作微桥结构700，由于第一支撑柱901和第二支撑柱902是中空结构，在形成第一支撑柱901和第二支撑柱902后，再继续沉积材料形成后续结构时，在第一支撑柱901的位置会形成凹坑，对于后续沉积材料所形成的层结构的表面不平整，对于后续的刻蚀工艺也会有影响，进而造成混合成像芯片的性能有影响。此外，还会在第一支撑柱901和第二支撑柱902的中空结构内部沉积不容易去除的材料，例如：金属材料或介质材料，这些也会影响混合成像芯片的性能。

本申请一实施例提供一种面向医疗领域的半导体硅基的混合成像芯片的制备方法，该制备方法具体包括如下步骤：

S101、获取半导体衬底600，在半导体衬底600上形成梁结构。

其中，在半导体衬底600上形成梁结构，具体包括：在半导体衬底600上依次形成第一牺牲层601、第一蛇形梁100、第二蛇形梁200、第二牺牲层602、第三蛇形梁300以及第四蛇形梁400。

更具体地，参考图2和图4A，在半导体衬底600内先形成可见光区域605以及后道互连层606。更具体地，通过在半导体衬底内注入离子以形成P型区域和N型区域，从而形成可见光区域605。再在可见光区域605上方通过沉积和图形化工艺形成后道互连层606，后道互连层606包括两个着陆金属层604。继续在半导体衬底600上沉积牺牲层材料，以形成第一牺牲层601。在第一牺牲层601上依次沉积介质材料形成第一介质层，在第一介质层上沉积金属材料形成第一金属层，在第一金属层上沉积介质材料形成第二介质层，对第一介质层、第一金属层以及第二介质层进行图形化，形成第一蛇形金属层102、第一上蛇形介质层101、第一下蛇形介质层103、第二蛇形金属层202、第二上蛇形介质层201以及第二下蛇形介质层203。其中，第一蛇形金属层102、第一上蛇形介质层101以及第一下蛇形介质层103构成第一蛇形梁100，第二蛇形金属层202、第二上蛇形介质层201以及第二下蛇形介质层203构成第二蛇形梁200。

在第一蛇形梁100和第二蛇形梁200上沉积牺牲层材料，以形成第二牺牲层602。第二牺牲层602上依次沉积介质材料形成第三介质层，在第三介质层上沉积金属材料形成第二金属层，在第二金属层上沉积介质材料形成第四介质层，对第三介质层、第二金属层以及第四介质层进行图形化，形成第三蛇形金属层302、第三上蛇形介质层301、第三下蛇形介质层303、第四蛇形金属层402、第四上蛇形介质层401以及第四下蛇形介质层403。第三蛇形金属层302、第三上蛇形介质层301以及第三下蛇形介质层303构成第三蛇形梁300，第四蛇形金属层402、第四上蛇形介质层401以及第四下蛇形介质层403构成第四蛇形梁400。

S102、在蛇形梁上形成微桥结构700。

其中，在第三蛇形梁300和第四蛇形梁400上形成第三牺牲层603，在第三牺牲层603上依次沉积介质材料以及半导体材料，以形成下介质层705和半导体基层。在半导体基层内通过离子注入形成第一半导体层702、第二半导体层703以及第三半导体层704。在半导体基层沉积介质材料以形成上介质层701。

在一实施例中，在向半导体基层内注入离子时，可以控制注入离子的浓度，以使半导体基层的上表面区域的离子浓度和半导体基层的下表面区域的离子浓度比较低，而半导体基层的中间区域的离子浓度比较高，从而使得形成的第一半导体层702的掺杂浓度低于第二半导体层703的掺杂浓度，形成的第三半导体层704的掺杂浓度低于第二半导体层703的掺杂浓度。

在一实施例中，还可以通过控制注入离子的类型，以使半导体基层的上表面区域和半导体基层的下表面区域为N型区域，半导体基层的中间区域为P型区域，形成第一半导体层702、第二半导体层703以及第三半导体层704。

在形成下介质层705、第一半导体层702、第二半导体层703、第三半导体层704以及下介质层705之后，使用光刻蚀上介质层701和半导体基层，以形成倒梯形的第一电极孔729和第二电极孔728。通过控制光刻工艺，第一电极孔729的底部到第三半导体层704的下表面的距离大于第一预设距离阈值，第一电极孔729的底部到第三半导体层704的下表面的距离小于第二预设距离阈值，第二电极孔728的底部到第三半导体层704的下表面的距离大于第一预设距离阈值，第二电极孔728的底部到第三半导体层704的下表面的距离小于第二预设距离阈值。

其中，在光刻蚀上介质层701和半导体基层以形成倒梯形的第一电极孔729和第二电极孔728时，采用焦点上移的工艺进行光刻。具体采用如下方案：

继续参考图4A和图4B，在半导体基层上形成光刻胶层721，控制第一光束和第二光束的聚焦位置均在光刻胶层721的内部，且均与光刻胶层721的上表面之间的距离L1小于光刻胶层721的厚度的一半L2/2，并让第一光束通过位于上方的光刻板725的第一通孔726照射到光刻胶层721，以在第一通孔726的位置形成第一电极孔729，第二光束通过位于上方的光刻板725的第二通孔727照射到光刻胶层721，以在第二通孔727的位置形成第二电极孔728。

在上述技术方案中，通过控制第一光束和第二光束的聚焦位置均在光刻胶层721的内部，且均与光刻胶层721的上表面之间的距离小于光刻胶层721的厚度的一半，光刻胶层721的上半部分区域过曝光，刻蚀尺寸较大，光刻胶层721的下半部分区域欠曝光，刻蚀尺寸偏小，从而得到倾斜角度的形貌，如图4A所示，并传递给下面的上介质层701和半导体基层，如图4B所示，从而形成呈倒梯形的第一电极孔729和第二电极孔728。

如图2和图4C所示，继续在第一电极孔729和第二电极孔728中沉积金属材料，并去除第一电极孔729中靠近半导体基层表面的金属材料，以及第二电极孔728中靠近半导体基层表面的金属材料，以形成第一电极711的第一基座709和第二电极708的第二基座706。如图2和图4D所示，并继续在第一电极孔729和第二电极孔728中沉积介质材料，形成第二介质薄膜层722，去除第一电极孔729和第二电极孔728上方的介质材料，露出第一电极711的第一基座709和第二电极708的第二基座706。继续沉积金属材料并图形化，以形成第一电极711的第一引出部分710和第二电极708的第二引出部分707，并继续沉积介质材料，形成第三介质薄膜层724，如图4E所示。通过上述工艺，可以实现使第一电极711与第一半导体层702之间的接触面低于第一半导体层702的上表面，且第二电极708与第一半导体层702之间的接触面低于第一半导体层702的上表面。

S103、在微桥结构700上形成电连接支撑柱。

其中，参考图5A、图5B和图5C在微桥结构700上开设第一主凹槽811、第二主凹槽812、第三主凹槽813、第四主凹槽814、第五主凹槽815以及第六主凹槽816，第一主凹槽811、第三主凹槽813和第五主凹槽815位于第一蛇形梁100的上方，第二主凹槽812、第四主凹槽814以及第六主凹槽816位于第二蛇形梁200的上方，且第一主凹槽811的底部、第二主凹槽812的底部、第三主凹槽813的底部、第四主凹槽814的底部、第五主凹槽815的底部以及第六主凹槽816均延伸到第三牺牲层603的下表面。

在一实施例中，参考图5D，第一主凹槽811位于微桥结构700的上表面的第一顶点，第二主凹槽812位于微桥结构700的上表面的第二顶点，第一顶点和第二顶点位于同一对角线上。第三主凹槽813位于微桥结构700的第一边上，且靠近第一边的中点，第四主凹槽814位于微桥结构700的第二边上，且靠近第二边的中点。第五主凹槽815位于微桥结构700的第三边上，且靠近第三边的中点，第六主凹槽816位于微桥结构700的第四边上，且靠近第四边的中点。其中，直线C-C为经过第一边的中点和第二边的中点的直线，第一边和第二边为相对边，第三边和第四边为相对边。

参考图5E，在第三蛇形梁300上的与第一主凹槽811对应的位置开设第一子凹槽821，且第一子凹槽821的底部延伸到第二牺牲层602的下表面，第一主凹槽811和第一子凹槽821构成第一中间阶梯槽。参考图5F，在第四蛇形梁400上的与第二主凹槽812对应的位置开设第二子凹槽822，且第二子凹槽822的底部延伸到第二牺牲层602的下表面，第二主凹槽812和第二子凹槽822构成第二中间阶梯槽。参考图5E，在第三蛇形梁300上的与第三主凹槽813对应的位置开设第三子凹槽823，且第三子凹槽823的底部延伸到第二牺牲层602的下表面，第三主凹槽813和第三子凹槽823构成第三阶梯槽。参考图5F，在第四蛇形梁400上的与第四主凹槽814对应的位置开设第四子凹槽824，且第四子凹槽824的底部延伸到第二牺牲层602的下表面，第四主凹槽814和第四子凹槽824构成第四阶梯槽。

参考图5G，在第一蛇形梁100上的与第一子凹槽821对应的位置开设第一从凹槽831，且第一从凹槽831的底部延伸到第一牺牲层601的下表面，第一主凹槽811、第一从凹槽831以及第一子凹槽821构成第一阶梯槽。参考图5H，在第二蛇形梁200上的与第二子凹槽822对应的位置开设第二从凹槽832，且第二从凹槽832的底部延伸到第一牺牲层601的下表面。第二主凹槽812、第二从凹槽832以及第二子凹槽822构成第二阶梯槽。

继续依次沉积介质材料、金属材料和介质材料，并去除第三主凹槽813、第四主凹槽814、第一子凹槽821、第一主凹槽811、第二主凹槽812以及第二子凹槽822内的介质材料和金属材料，以实现在第一从凹槽831、第二从凹槽832、第三子凹槽823、第四子凹槽824、第五主凹槽815以及第六主凹槽816内形成多层薄膜组成的导电结构，以获得第一支撑柱901、第二支撑柱902、第三支撑柱903、第四支撑柱904、第五支撑柱905以及第六支撑柱906，如图5I、图5J和图5K所示。

更具体地，先沉积介质材料，并去除第一从凹槽831的底部的介质材料、第二从凹槽832的底部的介质材料、第三子凹槽823的底部的介质材料、第四子凹槽824的底部的介质材料、第五主凹槽815的底部的介质材料以及第六主凹槽816的底部的介质材料，还需要去除第一从凹槽831的侧壁的顶部区域的介质材料、第二从凹槽832的侧壁的顶部区域的介质材料、第三子凹槽823的侧壁的顶部区域的介质材料、第四子凹槽824的侧壁的顶部区域的介质材料、第五主凹槽815的侧壁的顶部区域的介质材料以及第六主凹槽816的侧壁的顶部区域的介质材料，再继续沉积金属材料形成第三支撑柱内的第三金属导电层和第四支撑柱内的第四金属导电层时，与相应的蛇形梁内的蛇形金属层连接，形成第一支撑柱内的第一金属导电层和第二支撑柱内的第二金属导电层时，可以实现与相应的蛇形梁内的蛇形金属以及着陆金属层604连接，形成第五支撑柱内的第五金属导电层和第六支撑柱内的第六金属导电层时，可以实现与相应的蛇形梁内的蛇形金属以及微桥结构700连接。

再依次沉积金属材料和介质材料，并去除第三主凹槽813、第四主凹槽814、第一子凹槽821、第一主凹槽811、第二主凹槽812以及第二子凹槽822内的介质材料和金属材料，以实现在第一从凹槽831、第二从凹槽832、第三子凹槽823、第四子凹槽824、第五主凹槽815以及第六主凹槽816内形成多层薄膜组成的导电结构，以获得第一支撑柱901、第二支撑柱902、第三支撑柱903、第四支撑柱904、第五支撑柱905以及第六支撑柱906。

在上述技术方案中，在半导体衬底600上依次形成第一牺牲层601、第一蛇形梁100、第二蛇形梁200、第二牺牲层602、第三蛇形梁300、第四蛇形梁400、第三牺牲层603和微桥结构700，再通过开槽和沉积形成第一支撑柱901、第二支撑柱902、第三支撑柱903、第四支撑柱904、第五支撑柱905以及第六支撑柱906。在形成第一蛇形梁100、第二蛇形梁200、第三蛇形梁300、第四蛇形梁400以及微桥结构700时，没有开设深度比较大的槽，通过材料的沉积形成的各层的平整度比较好，有利于刻蚀形成六个蛇形梁以及微桥结构700。且最后形成六个支撑柱，不会在各个支撑柱的中空结构内沉积无法去除的多余材料。通过上述设置，从各层平整度和各个支撑柱的中空结构内材料去除方面提高性能。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由下面的权利要求书指出。

应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求书来限制。

Claims (5)

1.一种面向医疗领域的半导体硅基的混合成像芯片的制备方法，其特征在于，包括：

获取半导体衬底，在所述半导体衬底上形成梁结构；

在所述梁结构上形成微桥结构；

在所述微桥结构上形成电连接支撑柱；

其中，在所述梁结构上形成微桥结构包括：

在所述梁结构上形成第三牺牲层，在所述第三牺牲层上依次沉积介质材料以及半导体材料，以形成下介质层和半导体基层；

在所述半导体基层内通过离子注入工艺形成从上到下依次设置的第一半导体层、第二半导体层以及第三半导体层；其中，第二半导体层的离子掺杂浓度大于第一半导体层的离子掺杂浓度，第二半导体层的离子掺杂浓度大于第三半导体层的离子掺杂浓度；所述第二半导体层的厚度大于所述第一半导体层的厚度，所述第二半导体层的厚度大于所述第三半导体层的厚度；

在所述半导体基层上沉积介质材料以形成上介质层；

其中，在所述半导体衬底上形成梁结构，具体包括：

在所述半导体衬底上依次形成第一牺牲层、第一蛇形梁、第二蛇形梁、第二牺牲层、第三蛇形梁以及第四蛇形梁；

相应地，在所述微桥结构上形成电连接支撑柱，具体包括：

在所述微桥结构上开设第一主凹槽、第二主凹槽、第三主凹槽、第四主凹槽、第五主凹槽以及第六主凹槽，所述第一主凹槽、所述第三主凹槽以及第五主凹槽位于所述第一蛇形梁的上方，所述第二主凹槽、所述第四主凹槽以及第六主凹槽位于所述第二蛇形梁的上方，且所述第一主凹槽的底部至第六主凹槽的底部均延伸到所述第三牺牲层的下表面；

在所述第三蛇形梁上的与所述第一主凹槽对应的位置开设第一子凹槽，在所述第四蛇形梁上的与所述第二主凹槽对应的位置开设第二子凹槽，在所述第三蛇形梁上的与所述第三主凹槽对应的位置开设第三子凹槽，在所述第四蛇形梁上的与所述第四主凹槽对应的位置开设第四子凹槽，且所述第一子凹槽的底部至第四子凹槽的底部均延伸到所述第二牺牲层的下表面；

在所述第一蛇形梁上的与所述第一子凹槽对应的位置开设第一从凹槽，在所述第二蛇形梁上的与所述第二子凹槽对应的位置开设第二从凹槽，且所述第一从凹槽的底部和所述第二从凹槽的底部均延伸到所述第一牺牲层的下表面；

在所述第一从凹槽、所述第二从凹槽、所述第三子凹槽、所述第四子凹槽、所述第五主凹槽以及所述第六主凹槽内形成多层薄膜组成的导电结构，以获得第一支撑柱、第二支撑柱、第三支撑柱、第四支撑柱、第五支撑柱以及第六支撑柱；

其中，在所述梁结构上形成微桥结构，还包括：

光刻蚀所述上介质层和所述半导体基层，以形成呈倒梯形的第一电极孔和呈倒梯形的第二电极孔；其中，所述第一电极孔的底部到所述第三半导体层的下表面的距离大于第一预设距离阈值；所述第二电极孔的底部到所述第三半导体层的下表面的距离大于第一预设距离阈值；

继续在所述第一电极孔和所述第二电极孔中沉积金属材料，并去除所述第一电极孔中靠近所述半导体基层的上表面的金属材料，以及所述第二电极孔中靠近所述半导体基层的上表面的金属材料，形成所述第一电极的第一基座和所述第二电极的第二基座；使所述第一电极的第一基座与第一半导体层之间的接触面低于所述第一半导体层的上表面；且所述第二电极的第二基座与第一半导体层之间的接触面低于所述第一半导体层的上表面；

继续在所述第一电极孔和所述第二电极孔中沉积介质材料，并去除所述第一电极孔上方的介质材料和所述第二电极孔上方的介质材料，露出所述第一电极的第一基座和所述第二电极的第二基座；

继续沉积金属材料并图形化，以形成所述第一电极的第一引出部分和所述第二电极的第二引出部分。

2.根据权利要求1所述的制备方法，其特征在于，所述光刻蚀所述上介质层和所述半导体基层，以形成呈倒梯形的第一电极孔和呈倒梯形的第二电极孔，具体包括：

在所述半导体基层上形成光刻胶层，控制第一光束和第二光束的聚焦位置均在所述光刻胶层的内部，且均与所述光刻胶层的上表面之间的距离小于所述光刻胶层的厚度的一半；

控制第一光束通过位于上方的光刻板的第一通孔照射到所述光刻胶层，以在所述第一通孔的位置形成第一电极孔；以及控制第二光束通过位于上方的光刻板的第二通孔照射到所述光刻胶层，以在所述第二通孔的位置形成第二电极孔。

3.一种基于权利要求1或2所述的制备方法所形成的面向医疗领域的半导体硅基的混合成像芯片，其特征在于，所述混合成像芯片包括半导体衬底和至少一个像素单元，每个像素单元包括：微桥结构、电连接支撑柱以及梁结构；

其中，所述电连接支撑柱位于所述半导体衬底上，所述电连接支撑柱通过所述梁结构支撑所述微桥结构，并将所述微桥结构上的第一电信号引出到所述半导体衬底内；

所述微桥结构包括从上到下依次层叠布置的上介质层、第一半导体层、第二半导体层、第三半导体层以及下介质层；所述第二半导体层的厚度大于所述第一半导体层的厚度，所述第二半导体层的厚度大于所述第三半导体层的厚度；

所述第二半导体层的离子掺杂浓度大于所述第一半导体层的离子掺杂浓度，所述第二半导体层的离子掺杂浓度大于所述第三半导体层的离子掺杂浓度；

其中，所述梁结构包括第一蛇形梁、第二蛇形梁、第三蛇形梁以及第四蛇形梁；所述电连接支撑柱包括第一支撑柱、第二支撑柱、第三支撑柱、第四支撑柱、第五支撑柱以及第六支撑柱；

所述第一蛇形梁和所述第二蛇形梁位于第一平面，所述第三蛇形梁和所述第四蛇形梁位于第二平面，所述微桥结构位于第三平面；所述第三平面、所述第二平面和第一平面从上到下依次设置；且所述第一蛇形梁在所述半导体衬底上的投影和所述第三蛇形梁在所述半导体衬底上的投影部分重叠，所述第二蛇形梁在所述半导体衬底上的投影和所述第四蛇形梁在所述半导体衬底上的投影部分重叠；

所述第一支撑柱的第一端位于所述半导体衬底上，所述第一支撑柱的第二端与所述第一蛇形梁的第一端连接，所述第一蛇形梁的第二端与所述第三支撑柱的第一端连接，所述第三支撑柱的第二端与第三蛇形梁的第一端连接，所述第三蛇形梁的第二端与所述第五支撑柱的第一端连接，所述第五支撑柱的第二端支撑所述微桥结构；

所述第二支撑柱的第一端位于所述半导体衬底上，所述第二支撑柱的第二端与所述第二蛇形梁的第一端连接，所述第二蛇形梁的第二端与所述第四支撑柱的第一端连接，所述第四支撑柱的第二端与第四蛇形梁的第一端连接，所述第四蛇形梁的第二端与所述第六支撑柱的第一端连接，所述第六支撑柱的第二端支撑所述微桥结构；

其中，所述第一电极孔和所述第二电极孔均呈倒梯形；

所述第一电极孔的底部到所述第三半导体层的下表面的距离大于第一预设距离阈值；所述第二电极孔的底部到所述第三半导体层的下表面的距离大于第一预设距离阈值；

且所述第一电极的第一基座与第一半导体层之间的接触面低于所述第一半导体层的上表面；且所述第二电极的第二基座与第一半导体层之间的接触面低于所述第一半导体层的上表面。

4.根据权利要求3所述的混合成像芯片，其特征在于，所述第一半导体层和所述第三半导体层为N型半导体层，所述第二半导体层为P型半导体层。

5.根据权利要求3或4所述的混合成像芯片，其特征在于，所述微桥结构上开设有第一电极孔和第二电极孔；

所述第一电极孔位于所述上介质层、所述第一半导体层以及所述第二半导体层内；所述第二电极孔位于所述上介质层、所述第一半导体层以及所述第二半导体层内；

所述微桥结构还包括第一电极和第二电极；所述第一电极位于所述第一电极孔内，所述第二电极位于所述第二电极孔内。

Images