CN114038900A - Tvs芯片及其生产方法 - Google Patents
Tvs芯片及其生产方法 Download PDFInfo
- Publication number
- CN114038900A CN114038900A CN202111139076.9A CN202111139076A CN114038900A CN 114038900 A CN114038900 A CN 114038900A CN 202111139076 A CN202111139076 A CN 202111139076A CN 114038900 A CN114038900 A CN 114038900A
- Authority
- CN
- China
- Prior art keywords
- silicon substrate
- layer
- junction
- junction layer
- tvs chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 95
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 95
- 239000010703 silicon Substances 0.000 claims abstract description 95
- 239000000758 substrate Substances 0.000 claims abstract description 85
- 238000009792 diffusion process Methods 0.000 claims abstract description 40
- 238000004140 cleaning Methods 0.000 claims abstract description 20
- 239000007788 liquid Substances 0.000 claims abstract description 20
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 12
- 238000001259 photo etching Methods 0.000 claims abstract description 7
- 239000011248 coating agent Substances 0.000 claims abstract description 5
- 238000000576 coating method Methods 0.000 claims abstract description 5
- 230000001590 oxidative effect Effects 0.000 claims abstract description 4
- 238000005530 etching Methods 0.000 claims description 19
- 239000011521 glass Substances 0.000 claims description 14
- 238000002161 passivation Methods 0.000 claims description 13
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 8
- 229910052796 boron Inorganic materials 0.000 claims description 8
- 238000005520 cutting process Methods 0.000 claims description 8
- 229910052698 phosphorus Inorganic materials 0.000 claims description 8
- 239000011574 phosphorus Substances 0.000 claims description 8
- 238000001035 drying Methods 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 238000000206 photolithography Methods 0.000 claims description 5
- 230000007797 corrosion Effects 0.000 claims description 4
- 238000005260 corrosion Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 21
- 230000007547 defect Effects 0.000 abstract description 8
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 239000000243 solution Substances 0.000 description 16
- 230000008569 process Effects 0.000 description 13
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000012535 impurity Substances 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- LDDQLRUQCUTJBB-UHFFFAOYSA-N ammonium fluoride Chemical compound [NH4+].[F-] LDDQLRUQCUTJBB-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003638 chemical reducing agent Substances 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8613—Mesa PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66136—PN junction diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Weting (AREA)
Abstract
本发明提供一种TVS芯片及其生产方法，涉及半导体领域。本发明通过硅衬底清洗后进行氧化，形成氧化膜；氧化膜表面涂覆光刻胶，采用光刻的方式将需要扩散的区域氧化膜去除，形成开沟区；将开沟后的硅衬底放入腐蚀液，形成浅沟；去光刻胶，对硅衬底进行清洗；硅衬底表面附扩散源，浅沟内被扩散，形成外层深结层；去除氧化膜，并清洗硅衬底；硅衬底表面区域附上扩散源，所有区域被扩散，形成内层浅结层。本发明因为两次扩散形成了两个PN结层，外层的深结可以保护内层的浅结，从而有效加强PN结保护和降低晶格缺陷污染的能力，降低漏电流。同时，通过浅沟对扩散源进行定位，能方便后续操作，方便生产。
Description
技术领域
本发明涉及半导体技术领域，具体涉及一种TVS芯片及其生产方法。
背景技术
瞬态电压抑制二极管(Transient Voltage Suppressor)简称TVS，是一种二极管形式的高效能保护器件。当TVS二极管的两极受到反向瞬态高能量冲击时，它能以10的负12次方秒量级的速度，将其两极间的高阻抗变为低阻抗，吸收高达数千瓦的浪涌功率，使两极间的电压箝位于一个预定值，有效地保护电子线路中的精密元器件，免受各种浪涌脉冲的损坏。
TVS的电性能是通过PN的电子和空穴的移动来实现的，在衬底浓度不变的情况下，PN结深度和击穿电压的高低有直接的关联，即PN结越浅，击穿电压越低。反过来说，击穿电压如果要做的很低，就必须将PN结做的很浅。以台面型的TVS为例，台面型TVS芯片一般采用扩散工艺，硅片在衬底掺杂后磨片，以及扩散后，表面会形成一定的晶格缺陷，而且离硅片表面越近，这种缺陷就会越多。击穿电压10V以下的产品，由于本身低压低，所以要求在工艺设计的时候，必须要将PN结深度降低，这样，距离硅片表面就很近，所以在芯片通电时，PN结延展区有晶格缺陷存在，从而使漏电流过大。
发明内容
(一)解决的技术问题
针对现有技术的不足，本发明提供了一种TVS芯片及其生产方法，解决了现有的10V以下的台面型TVS芯片漏电流较大的技术问题。
(二)技术方案
为实现以上目的，本发明通过以下技术方案予以实现：
第一方面，本发明提供一种TVS芯片，所示芯片包括硅衬底，内层浅结层和外层深结层；
其中，所述硅衬底为凸台衬底，包括顶层、中层和底层，其中，中层处于凸台衬底的拐角处；
所述内层浅结层位于硅衬底顶层，由扩散源扩散至硅衬底形成；
所述外层深结层位于内层浅结层的两侧，处于硅衬底的中层，由扩散源扩散至硅衬底形成。
优选的，所述芯片还包括：氧化层，钝化玻璃层和金属面；
所述氧化层附着在外层深结层表面、以及内层浅结层和外层深结层的衔接处表面。
所述钝化玻璃层附着在氧化层表面；
所述金属面附着在内层浅结层未被钝化玻璃层覆盖的表面。
优选的，所述硅衬底包括掺硼硅或磷硅，其电阻率小于0.01Ω·m。
第二方面，本发明提供一种TVS芯片生产方法，所述方法包括：
S1、硅衬底清洗后进行氧化，形成氧化膜；
S2、氧化膜表面涂覆光刻胶，采用光刻的方式将需要扩散的区域氧化膜去除，形成开沟区；
S3、将开沟后的硅衬底放入腐蚀液，形成浅沟；
S4、去光刻胶，对硅衬底进行清洗；
S5、硅衬底表面附扩散源，浅沟内被扩散，形成外层深结层；
S6、去除氧化膜，并清洗硅衬底；
S7、硅衬底表面区域附上扩散源，所有区域被扩散，形成内层浅结层。
优选的，所述方法还包括：
S8、去除扩散形成的氧化层，再进行第二次光刻，在浅沟区域中心形成蚀刻区域，对蚀刻区域进行腐蚀，形成深开沟；
S9、钝化、表面金属化、切割，形成TVS芯片。
优选的，所述硅衬底包括掺硼硅或磷硅，其电阻率小于0.01Ω·m。
优选的，所述S3包括：
在温度条件为-10℃～0℃的条件下通过腐蚀液对开沟区化学腐蚀1～5min，形成深度为10～20um的浅沟。
优选的，所述S5包括：
在硅衬底表面附硼或者磷液态源，在温度为1200℃～1300℃条件下扩散5～30h，形成深度在30～50um的外层深结层。
优选的，所述S7包括：
在硅衬底表面附硼或者磷液态源，在温度为1100℃～1300℃条件下扩散2～5h，形成深度为10～20um内层浅结层。
优选的，所述S8包括：
通过腐蚀液去除表面氧化层，并进行清洗，甩干；进行第二次光刻，在浅沟区域中心内留下蚀刻区域，所述蚀刻区域面积S和浅沟区域上表面面积M的关系为
在蚀刻区域滴上腐蚀液，腐蚀10～30min，形成腐蚀深度50um～150um的深开沟，并清洗甩干。
(三)有益效果
本发明提供了一种TVS芯片及其生产方法。与现有技术相比，具备以下有益效果：
本发明的TVS芯片及其生产方法，因为两次扩散形成了两个PN结层，外层的深结可以保护内层的浅结，从而有效加强PN结保护和降低晶格缺陷污染的能力，降低漏电流。同时，通过浅沟对扩散源进行定位，能方便后续操作，方便生产。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例一种TVS芯片的结构示意图；
图2为本发明实施例一种TVS芯片生产方法的流程图；
图3为本发明实施例中一种TVS芯片生产方法的切割钱的芯片示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本申请实施例通过提供一种TVS芯片及其生产方法，解决了现有的击穿电压小于10V的台面型TVS芯片漏电流过大的技术问题，实现外层的深结可以保护内层的浅结，降低漏电流。
本申请实施例中的技术方案为解决上述技术问题，总体思路如下：
对于电子产品而言，保护电路是为了防止电路中的关键敏感型器件受到过流、过压、过热等冲击的损害。保护电路的优劣对电子产品的质量和寿命至关重要。TVS是目前国际上普遍使用的一种高效能电路保护器件，其电路符号和普通稳压二极管相同，外形也与普通二极管无异。它的主要特点是在反向应用条件下，当承受一个高能量的大脉冲时，其工作阻抗立即降至极低的导通值，从而允许大电流通过，同时把电压钳制在预定水平，其响应时间仅为10-12秒级，因此可有效地保护电子线路中的精密元器件。然而，使用传统的磷硼扩散工艺备制TVS芯片，磷硼扩散会产生较多的晶格缺陷，而10V以下的产品因为PN深度较浅，当晶格缺陷离PN结比较近时，容易发生IR偏大或者失效。为了解决上述问题，本发明实施例通过两次扩散形成了两个PN结层，外层的深结可以保护内层的浅结，从而有效加强PN结保护和降低杂质污染的能力，降低漏电流。
为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。
第一方面，本发明实施例提供一种TVS芯片，如图1所示，该芯片整体呈凸形台面结构，包括硅衬底1，内层浅结层2，外层深结层3，氧化层4，钝化玻璃层5，金属面6。
其中，所述硅衬底1为凸台衬底，包括顶层、中层和底层，其中，中层处于顶层和底层之间，为凸台衬底的拐角处。所述内层浅结层2位于硅衬底1顶层，由扩散源扩散至硅衬底1形成。所述外层深结层3位于内层浅结层2的两侧，处于硅衬底1的中层，由扩散源扩散至硅衬底1形成。所述氧化层4附着在外层深结层3表面、以及外层深结层3和内层浅结层2的衔接处表面，氧化层4的成分为二氧化硅。所述钝化玻璃层5附着在氧化层4表面。所述金属面6附着在内层浅结层2未被钝化玻璃层5覆盖的表面。本发明实施例的TVS芯片，外层的深结可以保护内层的浅结，从而有效加强PN结保护和降低杂质污染的能力，降低漏电流。同时凸台衬底在生成过程中能形成很好的视觉坐标，能方便找到哪个区域是扩了两个结，哪个区域是扩了一个结，即方便生产过程中对扩散源进行定位，从而形成内外两层结层。
第二方面，本发明实施例提供一种TVS芯片生产方法，该生产方法用于生产第一方面的TVS芯片。如图2所示，该方法包括以下步骤：
S1、硅衬底清洗后进行氧化，使其表面增加氧化膜；
S2、氧化膜表面涂覆光刻胶，采用光刻的方式将需要扩散的区域氧化膜去除，形成开沟区；
S3、将开沟后的硅衬底放入腐蚀液，形成浅沟；
S4、去光刻胶，对硅衬底进行清洗；
S5、硅衬底表面附扩散源，浅沟内被扩散，形成外层深结层；
S6、去除氧化膜，并清洗硅衬底；
S7、硅衬底表面区域附上扩散源，所有区域被扩散，形成内层浅结层；
S8、去除扩散形成的氧化层，再进行第二次光刻，在浅沟区域中心形成蚀刻区域，对蚀刻区域进行腐蚀，形成深开沟；
S9、钝化、表面金属化、切割，形成TVS芯片。
本发明实施例的TVS芯片生产方法，因为两次扩散形成了两个PN结层，外层的深结可以保护内层的浅结，从而有效加强PN结保护和降低杂质污染的能力，降低漏电流。同时，通过浅沟对扩散源进行定位，能方便后续操作，方便生产。
下面对各个步骤进行详细说明：
在步骤S1中，硅衬底清洗后进行氧化，使其表面增加氧化膜。具体实施过程如下：
将硅衬底清洗后在高温条件下，置于N2和O2以及水蒸气的混合气体中，在硅衬底表面生成二氧化硅氧化膜。
需要说明的是，在本发明实施例中，是针对击穿电压小于10V的TVS芯片的生产方法，因为击穿电压很低，所以硅衬底掺杂就会浓度较高。衬底掺杂浓度越高，那么磷源或者硼源在硅片内部扩散的速率就会越慢，更有利于控制扩散形成的PN结的结深。在本发明实施例中，硅衬底为掺硼硅或掺磷硅，其电阻率＜0.01Ω·m。
在步骤S2中，氧化膜表面涂覆光刻胶，采用光刻的方式将需要扩散的区域氧化膜去除，形成开沟区。具体实施过程如下：
在硅衬底两面分别涂上的光刻胶，进行前烘、曝光、显影，在HF、NH4F和H2O组成的混合溶液中以去除需要扩散的区域的二氧化硅，形成开沟区。
在步骤S3中，将开沟后的硅衬底放入腐蚀液，形成浅沟。具体实施过程如下：
将开沟后的硅衬底放在抗腐蚀的花篮中，然后花篮放到装满腐蚀液的蚀刻槽中进行的。腐蚀液是由硝酸、氢氟酸等多种腐蚀液混合而成，在温度条件为-10℃～0℃的条件下对开沟区化学腐蚀1～5min，形成深度为10-20um的浅沟。
在步骤S4中，去光刻胶，对硅衬底进行清洗。具体实施过程如下：
再将硅衬底放入硫酸溶液中，去除硅衬底表面的光刻胶，然后再清洗，甩干。
在步骤S5中，硅衬底表面附扩散源，浅沟内被扩散，形成外层深结层。具体实施过程如下：
在硅衬底表面附硼或者磷液态源，在温度为1200℃～1300℃条件下扩散5-30h，形成深度在30～50um的外层深结层(深结)，该深结起到保护作用。
在步骤S6中，去除氧化膜，并清洗硅衬底。具体实施过程如下：
通过腐蚀液去除氧化膜以及第一次扩散形成的氧化层，并清洗硅衬底。该腐蚀液的成分和步骤S3中的腐蚀液相同。
在步骤S7中，硅衬底表面区域附上扩散源，所有区域被扩散，形成内层浅结层。具体实施过程如下：
在硅衬底表面附硼或者磷液态源，在温度为1100℃～1300℃条件下扩散2～5h，形成内层浅结层，内层浅结层为深度为10-20um的浅结。
需要说明的是，本发明实施例中，扩散完成后，需投料小样，试制电压不足的，再次进行加时扩散。
在步骤S8中，去除扩散形成的氧化层，再进行第二次光刻，在浅沟区域中心形成蚀刻区域，对蚀刻区域进行腐蚀，形成深开沟，具体实施过程如下：
通过腐蚀液(和步骤S3中的腐蚀液成分相同)去除表面氧化层，并进行清洗，甩干。进行第二次光刻，在浅沟区域中心内留下蚀刻区域，所述蚀刻区域S和浅沟区域上表面M的关系为
在蚀刻区域滴上腐蚀液，腐蚀10～30min，形成腐蚀深度50um～150um的深开沟，并清洗甩干。深开沟的作用在于暴露PN结层，方便后续通过玻璃钝化对PN结层进行保护。同时，深开沟能有效降低硅衬底的厚底，方便后续切割。
在步骤S9中，深开沟结束后再做钝化、表面金属化、切割成单个TVS芯片。具体实施过程如下：
钝化有两道，一道是进行氧化膜钝化，一道是玻璃钝化，氧化膜钝化是通过氧气和含氯气体进行混合，通过高温氧化形成氧化层，这个氧化层是有钝化作用的。氧化层钝化之后，再通过玻璃浆涂覆，再通过高温进行烧结，从而形成玻璃结晶，即钝化玻璃层，对PN结进行进一步保护，进一步提高芯片的钝化能力，提升可靠性。
表面金属化，是通过化学镀镍的方式，将镍液中的镍通过还原剂和催化剂，沉积到硅片表面，再通过烧结将镍和硅片形成合金，从而使硅表面具有可焊性。
镀镍后的硅片即为成品的晶圆，通过的刀片或者激光相关的设备，沿着晶圆的沟道进行切割，如图3所示，切割的切割线为深开沟的中心处，从而使晶圆分割成一颗颗的芯片。
综上所述，与现有技术相比，具备以下有益效果：
1、本发明实施例的TVS芯片及其生产方法，因为两次扩散形成了两个PN结层，外层的深结可以保护内层的浅结，从而有效加强PN结保护和降低杂质污染的能力，降低漏电流。
2、本发明实施例通过浅沟对扩散源进行定位，能方便后续操作，方便生产。
3、本发明实施例的芯片无需外延层，能有效降低生产成本，且能批量化生产，实现商业化销售。
4、本发明实施例采用的衬底为掺杂浓度高的硅衬底，能有效减小硼或者磷液态源在硅片内部扩散的速率，更有利于控制PN结的结深。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (10)
1.一种TVS芯片，其特征在于，所示芯片包括硅衬底(1)，内层浅结层(2)和外层深结层(3)；
其中，所述硅衬底(1)为凸台衬底，包括顶层、中层和底层，其中，中层处于凸台衬底的拐角处；
所述内层浅结层(2)位于硅衬底(1)顶层，由扩散源扩散至硅衬底(1)形成；
所述外层深结层(3)位于内层浅结层(2)的两侧，处于硅衬底(1)的中层，由扩散源扩散至硅衬底(1)形成。
2.如权利要求1所述TVS芯片，其特征在于，所述芯片还包括：氧化层(4)，钝化玻璃层(5)和金属面(6)；
所述氧化层(4)附着在外层深结层(3)表面、以及内层浅结层(2)和外层深结层(3)的衔接处表面；
所述钝化玻璃层(5)附着在氧化层(4)表面；
所述金属面(6)附着在内层浅结层(2)未被钝化玻璃层(5)覆盖的表面。
3.如权利要求1所述的TVS芯片，其特征在于，所述硅衬底(3)包括掺硼硅或磷硅，其电阻率小于0.01Ω·m。
4.一种TVS芯片生产方法，其特征在于，所述方法包括：
S1、硅衬底清洗后进行氧化，形成氧化膜；
S2、氧化膜表面涂覆光刻胶，采用光刻的方式将需要扩散的区域氧化膜去除，形成开沟区；
S3、将开沟后的硅衬底放入腐蚀液，形成浅沟；
S4、去光刻胶，对硅衬底进行清洗；
S5、硅衬底表面附扩散源，浅沟内被扩散，形成外层深结层；
S6、去除氧化膜，并清洗硅衬底；
S7、硅衬底表面区域附上扩散源，所有区域被扩散，形成内层浅结层。
5.如权利要求4所述的TVS芯片生产方法，其特征在于，所述方法还包括：
S8、去除扩散形成的氧化层，再进行第二次光刻，在浅沟区域中心形成蚀刻区域，对蚀刻区域进行腐蚀，形成深开沟；
S9、钝化、表面金属化、切割，形成TVS芯片。
6.如权利要求4所述TVS芯片生产方法，其特征在于，所述硅衬底包括掺硼硅或磷硅，其电阻率小于0.01Ω·m。
7.如权利要求4所述TVS芯片生产方法，其特征在于，所述S3包括：
在温度条件为-10℃～0℃的条件下通过腐蚀液对开沟区化学腐蚀1～5min，形成深度为10～20um的浅沟。
8.如权利要求4～7任一所述TVS芯片生产方法，其特征在于，所述S5包括：
在硅衬底表面附硼或者磷液态源，在温度为1200℃～1300℃条件下扩散5～30h，形成深度在30～50um的外层深结层。
9.如权利要求4～7任一所述TVS芯片生产方法，其特征在于，所述S7包括：
在硅衬底表面附硼或者磷液态源，在温度为1100℃～1300℃条件下扩散2～5h，形成深度为10～20um内层浅结层。
10.如权利要求5所述TVS芯片生产方法，其特征在于，所述S8包括：
通过腐蚀液去除表面氧化层，并进行清洗，甩干；进行第二次光刻，在浅沟区域中心内留下蚀刻区域，所述蚀刻区域面积S和浅沟区域上表面面积M的关系为
在蚀刻区域滴上腐蚀液，腐蚀10～30min，形成腐蚀深度50um～150um的深开沟，并清洗甩干。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111139076.9A CN114038900B (zh) | 2021-09-27 | 2021-09-27 | Tvs芯片及其生产方法 |
| PCT/CN2022/096369 WO2023045393A1 (zh) | 2021-09-27 | 2022-05-31 | Tvs芯片及其生产方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111139076.9A CN114038900B (zh) | 2021-09-27 | 2021-09-27 | Tvs芯片及其生产方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114038900A true CN114038900A (zh) | 2022-02-11 |
| CN114038900B CN114038900B (zh) | 2022-06-10 |
Family
ID=80140797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111139076.9A Active CN114038900B (zh) | 2021-09-27 | 2021-09-27 | Tvs芯片及其生产方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN114038900B (zh) |
| WO (1) | WO2023045393A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023045393A1 (zh) * | 2021-09-27 | 2023-03-30 | 安徽芯旭半导体有限公司 | Tvs芯片及其生产方法 |
| CN116013779A (zh) * | 2022-12-08 | 2023-04-25 | 江苏长晶科技股份有限公司 | 一种具有bptm结构的tvs器件及其制造方法 |
| CN117476641A (zh) * | 2023-12-28 | 2024-01-30 | 深圳市槟城电子股份有限公司 | 高压放电管及其制备方法 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201383498Y (zh) * | 2009-03-03 | 2010-01-13 | 百圳君耀电子（深圳）有限公司 | 一种半导体二极管芯片 |
| CN101916786A (zh) * | 2010-06-22 | 2010-12-15 | 南通明芯微电子有限公司 | 一种大功率平面结双向tvs二极管芯片及其生产方法 |
| WO2013056556A1 (zh) * | 2011-10-19 | 2013-04-25 | 西安电子科技大学 | I层钒掺杂的pin型核电池及其制作方法 |
| CN103972305A (zh) * | 2014-04-18 | 2014-08-06 | 苏州固锝电子股份有限公司 | 用于低压瞬态电压抑制二极管芯片的制造方法 |
| US20140264775A1 (en) * | 2013-03-18 | 2014-09-18 | General Electric Company | Method and system for transient voltage suppression |
| CN104091823A (zh) * | 2014-07-24 | 2014-10-08 | 江苏捷捷微电子股份有限公司 | 一种瞬态抑制二极管芯片及其制造方法 |
| CN108365015A (zh) * | 2017-12-29 | 2018-08-03 | 济南兰星电子有限公司 | 半导体二极管芯片及其制作方法 |
| CN108987458A (zh) * | 2018-07-03 | 2018-12-11 | 西安卫光科技有限公司 | 一种双向低压平面瞬态电压抑制二极管及其制造方法 |
| CN109860309A (zh) * | 2019-02-13 | 2019-06-07 | 安徽亚科微电子科技有限公司 | 一种tvs的结构设计和制作方法 |
| CN111370497A (zh) * | 2020-04-24 | 2020-07-03 | 济南兰星电子有限公司 | 半导体台面二极管芯片及其制作方法 |
| CN111863616A (zh) * | 2020-08-03 | 2020-10-30 | 江苏晟驰微电子有限公司 | 一种5g基站保护芯片制造工艺 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111128698A (zh) * | 2019-12-26 | 2020-05-08 | 安徽芯旭半导体有限公司 | 一种tvs芯片新型扩散工艺 |
| CN114038900B (zh) * | 2021-09-27 | 2022-06-10 | 安徽芯旭半导体有限公司 | Tvs芯片及其生产方法 |
-
2021
- 2021-09-27 CN CN202111139076.9A patent/CN114038900B/zh active Active
-
2022
- 2022-05-31 WO PCT/CN2022/096369 patent/WO2023045393A1/zh unknown
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201383498Y (zh) * | 2009-03-03 | 2010-01-13 | 百圳君耀电子（深圳）有限公司 | 一种半导体二极管芯片 |
| CN101916786A (zh) * | 2010-06-22 | 2010-12-15 | 南通明芯微电子有限公司 | 一种大功率平面结双向tvs二极管芯片及其生产方法 |
| WO2013056556A1 (zh) * | 2011-10-19 | 2013-04-25 | 西安电子科技大学 | I层钒掺杂的pin型核电池及其制作方法 |
| US20140264775A1 (en) * | 2013-03-18 | 2014-09-18 | General Electric Company | Method and system for transient voltage suppression |
| CN103972305A (zh) * | 2014-04-18 | 2014-08-06 | 苏州固锝电子股份有限公司 | 用于低压瞬态电压抑制二极管芯片的制造方法 |
| CN104091823A (zh) * | 2014-07-24 | 2014-10-08 | 江苏捷捷微电子股份有限公司 | 一种瞬态抑制二极管芯片及其制造方法 |
| CN108365015A (zh) * | 2017-12-29 | 2018-08-03 | 济南兰星电子有限公司 | 半导体二极管芯片及其制作方法 |
| CN108987458A (zh) * | 2018-07-03 | 2018-12-11 | 西安卫光科技有限公司 | 一种双向低压平面瞬态电压抑制二极管及其制造方法 |
| CN109860309A (zh) * | 2019-02-13 | 2019-06-07 | 安徽亚科微电子科技有限公司 | 一种tvs的结构设计和制作方法 |
| CN111370497A (zh) * | 2020-04-24 | 2020-07-03 | 济南兰星电子有限公司 | 半导体台面二极管芯片及其制作方法 |
| CN111863616A (zh) * | 2020-08-03 | 2020-10-30 | 江苏晟驰微电子有限公司 | 一种5g基站保护芯片制造工艺 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023045393A1 (zh) * | 2021-09-27 | 2023-03-30 | 安徽芯旭半导体有限公司 | Tvs芯片及其生产方法 |
| CN116013779A (zh) * | 2022-12-08 | 2023-04-25 | 江苏长晶科技股份有限公司 | 一种具有bptm结构的tvs器件及其制造方法 |
| CN116013779B (zh) * | 2022-12-08 | 2024-01-30 | 江苏长晶科技股份有限公司 | 一种具有bptm结构的tvs器件及其制造方法 |
| CN117476641A (zh) * | 2023-12-28 | 2024-01-30 | 深圳市槟城电子股份有限公司 | 高压放电管及其制备方法 |
| CN117476641B (zh) * | 2023-12-28 | 2024-04-09 | 深圳市槟城电子股份有限公司 | 高压放电管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023045393A1 (zh) | 2023-03-30 |
| CN114038900B (zh) | 2022-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114038900B (zh) | Tvs芯片及其生产方法 | |
| RU2468475C2 (ru) | Способ изготовления кремниевого солнечного элемента (варианты) и соответствующий солнечный элемент | |
| CN102592995B (zh) | 齐纳二极管的制造方法 | |
| JPWO2008065918A1 (ja) | 太陽電池およびその製造方法 | |
| CN104078353B (zh) | 一种汽车模组中反向gpp高压二极管芯片及生产工艺 | |
| CN103035746B (zh) | 一种恒流二极管及其制造方法 | |
| CN103560170A (zh) | Se太阳能电池及其制作方法 | |
| CN105355654A (zh) | 低漏电高可靠性的低压瞬态抑制二极管芯片及生产方法 | |
| CN111640788A (zh) | Gpp单向瞬间电压抑制二极管芯片及其生产方法 | |
| CN106057914A (zh) | 基于双台阶场板终端的4H‑SiC肖特基二极管及制作方法 | |
| CN203150557U (zh) | 一种汽车模组中反向gpp高压二极管芯片 | |
| CN111446331A (zh) | 一种去绕镀方法及钝化接触太阳能电池制备方法 | |
| CN110061066A (zh) | 一种浅沟槽的电极同侧二极管芯片的制造工艺 | |
| CN210866178U (zh) | 一种集成化单向低容gpp工艺的tvs器件 | |
| CN104616978A (zh) | 一种碳化硅功率器件终端结构的制作方法 | |
| CN104637793A (zh) | 一种碳化硅器件终端结构的制作方法 | |
| US4029542A (en) | Method for sloping the sidewalls of multilayer P+ PN+ junction mesa structures | |
| CN116959979A (zh) | 耐高温的gpp芯片的生产工艺 | |
| CN111370497A (zh) | 半导体台面二极管芯片及其制作方法 | |
| CN110335919A (zh) | 一种改善激光磷硅玻璃掺杂电池表面激光损伤的方法 | |
| CN212209498U (zh) | Gpp单向瞬间电压抑制二极管芯片 | |
| CN114203550A (zh) | 一种瞬态抑制二极管及其制造方法 | |
| CN108987458B (zh) | 一种双向低压平面瞬态电压抑制二极管及其制造方法 | |
| CN112909078B (zh) | 一种高压超快恢复二极管芯片及其制造方法 | |
| CN116169181B (zh) | 一种低漏电低压tvs器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |