CN114038877A - 发光芯片及其制作方法和发光组件 - Google Patents

发光芯片及其制作方法和发光组件 Download PDF

Info

Publication number
CN114038877A
CN114038877A CN202110910591.6A CN202110910591A CN114038877A CN 114038877 A CN114038877 A CN 114038877A CN 202110910591 A CN202110910591 A CN 202110910591A CN 114038877 A CN114038877 A CN 114038877A
Authority
CN
China
Prior art keywords
bonding layer
layer
emitting chip
light emitting
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110910591.6A
Other languages
English (en)
Inventor
代雪梅
张雪林
李刘中
袁山富
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd
Original Assignee
Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd filed Critical Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd
Priority to CN202110910591.6A priority Critical patent/CN114038877A/zh
Publication of CN114038877A publication Critical patent/CN114038877A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

本发明提供的发光芯片及其制作方法和发光组件，该发光芯片包括外延层；设置于所述外延层上的至少两个电极；设置于各个所述电极上且远离所述外延层一端的端面上的键合层，所述键合层包括自其底面向其顶面延伸的中空区域，所述中空区域贯穿所述键合层的所述底面，所述键合层的所述底面为设置于所述端面上的一面，所述键合层的所述顶面为与所述底面相对的一面；有利于将发光芯片转移至电路板时键合层中的熔融金属溢流至中空区域，从而保证了键合层中的熔融金属不会在压合时溢流到电极的其他端面而造成短路。

Description

发光芯片及其制作方法和发光组件
技术领域
本发明涉及芯片领域，尤其涉及发光芯片及其制作方法和发光组件。
背景技术
现有技术中将发光芯片转移至电路板时，是将发光芯片上的电极与电路板上的键合层对位压合。在此过程中，键合层中熔融金属外溢，容易造成短路。
因此，如何避免将发光芯片转移至电路板时因键合层中熔融金属外溢造成短路是亟需解决的问题。
发明内容
鉴于上述相关技术的不足，本申请的目的在于提供一种发光芯片及其制作方法和发光组件，旨在解决现有技术中将发光芯片转移至电路板时因键合层中熔融金属外溢造成短路的技术问题。
一种发光芯片，包括：
外延层；
设置于所述外延层上的至少两个电极；
分别设置于各个所述电极上且远离所述外延层一端的端面上的键合层，所述键合层包括自其底面向其顶面延伸的中空区域，所述中空区域贯穿所述键合层的所述底面，所述键合层的所述底面为设置于所述端面上的一面，所述键合层的所述顶面为与所述底面相对的一面。
上述发光芯片，通过在发光芯片中各个电极上设有具有中空区域的键合层，有利于将发光芯片转移至电路板时键合层中的熔融金属溢流至中空区域，从而保证了键合层中的熔融金属不会在压合时溢流到电极的其他端面而造成短路。
可选地，所述中空区域贯穿所述键合层的所述顶面。
可选地，所述中空区域为通孔。
可选地，所述中空区域为贯穿所述键合层的至少一个侧面的通槽。
可选地，所述键合层的所述顶面将所述中空区域覆盖，且所述中空区域贯穿所述键合层的至少一个侧面。
可选地，所述键合层的侧面与所述电极的侧面平齐。
可选地，各个所述电极上的所述键合层中所述中空区域的形状和/或尺寸相同。
可选地，所述键合层为焊料层或导电胶层。
基于同样的发明构思，本申请还提供一种前文所述的发光芯片的制作方法，包括：
形成所述发光芯片的外延层，所述外延层上设置有至少两个电极；
在所述外延层上且靠近所述电极一端的端面上设置牺牲层；
根据待形成的键合层在所述电极上的位置分布，对所述牺牲层进行图案化处理；
在所述电极和所述牺牲层上设置所述键合层；
将所述牺牲层和所述键合层中与所述牺牲层对应的一部分去除，以形成具有中空区域的所述键合层。
上述发光芯片的制作方法，可在发光芯片的各个电极上形成具有中空区域的键合层，有利于将发光芯片转移至电路板时键合层中的熔融金属溢流至中空区域，从而保证了键合层中的熔融金属不会在压合时溢流到电极的其他端面而造成短路。
基于同样的发明构思，本申请还提供一种发光组件，包括：电路板和前文所述的发光芯片；
所述电路板上设有芯片键合区，所述芯片键合区内设有与所述发光芯片的电极对应的焊盘；
所述电路板的焊盘与所述发光芯片上的键合层连接。
上述显示面板，由于发光芯片中各个电极上设有具有中空区域的键合层，则将发光芯片转移至电路板时键合层中的熔融金属会溢流至中空区域，从而可避免键合层中的熔融金属在压合时溢流到电极的其他端面而造成短路，有助于提升显示面板的质量。
附图说明
图1为现有技术中发光芯片的剖面图；
图2为现有技术中电路板的剖面图；
图3为现有技术中发光芯片与电路板对位时的剖面图；
图4为现有技术中发光芯片与电路板压合时的剖面图；
图5为本发明一可选实施例中一种发光芯片的剖面图；
图6为本发明一可选实施例中一种发光芯片的俯视图；
图7为本发明一可选实施例中又一种发光芯片的俯视图；
图8为本发明一可选实施例中又一种发光芯片的俯视图；
图9为本发明一可选实施例中又一种发光芯片的俯视图；
图10为本发明一可选实施例中另一种发光芯片的俯视图；
图11为本发明一可选实施例中另一种发光芯片的俯视图；
图12为本发明一可选实施例中又一种发光芯片的剖面图；
图13为本发明一可选实施例中又一种发光芯片的俯视图；
图14为本发明一可选实施例中发光芯片的制作方法的流程示意图；
图15为本发明一可选实施例中发光芯片的制作过程示意图；
图16为本发明一可选实施例中发光芯片与电路板对位时的剖面图；
图17为本发明一可选实施例中发光芯片与电路板压合时的剖面图；
图18为本发明另一可选实施例中一种电路板的剖视图；
图19为本发明另一可选实施例中一种发光芯片的剖视图；
图20为本发明另一可选实施例中发光芯片与电路板对位时的剖面图；
图21为本发明另一可选实施例中发光芯片与电路板压合时的剖面图；
附图标记说明：
10-发光芯片；20-电路板；101-外延层；102-电极；103-键合层；1031-中空区域；201-焊盘。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳实施方式。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本申请的公开内容理解的更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本申请。
现有技术中将发光芯片转移至电路板时，是将发光芯片上的电极与电路板上的键合层对位压合。请参见图1，图1为现有技术中发光芯片的剖面图，现有的发光芯片包括外延层和设置于外延层上的两个电极，这两个电极为P电极和N电极。请参见图2，图2为现有技术中电路板的剖面图，现有的电路板上设有分别与发光芯片的两个电极对应的两个焊盘，且各个焊盘上设有实心的键合层。请参见图3至图4，图3为现有技术中发光芯片与电路板对位时的剖面图，图4为现有技术中发光芯片与电路板压合时的剖面图。在压合时，键合层中的熔融金属溢流至电极的两侧，容易造成短路。
基于此，本申请希望提供一种能够解决上述技术问题的方案，其详细内容将在后续实施例中得以阐述。
本发明一可选实施例：
请参见图5，图5为本发明实施例提供的一种发光芯片的剖面图，发光芯片10包括外延层101、设置于外延层101上的至少两个电极102和分别设置于各个电极上且远离外延层一端的端面上的键合层103。键合层103包括自其底面向其顶面延伸的中空区域1031，中空区域1031贯穿键合层103的底面，键合层103的底面为设置于端面上的一面，键合层103的顶面为与底面相对的一面。
本发明实施例是在发光芯片10中各个电极102上设置具有中空区域1031的键合层103，相对现有技术中是将实心结构的键合层设置在电路板上而言，将本发明实施例提供的发光芯片转移至电路板时，对应的电路板上未设置有键合层，由于电路板上焊盘的尺寸相对于发光芯片上键合层的尺寸较大，可降低对位难度，从而提高对位精准度。同时，由于发光芯片上键合层内设有中空区域，在压合时键合层中的熔融金属可溢流至中空区域，有效避免了键合层中的熔融金属在压合时溢流到电极的其他端面而造成短路。
在本发明实施例中，可按照实际需求灵活地设置键合层103内中空区域1031的形状和尺寸。下面结合一些具体的实施例对键合层103的结构加以阐述：
本发明实施例提供的键合层103包括底面、顶面和若干个侧面，中空区域1031为从键合层103的底面向键合层103的顶面延伸的这部分区域。同时，中空区域1031会贯穿键合层103的底面，也即中空区域1031会与电极102上的端面相通。
在一些实施例中，中空区域1031还会贯穿键合层103的顶面。作为一种示例，中空区域1031为同时贯穿键合层103的顶面和底面的通孔，通孔的横截面形状包括但不限于矩形、三角形、圆形或边数大于四的多边形。请参见图6至图9，图6至图9分别提供了一种发光芯片的俯视图。图6中键合层103内设有四棱柱孔，图7中键合层103内设有三棱柱孔，图8中键合层103内设有圆柱孔，图9中键合层103内设有六棱柱孔。作为另一种示例，中空区域1031为同时贯穿键合层103的顶面、底面以及键合层103的至少一个侧面的通槽。请参见图10至图11，图10至图11分别提供了一种发光芯片的俯视图。图10中键合层103内设有通槽，该通槽同时贯穿键合层103的顶面、底面和相对设置的两个侧面。图11中键合层103内也设有通槽，该通槽同时贯穿键合层103的顶面、底面和其中的一个侧面。采用在键合层103内设置通孔的方式时，由于该通孔的四周是封闭的，键合层103在压合时可能会出破裂的现象，而采用在键合层103内设置通槽的方式时，可避免键合层103在挤压力作用下出现破裂。
在另一些实施例中，中空区域1031不会贯穿键合层103的顶面，也即键合层103的顶面将中空区域1031覆盖，且中空区域1031贯穿键合层103的至少一个侧面。请参见图12至图13，图12和图13分别提供了一种发光芯片的剖面图和俯视图。在图12和图13中，中空区域为半封闭的孔，该半封闭的孔会同时贯穿键合层103的底面和相对设置的两个侧面。
在本发明实施例中，外延层101上设置有至少两个电极102，作为举例，外延层101上电极102的数量包括但不限于两个、三个或四个。而每个电极102上设有键合层103，也就是说，发光芯片会包含多个键合层103。可以将这多个键合层103的结构设置成全部相同或部分相同或互不相同，键合层的结构请参见前文的阐述，在此不再赘述。在实际应用中，各个电极上102的键合层103中中空区域1031的形状和/或尺寸相同。同时，还可灵活地设置键合层103在电极102的端面上的投影区域。键合层103的投影区域的轮廓线可与电极端面的边框线重合，也就是说，键合层103的至少一个侧面与电极102上对应的侧面平齐。还可参见图5，图5中键合层103的四个侧面分别与电极102上对应的侧面平齐。
在本发明实施例中，还可按照实际需求灵活地设置键合层103的制作材料。作为举例，键合层103可为焊料层或导电胶层。其中，焊料层的材料包括但不限于钛Ti、金Au、锡Sn、铜Cu、铟In或镍Ni中的一种或几种。其中，导电胶层的材料包括但不限于环氧树脂和铜Cu、银Ag或镍Ni中一种或几种。
请参见图14至图15，本发明实施例还提供一种发光芯片的制作方法，包括但不限于以下步骤：
S1：形成所述发光芯片的外延层，所述外延层上设置有至少两个电极。
S2：在所述外延层上且靠近所述电极一端的端面上设置牺牲层。
本发明实施例中的牺牲层具有感光物质，可具备光阻特性。举例来说，若牺牲层为正性光刻胶，受到紫外光照射后，曝光部分被溶解，未曝光部分留下来；若牺牲层为负性光刻胶，曝光部分被保留下来，而未曝光被溶解。本应用示例下面以负性光刻胶为例进行说明。
此步骤具体为将设有电极的外延层清洗后放进匀胶机中，并在外延层上且靠近电极一端的端面上涂覆负性光刻胶。
S3：根据待形成的键合层在所述电极上的位置分布，对所述牺牲层进行图案化处理。
此步骤具体为将已涂覆负性光刻胶的外延层按照特定图形(该特定图形与待形成的具有中空区域的键合层对应)进行曝光和显影，此时，外延层上曝光的负性光刻胶保留下来，未曝光的负性光刻胶在显影液中溶解。
S4：在所述电极和所述牺牲层上设置所述键合层。
本发明实施例中的键合层可用于与电路板进行连接。举例来说，键合层可为焊料层或导电胶层。
若采用焊料层时，此步骤具体为将已显影的外延层放进镀锅，在在外延层上靠近电极和牺牲层的一侧蒸镀一层金属。该金属包括但不限于钛Ti、金Au、锡Sn、铜Cu、铟In或镍Ni中的一种或几种。
若采用导电胶层时，此步骤具体为在外延层上靠近电极和牺牲层的一侧涂布导电胶。
S5：将所述牺牲层和所述键合层中与所述牺牲层对应的一部分去除，以形成具有中空区域的所述键合层。
此步骤具体为将设有键合层的外延层放入剥金机，利用化学药液溶解负性光刻胶。此时置于负性光刻胶之上的键合层可能会随着负性光刻胶的溶解而与外延层分离；直接置于电极上的键合层不受影响，继续留在外延层的电极上；最终在外延层的电极上形成了具有中空区域的键合层。
请参见图16至图17，本发明实施例还提供一种发光组件，该发光组件电路板20和前文阐述的任一种发光芯片10。
其中，电路板20上设有芯片键合区，芯片键合区内设有与发光芯片10的电极对应的焊盘201；所述电路板20的焊盘201与发光芯片10上的键合层103连接。
请参见图16，图16为发光芯片与电路板对位时的剖面图。由于电路板上焊盘的尺寸相对于发光芯片上键合层的尺寸较大，可降低对位难度，从而提高对位精准度。请参见图17，图17为发光芯片与电路板压合时的剖面图。由于是在发光芯片的各个电极上设置具有中空区域的键合层，在压合时键合层中的熔融金属可溢流至中空区域，有效避免了键合层中的熔融金属在压合时溢流到电极的其他端面而造成短路。
本发明实施例提供的发光组件可用于显示或照明，也即发光组件可为显示面板或发光二极管照明装置。
本发明另一可选实施例：
本发明实施例与前述实施例的区别在于：前述实施例是将具有中空区域的键合层设置在发光芯片侧，本发明实施例是将具有中空区域的键合层设置在电路板侧。可以理解的是，本发明实施例中电路板的键合层结构以及制作方法与前述实施例中发光芯片的键合层结构以及制作方法一致。为了便于理解，下面通过具体的示例对本发明实施例提供的电路板及发光芯片作进一步阐述：
请参见图18，图18为本发明实施例中电路板的剖视图。电路板本体上设有芯片键合区，芯片键合区内设有与发光芯片的电极对应的焊盘201，焊盘201上远离电路板本体一端的端面上设有键合层103。键合层103包括自其底面向其顶面延伸的中空区域1031，中空区域1031贯穿键合层103的底面，键合层103的底面为设置于端面上的一面，键合层103的顶面为与底面相对的一面。在本发明实施例中，可按照实际需求灵活地设置键合层内中空区域的形状和尺寸。其与前述实施例中键合层内中空区域的具体设置形式相同，在此不再赘述。
请参见图19，图19为本发明实施例中发光芯片的剖视图。发光芯片包括外延层101和设置于外延层101上的两个电极102。
请参见图20至图21，图20为发光芯片与电路板对位时的剖视图，此时是将发光芯片的电极102与电路板的键合层103进行对位。图21为发光芯片与电路板压合时的剖视图，此时键合层103中的熔融金属会溢流至中空区域，有效避免了键合层中的熔融金属在压合时溢流到电极的其他端面而造成短路。
应当理解的是，本发明的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本发明所附权利要求的保护范围。

Claims (10)

1.一种发光芯片，其特征在于，包括：
外延层；
设置于所述外延层上的至少两个电极；
分别设置于各个所述电极上且远离所述外延层一端的端面上的键合层，所述键合层包括自其底面向其顶面延伸的中空区域，所述中空区域贯穿所述键合层的所述底面，所述键合层的所述底面为设置于所述端面上的一面，所述键合层的所述顶面为与所述底面相对的一面。
2.如权利要求1所述的发光芯片，其特征在于，所述中空区域贯穿所述键合层的所述顶面。
3.如权利要求2所述的发光芯片，其特征在于，所述中空区域为通孔。
4.如权利要求2所述的发光芯片，其特征在于，所述中空区域为贯穿所述键合层的至少一个侧面的通槽。
5.如权利要求1所述的发光芯片，其特征在于，所述键合层的所述顶面将所述中空区域覆盖，且所述中空区域贯穿所述键合层的至少一个侧面。
6.如权利要求1-5任一项所述的发光芯片，其特征在于，所述键合层的侧面与所述电极的侧面平齐。
7.如权利要求1-5任一项所述的发光芯片，其特征在于，各个所述电极上的所述键合层中所述中空区域的形状和/或尺寸相同。
8.如权利要求1-5任一项所述的发光芯片，其特征在于，所述键合层为焊料层或导电胶层。
9.一种如权利要求1-8任一项所述的发光芯片的制作方法，其特征在于，包括：
形成所述发光芯片的外延层，所述外延层上设置有至少两个电极；
在所述外延层上且靠近所述电极一端的端面上设置牺牲层；
根据待形成的键合层在所述电极上的位置分布，对所述牺牲层进行图案化处理；
在所述电极和所述牺牲层上设置所述键合层；
将所述牺牲层和所述键合层中与所述牺牲层对应的一部分去除，以形成具有中空区域的所述键合层。
10.一种发光组件，其特征在于，包括：电路板和如权利要求1-8任一项所述的发光芯片；
所述电路板上设有芯片键合区，所述芯片键合区内设有与所述发光芯片的电极对应的焊盘；
所述电路板的焊盘与所述发光芯片上的键合层连接。
CN202110910591.6A 2021-08-09 2021-08-09 发光芯片及其制作方法和发光组件 Pending CN114038877A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110910591.6A CN114038877A (zh) 2021-08-09 2021-08-09 发光芯片及其制作方法和发光组件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110910591.6A CN114038877A (zh) 2021-08-09 2021-08-09 发光芯片及其制作方法和发光组件

Publications (1)

Publication Number Publication Date
CN114038877A true CN114038877A (zh) 2022-02-11

Family

ID=80134312

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110910591.6A Pending CN114038877A (zh) 2021-08-09 2021-08-09 发光芯片及其制作方法和发光组件

Country Status (1)

Country Link
CN (1) CN114038877A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101350381A (zh) * 2007-07-18 2009-01-21 晶科电子（广州）有限公司 凸点发光二极管及其制造方法
CN101351295A (zh) * 2005-12-30 2009-01-21 英特尔公司 芯片封装中的焊料泡沫，纳米多孔焊料，发泡焊料凸点，组装该芯片封装的方法，以及包含该芯片封装的***
CN103357979A (zh) * 2012-04-02 2013-10-23 鸿富锦精密工业（深圳）有限公司 发光二极管焊接方法
CN105489727A (zh) * 2016-01-18 2016-04-13 厦门市三安光电科技有限公司 倒装led芯片的键合电极结构及制作方法
CN108364930A (zh) * 2018-05-04 2018-08-03 扬州扬杰电子科技股份有限公司 一种vdmos功率器件芯片焊接层空洞补偿结构
CN112645276A (zh) * 2020-03-06 2021-04-13 腾讯科技（深圳）有限公司 铟柱及其制备方法
CN112968094A (zh) * 2020-07-13 2021-06-15 重庆康佳光电技术研究院有限公司 一种倒装led芯片及其制备方法、显示面板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101351295A (zh) * 2005-12-30 2009-01-21 英特尔公司 芯片封装中的焊料泡沫，纳米多孔焊料，发泡焊料凸点，组装该芯片封装的方法，以及包含该芯片封装的***
CN101350381A (zh) * 2007-07-18 2009-01-21 晶科电子（广州）有限公司 凸点发光二极管及其制造方法
CN103357979A (zh) * 2012-04-02 2013-10-23 鸿富锦精密工业（深圳）有限公司 发光二极管焊接方法
CN105489727A (zh) * 2016-01-18 2016-04-13 厦门市三安光电科技有限公司 倒装led芯片的键合电极结构及制作方法
CN108364930A (zh) * 2018-05-04 2018-08-03 扬州扬杰电子科技股份有限公司 一种vdmos功率器件芯片焊接层空洞补偿结构
CN112645276A (zh) * 2020-03-06 2021-04-13 腾讯科技（深圳）有限公司 铟柱及其制备方法
CN112968094A (zh) * 2020-07-13 2021-06-15 重庆康佳光电技术研究院有限公司 一种倒装led芯片及其制备方法、显示面板

Similar Documents

Publication Publication Date Title
US8178156B2 (en) Surface treatment process for circuit board
CN109166867B (zh) 一种背光模组及其制备方法
US20060219567A1 (en) Fabrication method of conductive bump structures of circuit board
KR20060124576A (ko) 배선 기판의 제조 방법 및 반도체 장치의 제조 방법
US9165790B2 (en) Packaging substrate, method for manufacturing same, and chip packaging body having same
JPH07235696A (ja) チップ部品型ｌｅｄ及びその製造方法
TWI403234B (zh) 安裝基板及使用該基板之薄型發光裝置的製造方法
KR20110036450A (ko) 플립칩용 기판의 제조방법 및 이를 이용하여 제조한 플립칩용 기판
CN114038877A (zh) 发光芯片及其制作方法和发光组件
JP4976673B2 (ja) 半導体装置、基板及び半導体装置の製造方法
CN217936140U (zh) 掩膜板及电子装置
KR100431307B1 (ko) 캐패시터 내장형 칩 사이즈 패키지 및 그의 제조방법
JP2007013067A (ja) リフレクタ付き実装基板の製造方法
JP6524526B2 (ja) 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法
JP2000036621A (ja) 側面型電子部品の電極構造
JP2006269603A (ja) 配線基板および多数個取り用配線基板
US20240178208A1 (en) Manufacturing method of light-emitting substrate, and display device
CN114156395B (zh) 阵列基板及其制备方法、显示面板和背光模组
US11715715B2 (en) Metal bump structure and manufacturing method thereof and driving substrate
KR101884431B1 (ko) 인쇄회로기판 및 그의 제조방법
JP2016225430A (ja) 半導体装置用基板及びその製造方法、半導体装置及びその製造方法
JPH10154766A (ja) 半導体パッケージの製造方法及び半導体パッケージ
JP2017098315A (ja) 半導体装置用基板とその製造方法、および半導体装置
KR100355798B1 (ko) 반도체패키지용 회로기판 및 그 제조 방법
JP2005032943A (ja) 表面実装素子用基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20220211