CN114038744A - 一种mos晶体管制作方法及mos晶体管 - Google Patents
一种mos晶体管制作方法及mos晶体管 Download PDFInfo
- Publication number
- CN114038744A CN114038744A CN202111244747.8A CN202111244747A CN114038744A CN 114038744 A CN114038744 A CN 114038744A CN 202111244747 A CN202111244747 A CN 202111244747A CN 114038744 A CN114038744 A CN 114038744A
- Authority
- CN
- China
- Prior art keywords
- protective layer
- sti
- layer
- gate oxide
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000010410 layer Substances 0.000 claims abstract description 49
- 239000011241 protective layer Substances 0.000 claims abstract description 47
- 238000005530 etching Methods 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 17
- 229920005591 polysilicon Polymers 0.000 claims abstract description 12
- 238000001259 photo etching Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 43
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 9
- 238000002955 isolation Methods 0.000 abstract 1
- 101000658644 Homo sapiens Tetratricopeptide repeat protein 21A Proteins 0.000 description 9
- 102100034913 Tetratricopeptide repeat protein 21A Human genes 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 241000282326 Felis catus Species 0.000 description 5
- 241001391944 Commicarpus scandens Species 0.000 description 4
- 239000002184 metal Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种MOS晶体管制作方法及MOS晶体管，通过提供衬底，在衬底上形成多个凸起的STI，STI间的沟槽区分别定义为低压器件区和中压器件区，在沟槽区生长形成栅氧化层，之后在栅氧化层上形成第一保护层；在第一保护层表面覆盖第一光刻胶，通过光刻将栅氧化层的第一保护层暴露，同时将栅氧化层两侧的部分STI暴露；同时将栅氧化层两侧的部分STI暴露，刻蚀被暴露的STI；去除第一光刻胶和第一保护层；生长第二保护层；刻蚀被暴露出的第二保护层，继续在衬底刻蚀形成多晶硅槽；在多晶硅槽处生长形成连接层；通过刻蚀对第二保护层和第二光刻胶进行去除得到MOS晶体管，避免形成缺陷，提升中压器件的可靠性与良率。
Description
技术领域
本发明涉及半导体集成电路制造技术领域，具体为一种MOS晶体管制作方法及MOS晶体管。
背景技术
现有栅氧工艺是在硅衬底上直接生长氧化层，但由于中压MOS管栅氧厚度较厚，按现有工艺生长中压栅氧会高于常压器件，介电层零化学机械研磨工艺后，中压器件区伪栅剩余高度较低，这会影响金属门的形成，使得中压器件区金属栅偏薄。由于中压器件总体面积较小，极限情况下，电层零化学机械研磨工艺后，中压器件区伪栅被完全磨掉，无法形成金属栅，进而损害产品的良率和可靠性。
在衬底在进入IOX循环前的介绍如图9所示，中压栅氧边角处覆盖的STI氧化物的宽度为118.9埃、高度为105.3埃。这部分氧化物会阻挡对下方硅的刻蚀，导致边角处的硅突起，如图10所示。在中压栅氧生长过程中，中压栅氧边角处的硅难以被完全氧化，最终形成“猫耳朵”缺陷(如图11所示)，这会造成中压栅氧边角厚度较薄，施加电压后容易被击穿。
发明内容
针对现有技术的不足，本发明提供了一种MOS晶体管制作方法及MOS晶体管，解决了半导体集成电路制造中压栅氧边角厚度较薄，施加电压后容易被击穿的问题。
为实现以上目的，本发明通过以下技术方案予以实现：一种MOS晶体管制作方法，至少包括如下步骤：
步骤一、提供衬底，在所述衬底上形成多个凸起的STI，所述STI间的沟槽区分别定义为低压器件区和中压器件区，在所述沟槽区生长形成栅氧化层，之后在所述栅氧化层上形成第一保护层；在所述第一保护层表面覆盖第一光刻胶，通过光刻将所述栅氧化层的所述第一保护层暴露，同时将所述栅氧化层两侧的部分所述STI暴露；
步骤二、刻蚀被暴露的所述STI，所述STI被刻蚀的宽度为第一宽度，深度为第一深度；
步骤三、去除所述第一光刻胶和所述第一保护层；
步骤四、生长第二保护层；
步骤五、通过光刻将所述中压栅氧区域的表面覆盖第二光刻胶使所述第二保护层部分暴露，刻蚀被暴露出的所述第二保护层，所述第二保护层被刻蚀的宽度为第二宽度，深度为第二深度，并在所述衬底刻蚀形成多晶硅槽；
步骤六、在所述多晶硅槽处生长形成连接层；
步骤七、通过刻蚀对所述第二保护层和所述第二光刻胶进行去除。
可选的，所述第一宽度为80埃至120埃，所述第一深度为80埃至120埃。
可选的，所述第二保护层为氮化硅层，厚度为200埃。
可选的，所述步骤二中，刻蚀前对所述第一光刻胶采用Ash工艺和Bake工艺中的至少一种进行硬化处理，再通过湿法清洗。
可选的，所述步骤二中，刻蚀采用Certas工艺和Etch工艺中的至少一种形成。
可选的，所述步骤五中，所述第二宽度大于所述第一宽度，刻蚀所述第二深度至所述衬底的下方。
可选的，所述步骤七中，采用湿法刻蚀对所述第二光刻胶去除后，再对所述第二保护层去除。
可选的，所述第一保护层和第二保护层的材料均为氮化硅。
可选的，所述多晶硅槽的深度度与所述中压栅氧区域所述栅氧化层的厚度比例约为0.54:1。
可选的，所述连接层通过所述多晶硅槽在高温炉管热氧化生成，生长温度800至900℃，生长厚度为180埃至220埃。
一种MOS晶体管，包括：
衬底；
位于所述衬底上的多个凸起的STI，所述STI间的沟槽区分别定义为低压器件区和中压器件区；
连接层，位于所述中压器件区处的沟槽区，其中所述连接层的边缘厚度与整体厚度一致。
可选的，一种MOS晶体管，可采用前述任一步骤的制造方法制造。
本发明通过在STI CMP后加入对IO边界的STI进行预刻蚀工艺，降低了中压栅氧边缘处覆盖的STI氧化物的厚度，以便后续能把边缘处的硅去除干净，避免形成“猫耳朵”缺陷，避免了中压栅氧边缘厚度较薄，施加电压后容易被击穿的问题，提升了中压器件的可靠性与良率。
附图说明
图1为本申请实施例提供的一种通过光刻定义出中压栅氧区域的示意图；
图2为本申请实施例刻蚀中压栅氧边缘处覆盖的STI氧化物后的示意图；
图3为本申请实施例去除光刻胶及氮化硅膜后的示意图；
图4为本申请实施例在晶圆上高温炉管生长硬质掩膜层氮化硅膜的示意图；
图5为本申请实施例打开氮化硅膜并刻蚀一定厚度的示意图；
图6为本申请实施例在中压栅氧区域通过高温炉管氧化方式生长栅氧的示意图；
图7为本申请实施例去除硬质掩膜层氮化硅膜的示意图；
图8为介电层零化学机械研磨工艺的示意图；
图9为衬底进入IOX循环前的示意图；
图10为边缘硅突起的示意图；
图11为中压栅氧生长形成“猫耳朵”缺陷的示意图；
图12为工艺改进的流程示意图。
其中，1-衬底、2-STI、3-栅氧化层、4-第一光刻胶、5-低压器件区、6-第一保护层、7-中压器件区、8-连接层、9-第二保护层、10-第二光刻胶、11-多晶硅槽。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
本发明的MOS晶体管制作方法，其具体包含如下的工艺步骤：
步骤一，请参考图1，提供衬底1，在衬底1上形成多个凸起的STI2，STI2间的沟槽区分别定义为低压器件区5和中压器件区7，在沟槽区生长形成栅氧化层3，之后在栅氧化层3上形成第一保护层6，该第一保护层6在经历STI CMP后与STI2的顶端面平齐；通过光刻技术在第一保护层6表面覆盖第一光刻胶4，通过光刻将中压器件区7处栅氧化层3区域的第一保护层6暴露，同时将栅氧化层3区域两侧的部分STI2暴露。
步骤二，请参考图2，刻蚀被暴露的STI2，STI2被刻蚀的宽度为第一宽度，深度为第一深度；具体地，通过Certas工艺和Etch工艺中的至少一种在STI2上刻蚀，第一宽度为大于IO AA 80埃至120埃，该宽度能够使得IO device中的IO AA处在刻蚀后打开，在此处如果同时打开IO AA和IO STI2的区域就会在栅氧形成后形成图11所示的猫耳朵缺陷，先将大于IOAA的STI2刻蚀一部分，可以避免形成图9中画圈位置AA边缘上方的STI2覆盖层,如果有这个覆盖层，在刻蚀完成后AA边缘的多晶硅会由于覆盖层的阻挡而突起如图10画圈位置所示，这部分突起的多晶硅在栅氧化层3氧化过程中很难被充分氧化从而形成图11的猫耳朵缺陷。应当理解的是，此处的取值范围为该种实施例中的优选方案，也可根据实际需求进行调整。第一深度为80埃至120埃，再清除第一保护层6和第一光刻胶4，得到如图3所示的结构，在STI2靠近沟槽区的边缘形成了一个双阶梯式的结构，其中STI2刻蚀的深度并未接触到沟槽区处的栅氧化层3，双阶梯式的结构在后续例如冲洗等操作中会造成损失，从而形成一个单阶梯式的结构，所形成新的沟槽区宽度大于原有的沟槽区宽度，并在衬底1的顶端表面生长形成第二保护层9后，得到如图4所示的结构；
进一步地，第一保护层6和第二保护层9都采用氮化硅材料。
步骤三，通过湿法刻蚀去除第一光刻胶4和第一保护层6；
步骤四，生长第二保护层9，厚度为200埃；
步骤五，请参考图5，在中压栅氧区域的表面覆盖第二光刻胶10，通过光刻使第二保护层9部分暴露，刻蚀被暴露出的第二保护层9，第二保护层9被刻蚀的宽度为第二宽度，第二宽度大于第一宽度，在刻蚀后会形成一个新的双阶梯式的结构，衬底11也被向下继续刻蚀形成多晶硅槽11，所刻蚀产生多晶硅槽11的厚度与中压器件区7的栅氧化层3的厚度比例约为0.54:1；
步骤六、请参考图6，在多晶硅槽11处生长形成连接层8，连接层8通过多晶硅槽11在高温炉管热氧化生成，生长温度800℃至900℃，生长厚度为180埃至220埃；
步骤七、请参考图7，通过刻蚀对第二保护层9和第二光刻胶10进行去除。
一种MOS晶体管，可采用前述的制造方法制造，包括：
衬底1；
位于所述衬底1上的多个凸起的STI2，所述STI2间的沟槽区分别定义为低压器件区5和中压器件区7；
连接层8，位于所述中压器件区7处的沟槽区，连接层的边缘厚度与整体厚度一致。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
综上所述，本发明通过在STI CMP后加入对IO边界的STI进行预刻蚀工艺，降低了中压栅氧边缘处覆盖的STI氧化物的厚度，以便后续能把边缘处的硅去除干净，避免形成“猫耳朵”缺陷，避免了中压栅氧边缘厚度较薄，施加电压后容易被击穿的问题，提升了中压器件的可靠性与良率。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (12)
1.一种MOS晶体管制作方法，其特征在于，至少包括如下步骤：
步骤一、提供衬底，在所述衬底上形成多个凸起的STI，所述STI间的沟槽区分别定义为低压器件区和中压器件区，在所述沟槽区生长形成栅氧化层，之后在所述栅氧化层上形成第一保护层；在所述第一保护层表面覆盖第一光刻胶，通过光刻将所述栅氧化层的所述第一保护层暴露，同时将所述栅氧化层两侧的部分所述STI暴露；
步骤二、刻蚀被暴露的所述STI，所述STI被刻蚀的宽度为第一宽度，深度为第一深度；
步骤三、去除所述第一光刻胶和所述第一保护层；
步骤四、生长第二保护层；
步骤五、在所述中压栅氧区域的表面覆盖第二光刻胶，通过光刻使所述第二保护层部分暴露，刻蚀被暴露出的所述第二保护层，所述第二保护层被刻蚀的宽度为第二宽度，继续在所述衬底刻蚀形成多晶硅槽；
步骤六、在所述多晶硅槽处生长形成连接层；
步骤七、通过刻蚀对所述第二保护层和所述第二光刻胶进行去除。
2.根据权利要求2所述的一种MOS晶体管制作方法，其特征在于：所述第一宽度为80埃至120埃，所述第一深度为80埃至120埃。
3.根据权利要求1所述的一种MOS晶体管制作方法，其特征在于：所述第二保护层为氮化硅层，厚度为200埃。
4.根据权利要求1所述的一种MOS晶体管制作方法，其特征在于：所述步骤二中，刻蚀前对所述第一光刻胶采用Ash工艺和Bake工艺中的至少一种进行硬化处理，再通过湿法清洗。
5.根据权利要求1所述的一种MOS晶体管制作方法，其特征在于：所述步骤二中，刻蚀采用Certas工艺和Etch工艺中的至少一种。
6.根据权利要求1所述的一种MOS晶体管制作方法，其特征在于：所述步骤五中，所述第二宽度大于所述第一宽度且小于所述STI的宽度。
7.根据权利要求1所述的一种MOS晶体管制作方法，其特征在于：所述步骤七中，采用湿法刻蚀对所述第二光刻胶去除后，再对所述第二保护层去除。
8.根据权利要求1所述的一种MOS晶体管制作方法，其特征在于：所述第一保护层和第二保护层的材料均为氮化硅。
9.根据权利要求1所述的一种MOS晶体管制作方法，其特征在于：所述多晶硅槽的深度与所述栅氧化层的厚度比例约为0.54:1。
10.根据权利要求1所述的一种MOS晶体管制作方法，其特征在于：所述连接层通过所述多晶硅槽在高温炉管热氧化生成，生长温度800℃至900℃，生长厚度为180埃至220埃。
11.一种MOS晶体管，其特征在于，包括：
衬底；
位于所述衬底上的多个凸起的STI，所述STI间的沟槽区分别定义为低压器件区和中压器件区；
连接层，位于所述中压器件区处的沟槽区。
12.如权利要求11所述的MOS晶体管，其特征在于：所述连接层的边缘厚度与整体厚度一致。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111244747.8A CN114038744A (zh) | 2021-10-26 | 2021-10-26 | 一种mos晶体管制作方法及mos晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111244747.8A CN114038744A (zh) | 2021-10-26 | 2021-10-26 | 一种mos晶体管制作方法及mos晶体管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114038744A true CN114038744A (zh) | 2022-02-11 |
Family
ID=80135367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111244747.8A Pending CN114038744A (zh) | 2021-10-26 | 2021-10-26 | 一种mos晶体管制作方法及mos晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114038744A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115360193A (zh) * | 2022-10-21 | 2022-11-18 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制造方法 |
-
2021
- 2021-10-26 CN CN202111244747.8A patent/CN114038744A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115360193A (zh) * | 2022-10-21 | 2022-11-18 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制造方法 |
| CN115360193B (zh) * | 2022-10-21 | 2023-01-31 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10998235B2 (en) | FinFET with sloped surface at interface between isolation structures and manufacturing method thereof | |
| US6350662B1 (en) | Method to reduce defects in shallow trench isolations by post liner anneal | |
| KR20040096365A (ko) | 반도체소자의 제조방법 | |
| CN107346759B (zh) | 半导体结构及其制造方法 | |
| US7611950B2 (en) | Method for forming shallow trench isolation in semiconductor device | |
| US6130168A (en) | Using ONO as hard mask to reduce STI oxide loss on low voltage device in flash or EPROM process | |
| CN114038744A (zh) | 一种mos晶体管制作方法及mos晶体管 | |
| TW202029463A (zh) | 半導體記憶元件及其製造方法 | |
| US6586313B2 (en) | Method of avoiding the effects of lack of uniformity in trench isolated integrated circuits | |
| CN108831829B (zh) | 一种***栅结构下的侧墙栅极隔离刻蚀膜层工艺 | |
| US6670250B2 (en) | MOS transistor and method for forming the same | |
| KR100546332B1 (ko) | 바이폴라 접합 트랜지스터 및 그 제조 방법 | |
| KR100934050B1 (ko) | 반도체 소자의 제조방법 및 구조 | |
| KR100510772B1 (ko) | 반도체용 실리콘 온 인슐레이터 기판의 형성 방법 | |
| KR20010068644A (ko) | 반도체장치의 소자격리방법 | |
| KR20010107707A (ko) | Ｓｔｉ 구조를 갖는 반도체 장치를 제조하기 위한 방법 | |
| TWI833266B (zh) | 半導體裝置與其製造方法 | |
| US8034690B2 (en) | Method of etching oxide layer and nitride layer | |
| US11488980B2 (en) | Wafer with localized semiconductor on insulator regions with cavity structures | |
| US11417735B2 (en) | Method for fabricating semiconductor device | |
| KR100801733B1 (ko) | 서로 다른 두께의 측벽산화막을 갖는 트랜치 소자분리막형성방법 | |
| US20050112824A1 (en) | Method of forming gate oxide layers with multiple thicknesses on substrate | |
| KR100416813B1 (ko) | 반도체소자의필드산화막형성방법 | |
| CN113948382A (zh) | 一种中压mos管栅氧制造方法 | |
| CN114975112A (zh) | 一种半导体器件的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |