CN114005857A - 阵列基板及其制作方法和显示装置 - Google Patents

阵列基板及其制作方法和显示装置 Download PDF

Info

Publication number
CN114005857A
CN114005857A CN202111211859.3A CN202111211859A CN114005857A CN 114005857 A CN114005857 A CN 114005857A CN 202111211859 A CN202111211859 A CN 202111211859A CN 114005857 A CN114005857 A CN 114005857A
Authority
CN
China
Prior art keywords
layer
transistor
gate
array substrate
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111211859.3A
Other languages
English (en)
Inventor
罗锦钊
胡君文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Truly Huizhou Smart Display Ltd
Original Assignee
Truly Huizhou Smart Display Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Truly Huizhou Smart Display Ltd filed Critical Truly Huizhou Smart Display Ltd
Priority to CN202111211859.3A priority Critical patent/CN114005857A/zh
Priority to PCT/CN2021/132581 priority patent/WO2023065455A1/zh
Publication of CN114005857A publication Critical patent/CN114005857A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明涉及一种阵列基板，包括：衬底基板，衬底基板上设置有并列的第一区域和第二区域；第一晶体管，第一晶体管位于第一区域，第一晶体管具有第一有源层，第一有源层为低温多晶硅；第二晶体管，第二晶体管位于第二区域，第二晶体管具有第二有源层，第二有源层为金属氧化物半导体；第一遮光层，第一遮光层设置在第二有源层的正下方，第一遮光层和第二有源层之间至少设置有层间介质层；第二遮光层，第二遮光层设置在第二有源层的正上方，第二遮光层和第二有源层之间设置有平坦化层和第五绝缘层。本发明还涉及制备上述阵列基板的方法。本发明还涉及一种显示装置，包括以上的阵列基板。

Description

阵列基板及其制作方法和显示装置
技术领域
本发明涉及显示技术领域，具体而言，涉及一种阵列基板及其制作方法和显示装置。
背景技术
目前，AMOLED(Active Matrix Organic Light Emitting Diode，有源矩阵有机发光二极体)显示屏因具有更宽的视角、更高的刷新率和更薄的尺寸，在智能手机上得到广泛应用。但AMOLED显示屏的功耗较高，为了保持高刷新率的情况下解决AMOLED显示屏的功耗高的问题，现有的技术方案是采用LTPO (Low Temperature Polycrystalline Oxide，低温多晶氧化物)技术来制作 AMOLED驱动背板的像素驱动电路。LTPO技术结合了LTPS-TFT(LowTemperature Poly-silicon Thin Film Transistor，低温多晶硅薄膜晶体管)和 Oxide-TFT(氧化物薄膜晶体管)这两种TFT各自的优势，即LTPO技术结合了 LTPS-TFT的高迁移率以及Oxide-TFT的低漏电流，因此采用LTPO技术来制作像素驱动电路中的开关管，可实现AMOLED显示屏高低刷新频率的自由切换，同时减低了显示屏的功耗。因此LTPO技术在AMOLED显示屏的高PPI(Pixels Per Inch，像素密度)、低功耗、高画质等方面具备一定的技术优势。
现有的LTPO技术包括在阵列基板上同时制备低温多晶硅薄膜晶体管和金属氧化物薄膜晶体管，但该LTPO技术应用于AMOLED显示屏存在以下技术问题：
1.氧化物薄膜晶体管对光照非常敏感，氧化物薄膜晶体管的有源层(金属氧化物半导体)在光照条件下其材料内部将会产生一定量的光生载流子，导致氧化物薄膜晶体管的漏电电流增大，阈值电压(Vth)偏移，特性发生退化；
2.AMOLED显示屏因其自发光的原因，OLED发出的光不可避免的发生反射或衍射，以及受外界入射光的照射，因此氧化物薄膜晶体管不可避免的受到光的照射，从而导致氧化物薄膜晶体管的有源层(金属氧化物半导体)的金属氧化特性退化，影响显示效果和显示可靠性。
发明内容
本公开的目的在于提供一种阵列基板及其制作方法和显示装置，进而至少在一定程度上克服由于相关技术的限制和缺陷而导致的一个或者多个问题。
本公开的其他特性和优点将通过下面的详细描述变得清晰，或者部分地通过本公开的实践而习得。
根据本公开的一个方面，本发明提供一种阵列基板，包括：
衬底基板，衬底基板上设置有并列的第一区域和第二区域；
第一晶体管，第一晶体管位于第一区域，第一晶体管具有第一有源层，且第一有源层为低温多晶硅，第一有源层和衬底基板的上表面之间设置有缓冲层，第一晶体管还具有第一栅极层，第一栅极层和第一有源层的上表面之间设置有第一绝缘层，第一晶体管的源漏电极层分别通过两个通孔与第一有源层的两端电连接；
第二晶体管，第二晶体管位于第二区域，第二晶体管具有第二有源层，且第二有源层为金属氧化物半导体，第二晶体管还具有第二栅极层、第三栅极层，第二栅极层和第二有源层的下表面之间设置有第三绝缘层，第三栅极层和第二有源层的上表面之间设置有第四绝缘层，第二晶体管的源漏电极层分别通过两个通孔与第二有源层的两端电连接；
第一遮光层，第一遮光层设置在第二有源层的正下方，第一遮光层和第二有源层之间至少设置有层间介质层；
第二遮光层，第二遮光层设置在第二有源层的正上方，第二遮光层和第二有源层之间设置有平坦化层和第五绝缘层。
第一遮光层的宽度和第二遮光层的宽度均不小于第二有源层的宽度，更具体的，沿垂直于第二有源层的方向进行观测，第一遮光层会完全覆盖第二有源层的上表面，第二遮光层会完全覆盖第二有源层的下表面。
第二遮光层为部分刻蚀留下的保留OLED阳极层形成，OLED阳极层的组成为氧化铟锡层(ITO)/银层(AG)/氧化铟锡层(ITO)。
在一实施例中，第一遮光层为部分刻蚀留下的保留第一栅极层形成的，第一栅极层的材料为钼及其合金、铬及其合金、铝及其合金、铜及其合金、钛及其合金中的一种或几种混合。
在一实施例中，第一遮光层为第二栅极层。
第二方面，本发明提供一种制备上述阵列基板的方法，包括：
在衬底基板的第一区域上通过多次构图工艺形成第一晶体管，第一晶体管具有第一有源层，第一有源层为低温多晶硅，在位于所述第二区域的所述第一绝缘层的上方通过多次构图工艺形成第二晶体管，第二晶体管具有第二有源层，且第二有源层为金属氧化物半导体；
在形成第一晶体管的第一栅极层时，在第一绝缘层的上表面沉积一层金属层，对金属层进行部分刻蚀，得到位于第一区域的第一栅极层和位于第二区域的第一遮光层；
在形成的第一晶体管和第二晶体管上涂覆平坦化层后，在平坦化层的上表面依次沉积ITO层、AG层、ITO层，然后对该层叠的金属层进行光刻工艺，得到位于第一区域的OLED阳极层和位于第二区域的第二遮光层。
第三方面，本发明提供一种制备上述阵列基板的方法，包括：
在衬底基板的第一区域上通过多次构图工艺形成第一晶体管，第一晶体管具有第一有源层，第一有源层为低温多晶硅，在位于所述第二区域的所述第一绝缘层的上方通过多次构图工艺形成第二晶体管，第二晶体管具有第二有源层，且第二有源层为金属氧化物半导体；
在形成第一晶体管的第一栅极层后沉积形成第二绝缘层，第二绝缘层还延伸到衬底基板的第二区域，在第二绝缘层的上表面沉积金属层，对金属层进行部分刻蚀，得到位于第一区域的电容上电极层和位于第二区域的第一遮光层；
在形成的第一晶体管和第二晶体管上涂覆平坦化层后，在平坦化层的上表面依次沉积ITO层、AG层、ITO层，然后对该层叠的金属层进行光刻工艺，得到位于第一区域的OLED阳极层和位于第二区域的第二遮光层。
第四方面，本发明提供一种显示装置，包括以上所述的阵列基板。
本公开的某些实施例的阵列基板，通过设置第一遮光层和第二遮光层并且第二晶体管的金属氧化物半导***于第一遮光层、第二遮光层之间，第一遮光层和第二遮光层对金属氧化物半导体起到光阻挡的作用，可以阻止在后续OLED 发出的光和外界入射光对于金属氧化物半导体的负面影响，从而防止第二晶体管的晶体管特性受到不良影响。第二遮光层主要用于阻挡OLED发光时的衍射光照射金属氧化物半导体，第一遮光层要用于阻挡来自衬底基板面投射的光线照射金属氧化物半导体。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
下面结合具体实施例进行说明。
附图说明
附图对本发明作进一步说明，但附图中的实施例不构成对本发明的任何限制。
图1为本发明实施例1提供的阵列基板的结构示意图；
图2为本发明实施例2提供的阵列基板的结构示意图。
其中，附图标记为：
01：衬底基板；
02：缓冲层；
03：低温多晶硅层；
04：第一绝缘层；
051：第一栅极层；
052：第一遮光层；
06：第二绝缘层；
071：电容上电极层；
072：第二栅极层；
08：第三绝缘层；
09：金属氧化物半导体层；
10：第四绝缘层；
11：第三栅极层；
12：第五绝缘层；
131：第一过孔；
132：第二过孔；
141：第一晶体管的源漏电极层；
142：第二晶体管的源漏电极层；
15：平坦化层；
151：平坦化层过孔；
161：OLED阳极层；
162：第二遮光层；
171：像素定义层；
172：支撑柱层；
18：OLED发光层；
19：OLED阴极层；
20：薄膜封装层；
A1：第一区域
A2：第二区域。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。附图仅为本公开的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。
此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本公开的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知结构、方法、装置、实现、材料或者操作以避免喧宾夺主而使得本公开的各方面变得模糊。
附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
另外，本发明中术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体地限定。
需要说明的是，实施例1和2中所记载的衬底基板可以为玻璃基板也可以为柔性基板，实施例1和2中所记载的金属氧化物半导体层具体为氧化铟镓锌。
实施例1
图1示出本公开示例性实施例中提供的一种阵列基板的示意图。如图1所示，该阵列基板包括：衬底基板01以及设置在衬底基板01的第一区域A1的第一晶体管和设置在在衬底基板01的第二区域A2的第二晶体管，其中第一晶体管具有第一有源层，且第一有源层为低温多晶硅层03，即第一晶体管为低温多晶硅薄膜晶体管(后文简称为LTPS-TFT)，第二晶体管具有第二有源层，且第二有源层为金属氧化物半导体层09，即第二晶体管为氧化物薄膜晶体管(后文简称Oxide-TFT)。
需要说明的是，本实施例中并未对第一区域和第二区域的界限的划分做详细介绍，并且这也不是本公开的设计重点，标注第一区域和第二区域仅仅是为了说明LTPS-TFT和Oxide-TFT是设置在不同区域的，LTPS-TFT由于开关迅速，通常用做开关晶体管，而Oxide-TFT由于半导体特性，通常用做驱动晶体管，也是由于其各自不同的特定及功能，需要将二者分别设置在对应的区域，比单纯的LTPS-TFT和Oxide-TFT的效果都要好，LTPS电子移动率过高导致的耗电量巨大，结合氧化物的低耗电量与LTPS的优点使得二者的优点极大化。
如图1所示，第一晶体管结构中包括：依次在衬底基板101上形成的缓冲层02、低温多晶硅层03(即第一有源层)、第一绝缘层04、第一栅极层051，第一晶体管的源漏电极层141分别通过两个第一过孔131与低温多晶硅层03的两端电连接，其结构和加工工艺与现有LTPS-TFT无异，但是本实施例中的第一栅极层051上方还设置有电容上电极层071，第一栅极层051和电容上电极层 071之间设置有第二绝缘层06，第二绝缘层06可以为单层硅氧化物(SiOx)膜或者为包括硅氮化物(SiNx)和硅氧化物(SiOx)的双层膜。
其中低温多晶硅层03采用多晶硅(P-Si)，其形成过程可以采用ELA (ExcimerLaser Annealing，准分子激光晶化)技术将高功率的激光束作用于待晶化非晶硅(a-Si)薄膜的表面，由于硅极强的紫外光吸收能力，在极短的时间内(50-150ns)可使非晶硅薄膜表面在瞬间达到1000℃以上的高温而变成熔融状态，激光脉冲停止后，融化的非晶硅冷却结晶变为多晶硅，为了防止激光束损伤衬底基板01，因此在衬底基板01上设置缓冲层02，缓冲层02可以为单层硅氧化物(SiOx)膜或者为包括硅氮化物(SiNx)和硅氧化物(SiOx)的双层膜。
其中第一绝缘层04为栅绝缘层，覆盖在低温多晶硅层03上，可以为单层硅氧化物(SiOx)膜或者为包括硅氮化物(SiNx)和硅氧化物(SiOx)的双层膜。
如图1所示，第二晶体管结构中包括：第二栅极层072、金属氧化物半导体层09、第三栅极层11、第二晶体管的源漏电极层142。其中，第二栅极层072 作为底层栅极电极位于第二绝缘层06上；第二栅极层072和金属氧化物半导体层09之间设置有第三绝缘层08，第三绝缘层08可以为单层硅氧化物(SiOx) 膜或者为包括硅氮化物(SiNx)和硅氧化物(SiOx)的双层膜；第三栅极层11 作为顶层栅极电极设置在金属氧化物半导体层09上方，并且第三栅极层11和金属氧化物半导体层09之间设置有第四绝缘层10，第四绝缘层10为单层硅氧化物(SiOx)膜；第二晶体管的源漏电极层142分别通过两个第二过孔132与金属氧化物半导体层09的两端电连接。第三绝缘层08和第四绝缘层10均为栅绝缘层。
第五绝缘层12覆盖在第三栅极层11上将第三栅极层11和平坦化层15隔离。OLED的阳极层161设置在平坦化层15上。第五绝缘层12为单层硅氧化物 (SiOx)膜。
本实施例中，第一遮光层052和第二遮光层162均位于第二区域A2，更具体的，第一遮光层052位于第一绝缘层04上，并且第一遮光层052位于金属氧化物半导体层09的正下方，第一遮光层052和第二遮光层162的宽度均大于金属氧化物半导体层09的宽度，从而提升第一遮光层052和第二遮光层162的遮光性能。
第一遮光层052设置在第一绝缘层04上，并且第二绝缘层06覆盖在第一遮光层052上将第一遮光层052与第二栅极层072隔离，第一遮光层052和第一栅极层051是同时通过构图工艺形成的，更具体的，在第一绝缘层04上沉积覆盖一层金属层(金属层的材料为钼及其合金、铬及其合金、铝及其合金、铜及其合金、钛及其合金中的一种或几种混合)后，采用构图工艺形成独立的第一遮光层052和第一栅极层051。
第二遮光层162设置在平坦化层15上，并且像素定义层171覆盖，像素定义层171采用PI(Polyimide，聚酰亚胺)材料制备，第二遮光层162和OLED 的阳极层161是同时通过构图工艺形成的，OLED的阳极层161包括层叠的ITO 层、AG层、ITO层。
需要说明的是，本实施例中，OLED作为发光元件包括层叠的OLED阴极层19、OLED发光层18、OLED的阳极层161，OLED阴极层19包括层叠的 Mg金属层、AG金属层。
需要说明的是，本实施例中，第一晶体管的源漏电极层141远离低温多晶硅层03的一端、第二晶体管的源漏电极层142远离金属氧化物半导体层09的一端均设置在平坦化层15中，平坦化层15上设置有平坦化层过孔151，OLED 的阳极层161延伸到平坦化层过孔151中与第一晶体管的源漏电极层141接触连接，通过此配置，OLED可电性连接第一晶体管，因此，可通过第一晶体管施加偏压予发光元件的OLED发光层18，从而驱动OLED发光层18发光。
本实施例提供的阵列基板可采用如下方法进行制备，包括：
步骤S1，在衬底基板01上采用CVD(Chemical Vapor Deposition，化学气相沉积)工艺沉积制作材料氮化硅/氧化硅，形成缓冲层02；
步骤S2，在缓冲层02上沉积非晶硅层，采用ELA准分子激光工艺，将非晶硅转化为多晶硅，然后采用光刻工艺形成低温多晶硅层03；
步骤S3，在低温多晶硅层03上依次沉积氮化硅层、氧化硅层，从而形成第一绝缘层04，第一绝缘层04用做多晶硅的栅绝缘层；
步骤S4，在第一绝缘层04上沉积覆盖一层金属层(金属层的材料为钼及其合金、铬及其合金、铝及其合金、铜及其合金、钛及其合金中的一种或几种混合)，然后采用光刻工艺，形成第一栅极层051和第一遮光层052，第一栅极层 051用作多晶硅晶体管的栅极，第一遮光层052用作金属氧化物半导体层09的底面遮光层；
步骤S5，在第一栅极层051和第一遮光层052上依次沉积氮化硅层、氧化硅层，从而形成第二绝缘层06，第二绝缘层06同时作为存储电容的介电层；
步骤S6，在第二绝缘层06上沉积覆盖一层金属层(金属层的材料为钼及其合金、铬及其合金、铝及其合金、铜及其合金、钛及其合金中的一种或几种混合)，再通过光刻工艺形成电容上电极层071以及第二栅极层072，第二栅极层 072用作金属氧化物半导体层09的底层栅极电极，其中电容上电极层071与第一栅极层051分别构成存储电容的上下两个电极；
步骤S7，在第二栅极层072和电容上电极层071上依次沉积氮化硅层、氧化硅层，从而形成第三绝缘层08；
步骤S8，在第三绝缘层08上沉积制作氧化铟镓锌金属层，采用光刻工艺，形成金属氧化物半导体层09，金属氧化物半导体层09设置在第一遮光层052的正上方；
步骤S9，在金属氧化物半导体层09上沉积制作氧化硅层，从而形成第四绝缘层10；
步骤S10，在第四绝缘层10上沉积覆盖一层金属层(金属层的材料为钼及其合金、铬及其合金、铝及其合金、铜及其合金、钛及其合金中的一种或几种混合)，通过光刻工艺形成第三栅极层11，第三栅极层11用作金属氧化物半导体层09的顶层栅极电极；
步骤S11，在第三栅极层11上沉积制作氧化硅层，从而形成第五绝缘层12；
步骤S12，形成第五绝缘层12后，通过光刻工艺，对第五绝缘层12、第四绝缘层10、第三绝缘层08、第二绝缘层06、第一绝缘层04通过刻蚀形成贯穿的第一过孔131和贯穿的第二过孔132，两个第一过孔层131分别设置在低温多晶硅层03的上表面的两端，两个第二过孔132分别设置在金属氧化物半导体层 09的上表面的两端，第一过孔131的底部孔口和低温多晶硅层03的上表面接触，第二过孔13的底部孔口和金属氧化物半导体层09的上表面接触；
步骤S13，在第一过孔131和第二过孔132的内部沉积金属(金属的材料为钼及其合金、铬及其合金、铝及其合金、铜及其合金、钛及其合金中的一种或几种混合)，金属填充第一过孔131和第二过孔132后由第一过孔131远离低温多晶硅层03的孔口和第二过孔132远离金属氧化物半导体层09的孔口延伸出来在第五绝缘层12上形成金属层，然后对该金属层采用光刻工艺形成第一晶体管的源漏电极层141、第二晶体管的源漏电极层142；
步骤S14，在第一晶体管的源漏电极层141、第二晶体管的源漏电极层142 上涂布PI，形成平坦化层15，同时通过曝光显影形成平坦化层过孔151，平坦化层过孔151露出第一晶体管的源漏电极层141；
步骤S15，在平坦化层15上方依次沉积ITO层、AG层、ITO层，然后采用光刻工艺形成互相独立的OLED阳极层161以及第二遮光层162，第二遮光层 162设置在金属氧化物半导体层09的正上方，位于平坦化层过孔151内的OLED 阳极层161连接至第一晶体管的源漏电极层141；
步骤S16，在OLED阳极层161以及第二遮光层162上涂布PI，通过半色调掩膜版曝光，显影固化后形成像素定义层171和支撑柱层172；
步骤S17，在基板完成以上制程后，使用蒸镀掩膜版通过蒸镀的方法，在 OLED阳极层161上先后沉积形成OLED发光层18和OLED阴极层19；
步骤S18，蒸镀形成OLED发光层18和OLED阴极层19后，通过薄膜封装方法形成OLED的薄膜封装层20，从而隔绝水氧对OLED器件的影响。
其中，步骤S18中可以采用玻璃封装替代薄膜封装，从而形成OLED的上玻璃基板层20，从而隔绝水氧对OLED器件的影响。
需要说明的是，本实施例源极图示中第一晶体管的源漏电极层141、第二晶体管的源漏电极层142的位置并不局限于本实施例图示所示，即第一晶体管的源漏电极层141、第二晶体管的源漏电极层142的具***置可以根据具体的电路设计来确定。
需要说明的是，本实施例中的光刻工艺为图案化工艺的其中一个工序，构图工艺通常还包括光刻胶涂敷、曝光、显影、刻蚀、光刻胶剥离等工艺。
综上所述，本实施例提供的阵列基板的制作方法在衬底基板上通过对形成第一栅极层051的金属层进行图案化工艺后形成第一遮光层052、对形成OLED 阳极层161的金属层进行图案化工艺后形成第二遮光层162，第一遮光层052和第二遮光层162对金属氧化物半导体层09起到光阻挡的作用，可以阻止在后续光照射到金属氧化物半导体层09，从而防止第二晶体管(即氧化物薄膜晶体管) 的晶体管特性受到不良影响。
基于上述，本公开实施例还提供了一种显示装置，其包括上述阵列基板。所述显示装置可以为：液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。相应的，该显示装置也具有与阵列基板相同的技术效果，此处不再赘述。
实施例2
图2示出本公开示例性实施例中提供的一种阵列基板的示意图。如图2所示，本实施例提供的阵列基板的结构与实施例1中阵列基板的结构的区别仅在于：本实施例提供的阵列基板中第二栅极层072作为第一遮光层取代实施例1 中阵列基板的第一遮光层052。
如图2所示，可在衬底基板01上形成第一晶体管、第二晶体管。于部分实施方式中衬底基板01可以是透光基板，例如像是玻璃基板。
第一晶体管的各层体可以是依序形成的。具体来说，可先在衬底基板01上形成通道层，并接着再形成栅极绝缘层，使得栅极绝缘层覆盖衬底基板01及通道层之后，可在栅极绝缘层114上形成金属层，并图案化金属层，从而形成第一晶体管的栅极电极。通道层的材料可包含晶硅材料或非晶硅材料，像是单晶硅、微晶硅、多晶硅、金属氧化物或类似物。于部分实施方式中，栅极绝缘层可包含无机材料，像是氧化硅(SiOx)、氮化硅(SiNx)、由氧化硅及氮化硅共同组成的复合层、其他合适的介电材料或上述的组合。本实施例中，通道层为低温多晶硅层03。
如图2所示，第二晶体管的各层体可以是依序形成的，可在第二绝缘层06 上形成第二栅极层072，同时第二栅极层072作为遮光层。具体来说，可先第二绝缘层06上形成覆盖的金属层并对金属层进行图案化，从而形成电容上电极层 071和第二栅极层072，图案化工艺包含曝光流程与显影流程。于部分实施方式中，图案化工艺中的曝光流程可使用半调式(halftone)光罩。第二栅极层072 与第二晶体管的金属氧化物半导体层09通过第三绝缘层08分隔开来，即第二栅极层072作为遮光层与金属氧化物半导体层09的相隔的距离受第三绝缘层08 影响，优选的第三绝缘层08的厚度可大于0微米并小于等于10微米。在满足第二栅极层072的宽度可以是覆盖金属氧化物半导体层09的下表面的情况下，金属氧化物半导体层09受第二栅极层072覆盖的程度可由控制第二栅极层072 的厚度度来调整，优选的，第二栅极层072的厚度可介于30微米至100微米之间。于部分实施方式中，第二栅极层072可以是单层体结构或是复合层体结构，其中复合层体结构中的各层可包含相同材料，且其是通过叠层的方式形成并借此增加第二栅极层072的厚度。
如图2所示，由第二遮光层162会覆盖金属氧化物半导体层09的上表面，故可降低OLED和外界光源向金属氧化物半导体层09照射光的机会；更进一步来说，金属氧化物半导体层09的下表面是由第二栅极层072覆盖，故可减少衬底基板01所投射向金属氧化物半导体层09照射的机会，从而避免外界光照对金属氧化物半导体层09产生的损害。
更具体的，本实施例提供的阵列基板可采用如下方法进行制备，包括：
步骤S1，在衬底基板01上采用CVD(Chemical Vapor Deposition，化学气相沉积)工艺沉积制作材料氮化硅/氧化硅，形成缓冲层02；
步骤S2，在缓冲层02上沉积非晶硅层，采用ELA准分子激光工艺，将非晶硅转化为多晶硅，然后采用光刻工艺形成低温多晶硅层03；
步骤S3，在低温多晶硅层03上依次沉积氮化硅层、氧化硅层，从而形成第一绝缘层04，第一绝缘层04用做多晶硅的栅绝缘层；
步骤S4，在第一绝缘层04上沉积覆盖一层金属层(金属层的材料为钼及其合金、铬及其合金、铝及其合金、铜及其合金、钛及其合金中的一种或几种混合)，然后采用光刻工艺，形成第一栅极层051；
步骤S5，在第一栅极层051上依次沉积氮化硅层、氧化硅层，从而形成第二绝缘层06，第二绝缘层06同时作为存储电容的介电层；
步骤S6，在第二绝缘层06上沉积覆盖一层金属层(金属层的材料为钼及其合金、铬及其合金、铝及其合金、铜及其合金、钛及其合金中的一种或几种混合)，再通过光刻工艺形成电容上电极层071以及第二栅极层072，第二栅极层 072既作为金属氧化物半导体层09的底层栅极电极也作为第一遮光层，并且电容上电极层071与第一栅极层051分别构成存储电容的上下两个电极；
步骤S7，在第二栅极层072和电容上电极层071上依次沉积氮化硅层、氧化硅层，从而形成第三绝缘层08；
步骤S8，在第三绝缘层08上沉积制作氧化铟镓锌金属层，采用光刻工艺，形成金属氧化物半导体层09，金属氧化物半导体层09设置在第一遮光层052的正上方；
步骤S9，在金属氧化物半导体层09上沉积制作氧化硅层，从而形成第四绝缘层10；
步骤S10，在第四绝缘层10上沉积制作氧化硅层，从而形成第五绝缘层12；
步骤S11，形成第五绝缘层12后，通过光刻工艺，对第五绝缘层12、第四绝缘层10、第三绝缘层08、第二绝缘层06、第一绝缘层04通过刻蚀形成贯穿的第一过孔131和贯穿的第二过孔132，两个第一过孔层131分别设置在低温多晶硅层03的上表面的两端，两个第二过孔132分别设置在金属氧化物半导体层 09的上表面的两端，第一过孔131的底部孔口和低温多晶硅层03的上表面接触，第二过孔13的底部孔口和金属氧化物半导体层09的上表面接触；
步骤S12，在第一过孔131和第二过孔132的内部沉积金属(金属的材料为钼及其合金、铬及其合金、铝及其合金、铜及其合金、钛及其合金中的一种或几种混合)，金属填充第一过孔131和第二过孔132后由第一过孔131远离低温多晶硅层03的孔口和第二过孔132远离金属氧化物半导体层09的孔口延伸出来在第五绝缘层12上形成金属层，然后对该金属层采用光刻工艺形成第一晶体管的源漏电极层141、第二晶体管的源漏电极层142；
步骤S13，在第一晶体管的源漏电极层141、第二晶体管的源漏电极层142 上涂布PI，形成平坦化层15，同时通过曝光显影形成平坦化层过孔151，平坦化层过孔151露出第一晶体管的源漏电极层141；
步骤S14，在平坦化层15上方依次沉积ITO层、AG层、ITO层，然后采用光刻工艺形成互相独立的OLED阳极层161以及第二遮光层162，第二遮光层 162设置在金属氧化物半导体层09的正上方，位于平坦化层过孔151内的OLED 阳极层161连接至第一晶体管的源漏电极层141；
步骤S15，在OLED阳极层161以及第二遮光层162上涂布PI，通过半色调掩膜版曝光，显影固化后形成像素定义层171和支撑柱层172；
步骤S16，在基板完成以上制程后，使用蒸镀掩膜版通过蒸镀的方法，在 OLED阳极层161上先后沉积形成OLED发光层18和OLED阴极层19；
步骤S17，蒸镀形成OLED发光层18和OLED阴极层19后，通过薄膜封装方法形成OLED的薄膜封装层20，从而隔绝水氧对OLED器件的影响。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种阵列基板，其特征在于，包括：
衬底基板，所述衬底基板上设置有并列的第一区域和第二区域；
第一晶体管，所述第一晶体管位于所述第一区域，所述第一晶体管具有第一有源层，所述第一有源层为低温多晶硅；
第二晶体管，所述第二晶体管位于所述第二区域，所述第二晶体管具有第二有源层，所述第二有源层为金属氧化物半导体；
第一遮光层，所述第一遮光层设置在所述第二有源层的正下方，所述第一遮光层和所述第二有源层之间至少设置有层间介质层；
第二遮光层，所述第二遮光层设置在所述第二有源层的正上方，所述第二遮光层和所述第二有源层之间设置有平坦化层和第五绝缘层。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一有源层和所述衬底基板的上表面之间设置有缓冲层，所述第一晶体管还具有第一栅极层，所述第一栅极层和所述第一有源层的上表面之间设置有第一绝缘层，所述第一晶体管的源漏电极层分别通过两个通孔与所述第一有源层的两端电连接。
3.根据权利要求2所述的阵列基板，其特征在于：第二晶体管还具有第二栅极层、第三栅极层，第二栅极层和第二有源层的下表面之间设置有第三绝缘层，第三栅极层和第二有源层的上表面之间设置有第四绝缘层，第二晶体管的源漏电极层通过两个通孔与所述第二有源层的两端电连接。
4.根据权利要求3所述的阵列基板，其特征在于，所述第一遮光层的宽度和所述第二遮光层的宽度均不小于所述第二有源层的宽度。
5.根据权利要求4所述的阵列基板，其特征在于，所述第二遮光层为部分刻蚀留下的保留OLED阳极层形成。
6.根据权利要求5所述的阵列基板，其特征在于，所述第一遮光层为部分刻蚀留下的保留所述第一栅极层形成的。
7.根据权利要求5所述的阵列基板，其特征在于，所述第一遮光层为所述第二栅极层。
8.一种制备权利要求6所述的阵列基板的方法，其特征在于，包括：在所述第一绝缘层的上表面沉积一层金属层，对所述金属层进行部分刻蚀，得到位于所述第一区域的所述第一栅极层和位于所述第二区域的所述第一遮光层。
9.一种制备权利要求7所述的阵列基板的方法，其特征在于，包括：在形成所述第一晶体管的所述第一栅极层后沉积形成第二绝缘层，第二绝缘层还延伸到所述衬底基板的所述第二区域，在所述二绝缘层的上表面沉积金属层，对所述金属层进行部分刻蚀，得到位于所述第一区域的电容上电极层和位于所述第二区域的所述第一遮光层。
10.一种显示装置，其特征在于，包括权利要求1-7任一项权利要求所述的阵列基板。
CN202111211859.3A 2021-10-18 2021-10-18 阵列基板及其制作方法和显示装置 Pending CN114005857A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111211859.3A CN114005857A (zh) 2021-10-18 2021-10-18 阵列基板及其制作方法和显示装置
PCT/CN2021/132581 WO2023065455A1 (zh) 2021-10-18 2021-11-23 阵列基板及其制作方法和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111211859.3A CN114005857A (zh) 2021-10-18 2021-10-18 阵列基板及其制作方法和显示装置

Publications (1)

Publication Number Publication Date
CN114005857A true CN114005857A (zh) 2022-02-01

Family

ID=79923124

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111211859.3A Pending CN114005857A (zh) 2021-10-18 2021-10-18 阵列基板及其制作方法和显示装置

Country Status (2)

Country Link
CN (1) CN114005857A (zh)
WO (1) WO2023065455A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023206025A1 (zh) * 2022-04-25 2023-11-02 京东方科技集团股份有限公司 显示装置、显示面板及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111771283A (zh) * 2018-01-11 2020-10-13 应用材料公司 具有金属氧化物开关的小型存储电容器的薄膜晶体管
CN111668238B (zh) * 2020-06-19 2022-09-09 武汉华星光电半导体显示技术有限公司 Oled显示面板及其制作方法
CN111755462B (zh) * 2020-06-23 2021-10-08 武汉华星光电半导体显示技术有限公司 阵列基板及其制造方法
CN113178492A (zh) * 2021-04-02 2021-07-27 武汉华星光电半导体显示技术有限公司 显示面板及显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023206025A1 (zh) * 2022-04-25 2023-11-02 京东方科技集团股份有限公司 显示装置、显示面板及其制造方法

Also Published As

Publication number Publication date
WO2023065455A1 (zh) 2023-04-27

Similar Documents

Publication Publication Date Title
US11152443B2 (en) Display panel having a storage capacitor and method of fabricating same
US10741787B2 (en) Display back plate and fabricating method for the same, and display device
US10367073B2 (en) Thin film transistor (TFT) with structured gate insulator
US8227803B2 (en) Organic electroluminescent display device and method for fabricating the same
US20150214373A1 (en) Thin film transistor and manufacturing method thereof, array substrate and display device
EP3101693B1 (en) Methods for thin-film transistor, pixel structure, manufacturing , array substrate and display device
US11075230B2 (en) Thin film transistor, manufacturing method thereof, array substrate and display device
US10629747B2 (en) Thin film transistor, manufacturing method thereof, array substrate and manufacturing method thereof
CN112366222B (zh) 显示面板及其制作方法、显示装置
JP2021506098A5 (zh)
US11367741B2 (en) Array substrate, manufacturing method thereof, display panel, and electronic device
WO2015043082A1 (zh) 薄膜晶体管及其制造方法、阵列基板及显示装置
CN113054036A (zh) 薄膜晶体管及其制备方法、显示面板、显示装置
KR20190076094A (ko) 디스플레이 장치와, 이의 제조 방법
JP6678830B1 (ja) 薄膜トランジスタ基板、その製造方法及びそれを備えた液晶表示装置
WO2022083429A1 (zh) 一种薄膜晶体管及其制作方法、驱动基板和电子设备
US9461066B2 (en) Thin film transistor and method of manufacturing the same, array substrate and display device
US12004380B2 (en) Organic light-emitting diode display device and manufacturing method thereof
US20220344448A1 (en) Display Substrate and Preparation Method Thereof, and Display Apparatus
CN210403734U (zh) 一种显示基板、显示装置
CN114005857A (zh) 阵列基板及其制作方法和显示装置
KR20110053721A (ko) 어레이 기판 및 이의 제조방법
KR20100123535A (ko) 어레이 기판의 제조방법
KR20150051004A (ko) 표시장치용 박막 트랜지스터 어레이 기판 제조방법 및 박막 트랜지스터 어레이 기판
KR20100130523A (ko) 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination