CN113992168A - 一种轨到轨跨导运放电路 - Google Patents

Abstract

本发明公开了一种轨到轨跨导运放电路，涉及电路技术领域，包含P型MOS管MP1、P型MOS管MP2、P型MOS管MP3、P型MOS管MP4、P型MOS管MP5、P型MOS管MP6、P型MOS管MP7、P型MOS管MP8、P型MOS管MP9、P型MOS管MP10、P型MOS管MP11、P型MOS管MP12、N型MOS管MN1、N型MOS管MN2、N型MOS管MN3、N型MOS管MN4、N型MOS管MN5、N型MOS管MN6、N型MOS管MN7、N型MOS管MN8、N型MOS管MN9、N型MOS管MN10、N型MOS管MN11、N型MOS管MN12、N型MOS管MN13，该轨到轨跨导运放是简单的双输入级结构，一个是N型输入对，一个是P型输入对，实现了输入轨到轨，两个输入对的输出以简单的方式结合在一个输出节点上，实现输出轨到轨。

Description

一种轨到轨跨导运放电路

技术领域

本发明涉及电路技术领域，尤其涉及一种轨到轨跨导运放电路。

背景技术

近年来，随着集成电路设计技术的不断发展，跨导放大器越来越多的应用在模拟集成电路设计领域，随着集成电路制造工艺的不断进步，电源电压不断降低，传统的多个MOS管串联而成的套筒式增益级结构，会明显压缩跨导放大器的电压摆幅，已经不适宜低电源电压下的应用，多个增益级的级联结构能够有效的实现高增益目的，同时，在低电源电压下，能够有效的保持较大的电压摆幅。但是，多个增益级的级联结构在补偿技术上存在较大的难度，在大多数多级跨导放大器的应用场合，为了使得跨导放大器获得较大的相位裕度，保证跨导放大器的稳定性，都会对跨导放大器进行频率补偿。

但是，传统的针对跨导放大器的频率补偿技术，仍然是通过极点***，通过在频率域内减小主极点频率来获得理想的相位裕度，但是减小的主极点会使得-3dB带宽降低，从而大大降低跨导放大器的单位增益带宽。同时，传统的补偿技术无法改变跨导放大器电压摆率较低的事实。或者，通过引入一个较高频率的左半平面零点和第一个非主极点进行抵消，来获得较大的相位裕度，同时利用三级夸导放大器结构，实现ClassAB输出级，提高跨导放大器电压摆率。

但是，第一非主极点通常频率较低，传统方法产生的左半平面零点的频率相对较高，这就需要将补偿电容的容值设计得很大，这样，一方面会导致版图面积增加，另一方面，同样会降低主极点频率，从而降低-3dB带宽和单位增益带宽，使得跨导放大器的电压摆率仍然较低，无法改变跨导放大器品质因素仍然不高的现状。

发明内容

本发明所要解决的技术问题是针对背景技术的不足提供一种轨到轨跨导运放电路，该轨到轨跨导运放是简单的双输入级结构，一个是N型输入对，一个是P型输入对，实现了输入轨到轨，两个输入对的输出以简单的方式结合在一个输出节点上，实现输出轨到轨。

本发明为解决上述技术问题采用以下技术方案：

一种轨到轨跨导运放电路，包含P型MOS管MP1、P型MOS管MP2、P型MOS管MP3、P型MOS管MP4、P型MOS管MP5、P型MOS管MP6、P型MOS管MP7、P型MOS管MP8、P型MOS管MP9、P型MOS管MP10、P型MOS管MP11、P型MOS管MP12、N型MOS管MN1、N型MOS管MN2、N型MOS管MN3、N型MOS管MN4、N型MOS管MN5、N型MOS管MN6、N型MOS管MN7、N型MOS管MN8、N型MOS管MN9、N型MOS管MN10、N型MOS管MN11、N型MOS管MN12、N型MOS管MN13、VDD电压端、VB电压端、VC电压端、VBIAS电压端、V1电压端、V2电压端、IOUT电流输出端，

其中，VBIAS电压端分别连接N型MOS管MN1的栅极、N型MOS管MN5的栅极，N型MOS管MN1的漏极连接N型MOS管MN2的源极，N型MOS管MN2的栅极连接VB电压端，N型MOS管MN2的漏极分别连接P型MOS管MP1的栅极、P型MOS管MP1的漏极和P型MOS管MP7的栅极，P型MOS管MP1的源极分别连接P型MOS管MP2的源极、P型MOS管MP3的源极、P型MOS管MP4的源极、P型MOS管MP5的源极、P型MOS管MP6的源极、P型MOS管MP7的源极、P型MOS管MP8的源极，P型MOS管MP2的漏极分别连接N型MOS管MN3的漏极、N型MOS管MN3的栅极、N型MOS管MN4的栅极，N型MOS管MN1的源极分别连接N型MOS管MN3的源极、N型MOS管MN4的源极、N型MOS管MN5的源极、N型MOS管MN10的源极、N型MOS管MN11的源极、N型MOS管MN12的源极、N型MOS管MN13的源极，N型MOS管MN5的漏极分别连接N型MOS管MN6的源极、N型MOS管MN7的源极，N型MOS管MN6的漏极连接N型MOS管MN8的源极，N型MOS管MN6的栅极连接V1电压端，N型MOS管MN8的栅极连接VB电压端，N型MOS管MN8的漏极分别连接P型MOS管MP2的栅极、P型MOS管MP3的栅极和P型MOS管MP3的漏极，N型MOS管MN7的栅极连接V2电压端，N型MOS管MN7的漏极连接N型MOS管MN9的源极，N型MOS管MN9的栅极连接VB电压端，N型MOS管MN9的漏极分别连接P型MOS管MP4的漏极、P型MOS管MP4的栅极、P型MOS管MP5的栅极，P型MOS管MP5的漏极分别连接N型MOS管MN4的漏极、IOUT电流输出端、P型MOS管MP6的漏极、N型MOS管MN10的漏极，P型MOS管MP6的栅极分别连接P型MOS管MP8的栅极、P型MOS管MP8的漏极、N型MOS管MN13漏极，N型MOS管MN13栅极分别连接N型MOS管MN12的栅极、N型MOS管MN12的漏极、P型MOS管MP12的漏极，P型MOS管MP12的栅极连接VC电压端，P型MOS管MP12的源极连接P型MOS管MP10的漏极，P型MOS管MP10的栅极连接V1电压端，P型MOS管MP10的源极分别连接P型MOS管MP7的漏极、P型MOS管MP9的源极，P型MOS管MP9的栅极连接V2电压端，P型MOS管MP9的漏极连接P型MOS管MP11的源极，P型MOS管MP11的栅极连接VC电压端，P型MOS管MP11的漏极分别连接N型MOS管MN10的栅极、N型MOS管MN11的栅极和N型MOS管MN11的漏极。

作为本发明一种轨到轨跨导运放电路的进一步优选方案，所述VB电压端、VC电压端、VBIAS电压端为三个偏置电压，由N型MOS管MN1、N型MOS管MN2和P型MOS管MP1组成偏置电路。

本发明采用以上技术方案与现有技术相比，具有以下技术效果：

本发明一种轨到轨跨导运放电路，该轨到轨跨导运放是简单的双输入级结构，一个是N型输入对，一个是P型输入对，实现了输入轨到轨，两个输入对的输出以简单的方式结合在一个输出节点上，实现输出轨到轨，其轨对轨跨导运放电路总增益没有两级运放电路高，但是功率消耗会比两级运放电路低很多，此电路也不需要密勒补偿，也有着很宽的带宽。

附图说明

图1是本发明一种轨到轨跨导运放电路的电路图。

具体实施方式

下面结合附图对本发明的技术方案做进一步的详细说明：

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

一种轨到轨跨导运放电路，包含P型MOS管MP1、P型MOS管MP2、P型MOS管MP3、P型MOS管MP4、P型MOS管MP5、P型MOS管MP6、P型MOS管MP7、P型MOS管MP8、P型MOS管MP9、P型MOS管MP10、P型MOS管MP11、P型MOS管MP12、N型MOS管MN1、N型MOS管MN2、N型MOS管MN3、N型MOS管MN4、N型MOS管MN5、N型MOS管MN6、N型MOS管MN7、N型MOS管MN8、N型MOS管MN9、N型MOS管MN10、N型MOS管MN11、N型MOS管MN12、N型MOS管MN13、VDD电压端、VB电压端、VC电压端、VBIAS电压端、V1电压端、V2电压端、IOUT电流输出端，

其中，VBIAS电压端分别连接N型MOS管MN1的栅极、N型MOS管MN5的栅极，N型MOS管MN1的漏极连接N型MOS管MN2的源极，N型MOS管MN2的栅极连接VB电压端，N型MOS管MN2的漏极分别连接P型MOS管MP1的栅极、P型MOS管MP1的漏极和P型MOS管MP7的栅极，P型MOS管MP1的源极分别连接P型MOS管MP2的源极、P型MOS管MP3的源极、P型MOS管MP4的源极、P型MOS管MP5的源极、P型MOS管MP6的源极、P型MOS管MP7的源极、P型MOS管MP8的源极，P型MOS管MP2的漏极分别连接N型MOS管MN3的漏极、N型MOS管MN3的栅极、N型MOS管MN4的栅极，N型MOS管MN1的源极分别连接N型MOS管MN3的源极、N型MOS管MN4的源极、N型MOS管MN5的源极、N型MOS管MN10的源极、N型MOS管MN11的源极、N型MOS管MN12的源极、N型MOS管MN13的源极，N型MOS管MN5的漏极分别连接N型MOS管MN6的源极、N型MOS管MN7的源极，N型MOS管MN6的漏极连接N型MOS管MN8的源极，N型MOS管MN6的栅极连接V1电压端，N型MOS管MN8的栅极连接VB电压端，N型MOS管MN8的漏极分别连接P型MOS管MP2的栅极、P型MOS管MP3的栅极和P型MOS管MP3的漏极，N型MOS管MN7的栅极连接V2电压端，N型MOS管MN7的漏极连接N型MOS管MN9的源极，N型MOS管MN9的栅极连接VB电压端，N型MOS管MN9的漏极分别连接P型MOS管MP4的漏极、P型MOS管MP4的栅极、P型MOS管MP5的栅极，P型MOS管MP5的漏极分别连接N型MOS管MN4的漏极、IOUT电流输出端、P型MOS管MP6的漏极、N型MOS管MN10的漏极，P型MOS管MP6的栅极分别连接P型MOS管MP8的栅极、P型MOS管MP8的漏极、N型MOS管MN13漏极，N型MOS管MN13栅极分别连接N型MOS管MN12的栅极、N型MOS管MN12的漏极、P型MOS管MP12的漏极，P型MOS管MP12的栅极连接VC电压端，P型MOS管MP12的源极连接P型MOS管MP10的漏极，P型MOS管MP10的栅极连接V1电压端，P型MOS管MP10的源极分别连接P型MOS管MP7的漏极、P型MOS管MP9的源极，P型MOS管MP9的栅极连接V2电压端，P型MOS管MP9的漏极连接P型MOS管MP11的源极，P型MOS管MP11的栅极连接VC电压端，P型MOS管MP11的漏极分别连接N型MOS管MN10的栅极、N型MOS管MN11的栅极和N型MOS管MN11的漏极。

该轨到轨跨导运放是简单的双输入级结构，一个是N型输入对，一个是P型输入对，实现了输入轨到轨，两个输入对的输出以简单的方式结合在一个输出节点上，实现输出轨到轨。

VB电压端、VC电压端、VBIAS电压端为三个偏置电压，由N型MOS管MN1、N型MOS管MN2和P型MOS管MP1组成偏置电路。上电后，偏置电路通过电流镜P型MOS管MP10和管子P型MOS管MP5向各自差分对管提供偏置电流，输出晶体管对P型MOS管MP5、N型MOS管MN4、N型MOS管MN10的漏极相连，输出电流进行叠加。

本发明利用N型和P型跨导放大器混合电路时，该电路有效地增加了共模输入电压范围。

单边N型跨导放大器电路包含一个输入差分对、三个电流镜和一个电流源：共源共栅差分对管N型MOS管MN6、N型MOS管MN8和N型MOS管MN7、N型MOS管MN9；一样的电流镜P型MOS管MP2、P型MOS管MP3和P型MOS管MP4、P型MOS管MP5比值为1:B，电流镜P型MOS管MP5、N型MOS管MN10，比值为1:1，电流源N型MOS管MN5提供偏置电流。

该轨对轨跨导运放电路总增益没有两级运放电路高，但是功率消耗会比两级运放电路低很多，此电路也不需要密勒补偿，也有着很宽的带宽。

以上只通过说明的方式描述了本发明的某些示范性实施例，毋庸置疑，对于本领域的普通技术人员，在不偏离本发明的精神和范围的情况下，可以用各种不同的方式对所描述的实施例进行修正。因此，上述附图和描述在本质上是说明性的，不应理解为对本发明权利要求保护范围的限制。

Claims (2)

1.一种轨到轨跨导运放电路，其特征在于：包含P型MOS管MP1、P型MOS管MP2、P型MOS管MP3、P型MOS管MP4、P型MOS管MP5、P型MOS管MP6、P型MOS管MP7、P型MOS管MP8、P型MOS管MP9、P型MOS管MP10、P型MOS管MP11、P型MOS管MP12、N型MOS管MN1、N型MOS管MN2、N型MOS管MN3、N型MOS管MN4、N型MOS管MN5、N型MOS管MN6、N型MOS管MN7、N型MOS管MN8、N型MOS管MN9、N型MOS管MN10、N型MOS管MN11、N型MOS管MN12、N型MOS管MN13、VDD电压端、VB电压端、VC电压端、VBIAS电压端、V1电压端、V2电压端、IOUT电流输出端，

其中，VBIAS电压端分别连接N型MOS管MN1的栅极、N型MOS管MN5的栅极，N型MOS管MN1的漏极连接N型MOS管MN2的源极，N型MOS管MN2的栅极连接VB电压端，N型MOS管MN2的漏极分别连接P型MOS管MP1的栅极、P型MOS管MP1的漏极和P型MOS管MP7的栅极，P型MOS管MP1的源极分别连接P型MOS管MP2的源极、P型MOS管MP3的源极、P型MOS管MP4的源极、P型MOS管MP5的源极、P型MOS管MP6的源极、P型MOS管MP7的源极、P型MOS管MP8的源极，P型MOS管MP2的漏极分别连接N型MOS管MN3的漏极、N型MOS管MN3的栅极、N型MOS管MN4的栅极，N型MOS管MN1的源极分别连接N型MOS管MN3的源极、N型MOS管MN4的源极、N型MOS管MN5的源极、N型MOS管MN10的源极、N型MOS管MN11的源极、N型MOS管MN12的源极、N型MOS管MN13的源极，N型MOS管MN5的漏极分别连接N型MOS管MN6的源极、N型MOS管MN7的源极，N型MOS管MN6的漏极连接N型MOS管MN8的源极，N型MOS管MN6的栅极连接V1电压端，N型MOS管MN8的栅极连接VB电压端，N型MOS管MN8的漏极分别连接P型MOS管MP2的栅极、P型MOS管MP3的栅极和P型MOS管MP3的漏极，N型MOS管MN7的栅极连接V2电压端，N型MOS管MN7的漏极连接N型MOS管MN9的源极，N型MOS管MN9的栅极连接VB电压端，N型MOS管MN9的漏极分别连接P型MOS管MP4的漏极、P型MOS管MP4的栅极、P型MOS管MP5的栅极，P型MOS管MP5的漏极分别连接N型MOS管MN4的漏极、IOUT电流输出端、P型MOS管MP6的漏极、N型MOS管MN10的漏极，P型MOS管MP6的栅极分别连接P型MOS管MP8的栅极、P型MOS管MP8的漏极、N型MOS管MN13漏极，N型MOS管MN13栅极分别连接N型MOS管MN12的栅极、N型MOS管MN12的漏极、P型MOS管MP12的漏极，P型MOS管MP12的栅极连接VC电压端，P型MOS管MP12的源极连接P型MOS管MP10的漏极，P型MOS管MP10的栅极连接V1电压端，P型MOS管MP10的源极分别连接P型MOS管MP7的漏极、P型MOS管MP9的源极，P型MOS管MP9的栅极连接V2电压端，P型MOS管MP9的漏极连接P型MOS管MP11的源极，P型MOS管MP11的栅极连接VC电压端，P型MOS管MP11的漏极分别连接N型MOS管MN10的栅极、N型MOS管MN11的栅极和N型MOS管MN11的漏极。

2.根据权利要求1所述的一种轨到轨跨导运放电路，其特征在于：所述VB电压端、VC电压端、VBIAS电压端为三个偏置电压，由N型MOS管MN1、N型MOS管MN2和P型MOS管MP1组成偏置电路。

Images