CN113964249A - 发光二极管及其制造方法 - Google Patents

发光二极管及其制造方法 Download PDF

Info

Publication number
CN113964249A
CN113964249A CN202111079333.4A CN202111079333A CN113964249A CN 113964249 A CN113964249 A CN 113964249A CN 202111079333 A CN202111079333 A CN 202111079333A CN 113964249 A CN113964249 A CN 113964249A
Authority
CN
China
Prior art keywords
layer
patterned
semiconductor layer
light emitting
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111079333.4A
Other languages
English (en)
Inventor
范伟宏
毕京锋
郭茂峰
李士涛
张学双
赵进超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Silan Advanced Compound Semiconductor Co Ltd
Original Assignee
Xiamen Silan Advanced Compound Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Silan Advanced Compound Semiconductor Co Ltd filed Critical Xiamen Silan Advanced Compound Semiconductor Co Ltd
Priority to CN202111079333.4A priority Critical patent/CN113964249A/zh
Publication of CN113964249A publication Critical patent/CN113964249A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本申请公开了一种发光二极管及其制造方法,发光二极管包括:衬底以及位于衬底表面的外延层,外延层包括依次位于衬底表面的第一半导体层、发光层以及第二半导体层;图形化的台阶,位于外延层的四周,图形化台阶的侧壁为粗化表面,图形化的台阶的侧壁中至少一组对边的晶向与外延层的材料的[1010]晶向平行。本申请提供的发光二极管在制备过程中通过形成图形化的台阶,接着将图形化台阶的侧壁粗化得到粗化表面,其中图形化的台阶的侧壁处的外延层材料的设定晶向,结合湿法腐蚀技术,可以更大程度提升发光二极管的侧向出光,进而改善发光二极管的内量子效率、光提取效率和发光形貌。

Description

发光二极管及其制造方法
技术领域
本发明属于半导体器件技术领域,更具体地,涉及一种发光二极管及其制造方法。
背景技术
随着显示技术的持续发展,LED背光源技术逐渐成为液晶显示装置的背光源主流技术。随着对显示装置更高对比度、更高色域的追求,mini LED背光技术逐渐获得业界的青睐。目前高分辨率显示装置通常采用复杂的光均匀扩散技术手段,进而需要用作背光源的mini LED芯片具有较高的亮度来克服因复杂光均匀技术带来的亮度降低的问题。
对于mini LED而言,芯片边缘面积占芯片总面积的比例和普通小尺寸LED芯片相比有明显的增加,因此mini LED边缘区域的发光也成为其发光强度的重要组成部分。因此除利用反射镜来提高正向发光的光提取效率外,同样需要重视芯片边缘区域的光提取效率。在相对大尺寸的mini LED芯片产品中可采用边缘图形化设计、干法刻蚀形成倾角来增加边缘光提取从而提升芯片亮度,但是对于相对小尺寸的mini LED芯片产品,其边缘区域的面积增加或者因干法刻蚀损伤所产生的表面复合效应都会严重影响LED芯片的光电效率。
发明内容
本发明的目的在于提供一种发光二极管及其制造方法,通过提升发光二极管边缘出光,降低外延层材料的表面复合对发光二极管的内量子效率的影响,从而改善了发光二极管的内量子效率、光提取效率和发光形貌。
根据本申请的一方面,提供一种发光二极管,包括:
衬底以及位于所述衬底表面的外延层,所述外延层包括依次位于所述衬底表面的第一半导体层、发光层以及第二半导体层;
图形化的台阶,位于所述外延层的四周,所述图形化台阶的侧壁为粗化表面,
其中,所述图形化的台阶的侧壁中至少一组对边的晶向与所述外延层的材料的
Figure BDA0003263305630000021
晶向平行。
可选地,具有所述粗化表面的所述侧壁随机布满多个三角棱镜。
可选地,所述图形化的台阶贯穿所述第二半导体层、所述发光层并露出所述第一半导体层的表面。
可选地,所述图形化的台阶的俯视图形为对称图形,所述对称图形包括矩形、正方形、菱形或六边形中的一种或多种图形的组合。
可选地,所述图形化的台阶的俯视图形为菱形或六边形,所述台阶的侧壁中剩余边的晶向与所述外延层的材料的
Figure BDA0003263305630000022
晶向形成的夹角为120°。
可选地,所述图形化的台阶的俯视图形为矩形,所述台阶的侧壁中长边的晶向与所述外延层的材料的
Figure BDA0003263305630000023
晶向平行,所述台阶的侧壁中的短边为呈角度的折线。
可选地,所述图形化的台阶的俯视图形为正方形,所述台阶的侧壁中剩余边为呈角度的折线。
可选地,所述折线互相呈120°的夹角,且所述折线与所述外延层的材料的
Figure BDA0003263305630000024
晶向形成的夹角为120°。
可选地,还包括:
至少一个通孔,所述通孔依次贯穿所述第二半导体层、所述发光层,并露出所述第一半导体层的表面;
位于所述通孔中的所述第一半导体层表面的第一欧姆接触层;
位于所述第二半导体层表面的反射镜层以及位于所述反射镜层表面的金属阻挡层,所述反射镜层和所述金属阻挡层暴露所述通孔和所述台阶;
位于所述金属阻挡层表面以及所述图形化的台阶和所述通孔中,且具有将所述第一欧姆接触层暴露的第一开孔和将部分金属阻挡层表面暴露的第二开孔的介质层;以及
位于所述第一开孔中和部分所述介质层表面的第一电极,以及位于所述第二开孔中和部分所述介质层表面的第二电极,
其中,位于所述介质层表面的第一电极和第二电极不接触。
可选地,还包括:
位于所述图形化的台阶底部的所述第一半导体层表面的第一欧姆接触层;
位于所述第二半导体层表面的反射镜层以及位于所述反射镜层表面的金属阻挡层,所述反射镜层和所述金属阻挡层暴露所述台阶;
位于所述金属阻挡层表面以及所述图形化的台阶中,且具有将所述部分第一欧姆接触层表面暴露的第一开孔和将部分金属阻挡层表面暴露的第二开孔的介质层;以及
位于所述第一开孔中和部分所述介质层表面的第一电极,以及位于所述第二开孔中和部分所述介质层表面的第二电极,
其中,位于所述介质层表面的第一电极和第二电极不接触。
可选地,所述发光二极管为mini LED芯片。
根据本申请的另一方面,提供一种发光二极管的制造方法,包括:
在衬底上形成外延层,所述外延层包括依次位于所述衬底表面的第一半导体层、发光层以及第二半导体层;
沿所述第二半导体层的表面向下干法刻蚀形成图形化的台阶;以及
对所述图形化的台阶的侧壁进行粗化以形成粗化表面,
其中,所述图形化的台阶的侧壁中至少一组对边的晶向与所述外延层的材料的
Figure BDA0003263305630000031
晶向平行。
可选地,具有所述粗化表面的所述侧壁随机布满多个三角棱镜。
可选地,对所述图形化的台阶的侧壁进行粗化以形成粗化表面的步骤包括:
采用第一溶液对所述图形化的台阶的侧壁进行化学腐蚀。
可选地,还包括:
采用第一溶液对所述图形化的台阶的侧壁进行化学腐蚀时,采用第一溶液化学腐蚀以去除所述第二半导体层表面的氧化层和所述图形化的台阶的侧壁表面的干法刻蚀损伤层。
可选地,所述第一溶液为浓度不超过20%的碱性溶液,所述第一溶液为氢氧化钾、氢氧化钠和四甲基氢氧化铵中的一种。
可选地,在采用第一溶液对所述图形化的台阶的侧壁进行化学腐蚀过程中,将所述第一溶液加热处理,加热温度为30℃~150℃。
可选地,采用第一溶液对所述图形化的台阶的侧壁进行化学腐蚀的时间为5分钟~60分钟。
可选地,沿所述第二半导体层的表面向下干法刻蚀形成图形化的台阶的步骤包括:
光刻、干法刻蚀所述第二半导体层、所述发光层并达到所述第一半导体层的表面,形成图形化的台阶,所述图形化的台阶位于所述外延层的四周。
可选地,沿所述第二半导体层的表面向下干法刻蚀形成图形化的台阶的步骤还包括:
将与参考晶向垂直的所述台阶的侧壁中的对边的晶向刻蚀为与所述外延层的材料的
Figure BDA0003263305630000041
晶向平行。
可选地,所述图形化的台阶的俯视图形为对称图形,所述对称图形包括矩形、正方形、菱形或六边形中的一种或多种图形的组合。
可选地,所述图形化的台阶的俯视图形为菱形或六边形,将所述台阶的侧壁中剩余边的晶向刻蚀为与所述外延层的材料的
Figure BDA0003263305630000042
晶向形成的夹角为120°。
可选地,所述图形化的台阶的俯视图形为矩形,将所述台阶的侧壁中长边的晶向刻蚀为与所述外延层的材料的
Figure BDA0003263305630000043
晶向平行,将所述台阶的侧壁中的短边刻蚀为呈角度的折线。
可选地,所述图形化的台阶的俯视图形为正方形,将所述台阶的侧壁中剩余边刻蚀为呈角度的折线。
可选地,所述折线互相呈120°的夹角,且所述折线与所述外延层的材料的
Figure BDA0003263305630000044
晶向形成的夹角为120°。
可选地,还包括:
形成至少一个通孔,所述通孔依次贯穿所述第二半导体层、所述发光层,并露出所述第一半导体层的表面;
在所述通孔中的所述第一半导体层表面上形成第一欧姆接触层;
在所述第二半导体层表面依次形成反射镜层、金属阻挡层,所述反射镜层和所述金属阻挡层暴露所述通孔和所述台阶;
在所述第一欧姆接触层表面、所述金属阻挡层表面以及所述图形化的台阶和所述通孔中形成介质层材料;
刻蚀所述介质层材料形成具有暴露所述第一欧姆接触层的第一开孔以及暴露所述部分金属阻挡层表面的第二开孔的介质层;以及
在所述第一开孔中和部分所述介质层表面形成第一电极,在所述第二开孔中和部分所述介质层表面形成第二电极,
其中,位于所述介质层表面的第一电极和第二电极不接触。
可选地,还包括:
在所述图形化的台阶底部的所述第一半导体层表面上形成第一欧姆接触层;
在所述第二半导体层表面依次形成反射镜层、金属阻挡层,所述反射镜层和所述金属阻挡层暴露所述台阶;
在所述第一欧姆接触层表面、所述金属阻挡层表面以及所述图形化的台阶中形成介质层材料;
刻蚀所述介质层材料形成具有暴露部分所述第一欧姆接触层表面的第一开孔以及暴露所述部分金属阻挡层表面的第二开孔的介质层;以及
在所述第一开孔中和部分所述介质层表面形成第一电极,在所述第二开孔中和部分所述介质层表面形成第二电极,
其中,位于所述介质层表面的第一电极和第二电极不接触。
可选地,所述发光二极管为mini LED芯片。
本申请提供的一种发光二极管以及制造方法,首先制备图形化的台阶,接着对图形化台阶的侧壁进行粗化得到粗化表面。其中,图形化的台阶的每个侧壁的外延层的材料的晶向均为设定晶向族,结合湿法腐蚀技术对台阶的侧壁进行粗化,可以更大程度增加侧壁面积,提升发光二极管的侧向出光,进而改善发光二极管的内量子效率、光提取效率和发光形貌,有效提高发光二极管的亮度和发光角度。
更进一步地,本申请中在湿法刻蚀图形化的台阶的侧壁形成粗化表面时,还可以去除第二半导体层表面的氧化层进而显著改善第二半导体层的欧姆接触性能;还可以去除多个图形化的台阶的侧壁表面的干法刻蚀损伤层,进而降低了外延层材料的表面复合反应对发光二极管内量子效率的影响,进而提升了发光二极管的出光。
附图说明
通过以下参照附图对本发明实施例的描述,本发明的上述以及其他目的、特征和优点将更为清楚,在附图中:
图1a至1f示出根据本发明第一实施例的发光二极管在制造过程中不同阶段的截面图;
图2a至2f示出根据本发明第二实施例的发光二极管在制造过程中不同阶段的截面图;
图3a示出根据本发明提供的发光二极管中一种图形化的台阶的俯视形状示意图;图3b示出根据本发明提供的发光二极管中另一种图形化的台阶的俯视形状示意图。
具体实施方式
以下将参照附图更详细地描述本发明的各种实施例。在各个附图中,相同的元件采用相同或类似的附图标记来表示。为了清楚起见,附图中的各个部分没有按比例绘制。
本发明可以各种形式呈现,以下将描述其中一些示例。
发光二极管(mini LED芯片)是当前热门的显示背光源,为了克服因背光源采用复杂光均匀技术带来的亮度降低问题,需要用作背光源的发光二极管具有较高的亮度和较大的发光角度。本申请中通过提升发光二极管边缘区域的光提取效率提升发光二极管的亮度和发光角度。
图1a至1f示出根据本发明第一实施例的发光二极管在制造过程中不同阶段的截面图,本实施例提供的制造方法是对整片晶圆进行操作的,附图仅仅示出其中一个芯片单元。
本申请提供了一种发光二极管的制造方法以得到第一实施例中的发光二极管,上述制造方法包括如下步骤:
在衬底上形成外延层。具体地,如图1a所示,在衬底110的表面上通过外延生长工艺制备外延层120。外延层120的总厚度为5微米~10微米。进一步地,采用金属有机物化学气相沉积工艺在衬底110的表面上依次形成第一半导体层122、发光层123和第二半导体层125。在可替代的实施例中,还可以采用激光辅助分子束外延、激光溅射或氢化物气相外延等工艺形成外延层120。在其他的实施例中,形成外延层120的过程中还包括在第一半导体层122和衬底110之间形成缓冲层121以及在发光层123和第二半导体层125之间形成电子阻挡层124。第一半导体层122为第一掺杂类型(N型)的氮化镓材料层,发光层123例如为多量子阱(MQW,multiple quantum well)结构层,电子阻挡层124为第二掺杂类型(P型)的氮化铝镓材料层,第二半导体层125为第二掺杂类型(P型)的氮化镓材料层。MQW多量子阱结构例如为氮化镓材料层/氮化铟镓/氮化铝镓材料所组成。衬底110包含但不限于镜面或微米级/纳米级图形化蓝宝石衬底中的一种,在优选的实施例中,衬底110为微米级图形化蓝宝石。在其他可替代的实施例中,衬底的材料还可以是氧化镓、镓酸锂、铝酸锂等。衬底110的厚度为300微米~2毫米,衬底110的直径为1英寸~8英寸。其中,外延层120包含以GaN/InGaN材料体系组成的往复连续递进式外延层中的一种,其优选的实施例是含不同In组分的InGaN结构。
接着,例如利用光刻和干法刻蚀工艺在外延层120上形成阵列分布的至少一个通孔171和图形化的台阶172。更进一步地,在第二半导体层125表面上进行匀胶、曝光和显影,采用光刻工艺,在第二半导体层125表面上形成对应的图形。接着采用干法刻蚀工艺形成依次贯穿第二半导体层125、电子阻挡层124、发光层123并到达第一半导体层122表面的通孔171和图形化的台阶172。其中,图形化的台阶172位于外延层120的四周,将相邻的发光二极管隔开。得到的图形化的台阶172的侧壁处外延层材料的晶向为
Figure BDA0003263305630000071
晶向族。更进一步地,将与参考晶向垂直的台阶的侧壁中的对边的晶向刻蚀为与外延层120的材料的
Figure BDA0003263305630000072
晶向平行,参考晶向例如选为
Figure BDA0003263305630000073
晶向。外延层120为氮化镓材料层,其中六方晶系的氮化镓的
Figure BDA0003263305630000074
晶向具有较高的湿法腐蚀速率。接着,例如采用加热的第一溶液对多个图形化的台阶172的侧壁进行化学腐蚀,使得多个图形化的台阶172的侧壁形成粗化表面,具有粗化表面的侧壁随机布满多个例如为微纳尺寸的三角棱镜(三棱柱)。第一溶液为浓度不超过20%的碱性溶液,第一溶液例如为氢氧化钾、氢氧化钠和四甲基氢氧化铵中的一种。在采用第一溶液对多个图形化的台阶172的侧壁进行化学腐蚀的时间为5分钟~60分钟。在采用第一溶液对多个图形化的台阶172的侧壁进行化学腐蚀过程中,将第一溶液加热处理时,加热温度为30℃~150℃。更进一步地,对多个图形化的台阶172的侧壁进行化学腐蚀时,采用第一溶液化学腐蚀还可以去除第二半导体层125表面的氧化层进而显著改善第二半导体层125的欧姆接触性能;还可以去除多个图形化的台阶172的侧壁表面在干法刻蚀过程中形成的刻蚀损伤层,解决表面复合导致的量子效率降低的问题。
其中,图形化的台阶172的俯视图形为对称图形,对称图形包括矩形、正方形、菱形或六边形中的一种或多种的组合。对称图形中至少一组对边与参考晶向垂直进而将其晶向刻蚀为与外延层120的材料的
Figure BDA0003263305630000081
晶向平行。更进一步地,结合图3a示出的发光二极管中一种图形化的台阶的俯视形状示意图,图形化的台阶1721的俯视图形为菱形,其中,菱形的其中一组边的晶向为
Figure BDA0003263305630000082
晶向,另一组边的晶向与晶向
Figure BDA0003263305630000083
呈120°夹角。在可替换的实施例中,结合图3b示出的发光二极管中一种图形化的台阶的俯视形状示意图,图形化的台阶1722的俯视图形为矩形,矩形的长边的晶向为
Figure BDA0003263305630000084
晶向,且矩形的短边由成120°角的折线组成,且折线与外延层120的材料的
Figure BDA0003263305630000085
晶向形成的夹角为120°。其中,如图3b中示出的矩形的豁口为后期形成第一电极的区域。在其他实施例中,图形化的台阶的俯视图形为正方形,正方形的一组对边的晶向为
Figure BDA0003263305630000086
晶向,正方形的另外一组对边由成120°角的折线组成,且折线与外延层120的材料的
Figure BDA0003263305630000087
晶向形成的夹角为120°。在其他实施例中,图形化的台阶的俯视图形为六边形,其中,六边形的其中一组边的晶向为
Figure BDA0003263305630000088
晶向,剩余边的晶向与晶向
Figure BDA0003263305630000089
呈120°夹角。
接着,在通孔中形成第一欧姆接触层。具体地,如图1b所示,在通孔171中形成第一欧姆接触层133。更进一步地,例如采用光刻和物理气相沉积技术在通孔171中形成例如总厚度为500纳米的第一掺杂类型的第一欧姆接触层133。具体地,对图1b所示的半导体结构进行退火,退火条件例如为在氮气环境下,温度例如为800℃,退火一分钟,使得位于通孔171中的第一半导体层122表面的第一欧姆接触层133与第一半导体层122形成良好的欧姆接触。在可替代的实施例中,第一欧姆接触层133可以不采用热退火处理。其中,第一欧姆接触层133与通孔171的侧壁之间存在间隙。第一欧姆接触层133例如包括铬、铝、钛、金中的至少一种材料。
接着,在第二半导体层表面依次形成反射镜层和金属阻挡层。具体地,如图1c所示,在第二半导体层125的表面依次形成反射镜层131和金属阻挡层132。更进一步地,例如采用光刻、物理气相沉积工艺在如图1b所示的半导体结构中的第二半导体层125表面形成反射镜层131以及在反射镜层131表面形成金属阻挡层132,并暴露出通孔171和台阶172。反射镜层131例如为厚度200纳米的银镍层,金属阻挡层132例如为厚度500纳米的钛钨叠层。
接着,在金属阻挡层表面、台阶表面、第一欧姆接触层表面以及通孔中形成介质层材料。具体地,如图1d所示,在如图1c所示的半导体结构的表面形成介质层材料141。更进一步地,例如采用CVD(Chemical Vapor Deposition,化学气相淀积)工艺沉积一层厚度例如为1000纳米的介质层材料141。介质层材料141位于第一半导体层122、第一欧姆接触层133以及金属阻挡层132的表面。换言之,介质层材料141覆盖台阶172的侧壁和底壁、填充通孔171内部,以及覆盖第一欧姆接触层133和金属阻挡层132的表面和侧壁。介质层材料141包括但不限于氮化硅、氧化硅、氮氧化硅等绝缘介质。
接着,形成具有暴露第一欧姆接触层的第一开孔以及暴露部分金属阻挡层表面的第二开孔的介质层。具体地,如图1e所示,在介质层材料141中形成露出第一欧姆接触层133的第一开孔181和露出部分金属阻挡层132表面的第二开孔182。更进一步地,例如采用光刻和干法刻蚀工艺在介质层材料141中制备出和第一欧姆接触层133连通的第一开孔181以及和部分金属阻挡层132连通的第二开孔182进而形成介质层140。
接着,形成第一电极和第二电极。具体地,如图1f所示,形成第一电极151和第二电极152。更进一步地,例如采用光刻工艺定义出电极的图形,在图形内制备粘附层(图中未示出)和金属层。其中,填充第一开孔181并与第一欧姆接触层133接触的金属层作为第一电极151,填充第二开孔182并与金属阻挡层132接触的金属层作为第二电极152,且位于介质层140表面的第一电极151和第二电极152不接触。其中,第一电极151例如为N电极,第二电极152例如为P电极。粘附层例如为厚度为200纳米的钛金属层,金属层例如为厚度为2微米的金锡合金层。在本步骤中得到倒装通孔结构的发光二极管。
如图1f所示,示出了第一实施例提供的发光二极管的结构示意图。发光二极管100以倒装通孔结构的发光二极管为例进行说明,然而本发明并不限于此。发光二极管100包括衬底110,衬底110包括但不限于镜面或微米级/纳米级图形化蓝宝石衬底中的一种,在优选的实施例中,衬底110为微米级图形化蓝宝石衬底。在其他可替代的实施例中,衬底材料还可以是氧化镓、镓酸锂、铝酸锂等。
发光二极管100还包括在衬底110表面设置的外延层120,外延层120包括在衬底110表面上依次堆叠的第一半导体层122、发光层123电子阻挡层124和第二半导体层125。外延层120包含以GaN/InGaN材料体系组成的往复连续递进式外延层中的一种,其优选的实施例是含不同In组分的InGaN结构。在其他的实施例中,外延层120中还包括位于衬底110和第一半导体层122之间的缓冲层121、以及位于发光层123和第二半导体层125之间的电子阻挡层124。其中,第一半导体层122为第一掺杂类型(N型)的氮化镓材料层,发光层123例如为多量子阱(MQW,multiple quantum well)结构层,电子阻挡层124为第二掺杂类型(P型)的氮化铝镓材料层,第二半导体层125为第二掺杂类型(P型)的氮化镓材料层。其中,MQW多量子阱结构例如由氮化镓材料层/氮化铟镓/氮化铝镓材料所组成。
外延层120中还包括图形化的台阶和至少一个通孔。至少一个通孔依次贯穿外延层120的第二半导体层125、电子阻挡层124以及发光层123,并露出第一半导体层122的表面;台阶位于外延层120的边缘区域,依次贯穿外延层120的第二半导体层125、电子阻挡层124以及发光层123,并露出第一半导体层122的表面,以将相邻的发光二极管管芯隔开。通孔中的第一半导体层122表面设置有与之欧姆接触的第一欧姆接触层133,第一欧姆接触层133具有第一掺杂类型,且第一欧姆接触层133与通孔侧壁之间存在间隙。第一欧姆接触层133例如包括铬、铝、钛、铪、钒中的至少一种材料。外延层120中的多个图形化的台阶的侧壁具有粗化表面,具有粗化表面的侧壁随机布满多个三角棱镜(三棱柱)。该粗化表面是由图形化的台阶的侧壁粗化形成的,其中图形化的台阶的侧壁中至少一组对边的晶向为
Figure BDA0003263305630000111
晶向。
在第二半导体层125表面还依次设置有反射镜层131和金属阻挡层132。反射镜层131例如为镍银层,厚度例如为200nm。金属阻挡层132例如为钛钨叠层,厚度例如为500nm。
发光二极管100还包括位于金属阻挡层132表面以及图形化的台阶和通孔中,且具有将第一欧姆接触层133暴露的第一开孔和将部分金属阻挡层132表面暴露的第二开孔的介质层140。发光二极管100还包括第一电极151和第二电极152。第一电极151位于介质层140表面,填充第一开孔并与第一欧姆接触层133接触,第二电极152位于介质层140表面,填充第二开孔并与金属阻挡层132接触,且位于介质层140表面的第一电极151和第二电极152彼此分隔。
图2a至2f示出根据本发明第二实施例的发光二极管在制造过程中不同阶段的截面图,本实施例提供的制造方法是对整片晶圆进行操作的,附图仅仅示出其中一个芯片单元。
本申请提供了一种发光二极管的制造方法以得到第二实施例中的发光二极管,上述制造方法包括如下步骤:
在衬底上形成外延层。具体地,如图2a所示,在衬底210的表面上通过外延生长工艺制备外延层220。外延层220的总厚度为5微米~10微米。进一步地,采用金属有机物化学气相沉积工艺在衬底210的表面上依次形成第一半导体层222、发光层223和第二半导体层225。在可替代的实施例中,还可以采用激光辅助分子束外延、激光溅射或氢化物气相外延等工艺形成外延层220。在其他的实施例中,形成外延层220的过程中还包括在第一半导体层222和衬底210之间形成缓冲层221以及在发光层223和第二半导体层225之间形成电子阻挡层224。第一半导体层222为第一掺杂类型(N型)的氮化镓材料层,发光层223例如为多量子阱(MQW,multiple quantum well)结构层,电子阻挡层224为第二掺杂类型(P型)的氮化铝镓材料层,第二半导体层225为第二掺杂类型(P型)的氮化镓材料层。MQW多量子阱结构例如由氮化镓材料层/氮化铟镓/氮化铝镓材料所组成。衬底210包含但不限于镜面或微米级/纳米级图形化蓝宝石衬底中的一种,在优选的实施例中,衬底210为镜面蓝宝石衬底。其中,外延层220包含以GaN/InGaN材料体系组成的往复连续递进式外延层中的一种,其优选的实施例是含不同In组分的InGaN结构。
接着,例如利用光刻和干法刻蚀工艺在外延层220上形成图形化的台阶271。更进一步地,在第二半导体层225表面上进行匀胶、曝光和显影,采用光刻工艺,在第二半导体层225表面上形成对应的图形。接着采用干法刻蚀工艺形成依次贯穿第二半导体层225、电子阻挡层224、发光层223到达第一半导体层222表面的图形化的台阶271。其中,图形化的台阶271位于外延层220的四周,将相邻的发光二极管管芯隔开。更进一步地,在形成图形化的台阶271的过程中,首先采用光刻工艺沿第二半导体层225表面向下形成依次贯穿第二半导体层225、电子阻挡层224、发光层223并达到第一半导体层222表面的台阶。接着例如采用干法刻蚀工艺将至少部分台阶的侧壁图形化,得到的图形化的台阶271的侧壁处外延层材料的晶向为
Figure BDA0003263305630000121
晶向族。更进一步地,将与参考晶向垂直的台阶271的侧壁中的对边的晶向刻蚀为与外延层220的材料的
Figure BDA0003263305630000122
晶向平行。参考晶向例如选为
Figure BDA0003263305630000123
晶向。外延层220为氮化镓材料层,其中六方晶系的氮化镓的
Figure BDA0003263305630000124
晶向具有较高的湿法腐蚀速率。接着,例如采用加热的第一溶液对多个图形化的台阶271的侧壁进行化学腐蚀,使得多个图形化的台阶271的侧壁形成粗化表面,具有粗化表面的侧壁随机布满多个例如为微纳尺寸的三角棱镜(三棱柱)。第一溶液为浓度不超过20%的碱性溶液,第一溶液例如为氢氧化钾、氢氧化钠和四甲基氢氧化铵中的一种。采用第一溶液对多个图形化的台阶271的侧壁进行化学腐蚀的时间为5分钟~60分钟。在采用第一溶液对多个图形化的台阶271的侧壁进行化学腐蚀过程中,将第一溶液加热处理时,加热温度为30℃~150℃。更进一步地,对多个图形化的台阶271的侧壁进行化学腐蚀时,采用第一溶液化学腐蚀还可以去除第二半导体层225表面的氧化层进而显著改善第二半导体层225的欧姆接触性能;还可以去除多个图形化的台阶271的侧壁表面在刻蚀过程中形成的刻蚀损伤层,解决表面复合导致的量子效率降低的问题。
其中,图形化的台阶271的俯视图形为对称图形,对称图形包括矩形、正方形、菱形或六边形中的一种或多种的组合。对称图形中至少一组对边与参考晶向垂直进而将其晶向刻蚀为与外延层220的材料的
Figure BDA0003263305630000131
晶向平行。更进一步地,结合图3a示出的发光二极管中一种图形化的台阶的俯视形状示意图,图形化的台阶1721的俯视图形为菱形,其中,菱形的其中一组边的晶向为
Figure BDA0003263305630000132
晶向,另一组边的晶向与晶向
Figure BDA0003263305630000133
呈120°夹角。在可替换的实施例中,结合图3b示出的发光二极管中一种图形化的台阶的俯视形状示意图,图形化的台阶1722的俯视图形为矩形,矩形的长边的晶向为
Figure BDA0003263305630000134
晶向,且矩形的短边由成120°角的折线组成,且折线与外延层220的材料的
Figure BDA0003263305630000135
晶向形成的夹角为120°。其中,如图3b中示出的矩形的豁口为后期形成第一电极的区域。在其他实施例中,图形化的台阶的俯视图形为正方形,正方形的一组对边的晶向为
Figure BDA0003263305630000136
晶向,正方形的另外一组对边由成120°角的折线组成,且折线与外延层220的材料的
Figure BDA0003263305630000137
晶向形成的夹角为120°。在其他实施例中,图形化的台阶的俯视图形为六边形,其中,六边形的其中一组边的晶向为
Figure BDA0003263305630000138
晶向,剩余边的晶向与晶向
Figure BDA0003263305630000139
呈120°夹角。
接着,在第一半导体层上形成第一欧姆接触层。具体地,如图2b所示,在第一半导体层222的表面(台阶271的下台阶面)形成第一欧姆接触层233。更进一步地,例如采用光刻和物理气相沉积技术在第一半导体层222的表面(台阶271的下台阶面)形成总厚度为800纳米的第一掺杂类型的第一欧姆接触层233。具体地,对图2a所示的半导体结构进行退火,退火条件例如为在氮气环境下,温度例如为400~700℃,退火一分钟,使得位于第一半导体层222表面的第一欧姆接触层233与第一半导体层222形成良好的欧姆接触。在可替代的实施例中,第一欧姆接触层233可以不采用热退火处理。其中,第一欧姆接触层233与台阶271的侧壁之间存在间隙。第一欧姆接触层233例如包括铬、铝、钛、铪、钒中的至少一种材料。
接着,在第二半导体层表面依次形成反射镜层和金属阻挡层。具体地,如图2c所示,在第二半导体层225的表面依次形成反射镜层231和金属阻挡层232。更进一步地,采用光刻、物理气相沉积工艺在如图2b所示的半导体结构中的第二半导体层225表面形成第二掺杂类型的反射镜层231以及在反射镜层231表面形成金属阻挡层232,并暴露出台阶271。反射镜层231例如为厚度200纳米的银包氧化铟锡层,金属阻挡层232例如为厚度600纳米的钛铂叠层。
接着,在金属阻挡层表面、台阶中、以及第一欧姆接触层表面形成介质层材料。如图2d所示,在如图2c所示的半导体结构表面形成介质层材料241。更进一步地,例如采用CVD(Chemical Vapor Deposition,化学气相淀积)工艺沉积一层厚度例如为1000纳米的介质层材料241。介质层材料241位于第一半导体层222、第一欧姆接触层233以及金属阻挡层232的表面。换言之,介质层材料241覆盖台阶271的侧壁和底壁,以及第一欧姆接触层233和金属阻挡层232的表面。介质层材料241包括但不限于氮化硅、氧化硅、氮氧化硅等绝缘介质。
接着,形成具有暴露部分第一欧姆接触层表面的第一开孔以及暴露部分金属阻挡层表面的第二开孔的介质层。具体地,如图2e所示,在介质层材料241中形成到达部分第一欧姆接触层233表面的第一开孔282和到达部分金属阻挡层232表面的第二开孔281。更进一步地,例如采用光刻和干法刻蚀工艺在介质层材料241中制备出和部分第一欧姆接触层233连通的第一开孔282以及和部分金属阻挡层232连通的第二开孔281,进而形成介质层240。
接着,形成第一电极和第二电极。具体地,如图2f所示,形成第一电极251和第二电极252。更进一步地,例如采用光刻工艺定义出电极的图形,在图形内制备粘附层(图中未示出)和金属层。其中,填充第一开孔282并与第一欧姆接触层233连接的金属层作为第一电极251,填充第二开孔281并与金属阻挡层232连接的金属层作为第二电极252,且位于介质层240表面的第一电极251和第二电极252不接触。其中,第一电极151例如为N电极,第二电极152例如为P电极。粘附层例如为厚度为200纳米的钛金属层,金属层例如为厚度为600纳米的金层和200纳米的金锡叠层。在本步骤中得到倒装通孔结构的发光二极管。
如图2f所示,示出了第二实施例提供的发光二极管的结构示意图。发光二极管200以倒装通孔结构的发光二极管为例进行说明,然而本发明并不限于此。发光二极管200包括衬底210,衬底210包括但不限于镜面或微米级/纳米级图形化硅衬底中的一种,在优选的实施例中,衬底210为镜面硅衬底。
发光二极管200还包括在衬底210表面设置的外延层220,外延层220包括在衬底210表面上依次堆叠的缓冲层221、第一半导体层222、发光层223、电子阻挡层224和第二半导体层225。外延层220包含以GaN/InGaN材料体系组成的往复连续递进式外延层中的一种,其优选的实施例是含不同In组分的InGaN结构。其中,第一半导体层222为第一掺杂类型(N型)的氮化镓材料层,发光层223例如为多量子阱(MQW,multiple quantum well)结构层,电子阻挡层224为第二掺杂类型(P型)的氮化铝镓材料层,第二半导体层225为第二掺杂类型(P型)的氮化镓材料层。其中,MQW多量子阱结构例如由氮化镓材料层/氮化铟镓/氮化铝镓材料所组成。
外延层220中还包括图形化的台阶。台阶位于外延层220的边缘区域,依次贯穿外延层220的第二半导体层225、电子阻挡层224以及发光层223,并露出第一半导体层222的表面,以将相邻的发光二极管管芯隔开。外延层220中的多个图形化的台阶的侧壁具有粗化表面,具有粗化表面的侧壁随机布满多个例如为微纳尺寸的三角棱镜(三棱柱)。该粗化表面是由图形化的台阶的侧壁粗化形成的,其中图形化的台阶的侧壁中至少一组对边的晶向为
Figure BDA0003263305630000151
晶向。图形化的台阶中的第一半导体层222表面还设置有与之欧姆接触的第一欧姆接触层233,第一欧姆接触层233具有第一掺杂类型,且第一欧姆接触层133与通孔侧壁之间存在间隙。第一欧姆接触层133例如包括铬、铝、钛、铪、钒中的至少一种材料。
在第二半导体层225表面还依次设置有具有反射镜层231和金属阻挡层232。反射镜层231例如为银包氧化铟锡层,厚度例如为200nm。金属阻挡层232例如为钛铂叠层,厚度例如为600nm。
发光二极管200还包括位于金属阻挡层232表面、部分第一欧姆接触层233表面以及图形化的台阶中,且具有将部分第一欧姆接触层233表面暴露的第一开孔和将部分金属阻挡层232表面暴露的第二开孔的介质层240。发光二极管200还包括第一电极251和第二电极252。第一电极251位于介质层240表面,填充第一开口并与第一欧姆接触层233接触,第二电极252位于介质层240表面,填充第二开口并与金属阻挡层232接触,且第一电极251和第二电极252彼此分隔。
依照本发明的实施例如上文所述,这些实施例并没有详尽叙述所有的细节,也不限制该发明仅为所述的具体实施例。显然,根据以上描述,可作很多的修改和变化。本说明书选取并具体描述这些实施例,是为了更好地解释本发明的原理和实际应用,从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (28)

1.一种发光二极管,其中,包括:
衬底以及位于所述衬底表面的外延层,所述外延层包括依次位于所述衬底表面的第一半导体层、发光层以及第二半导体层;
图形化的台阶,位于所述外延层的四周,所述图形化台阶的侧壁为粗化表面,
其中,所述图形化的台阶的侧壁中至少一组对边的晶向与所述外延层的材料的
Figure FDA0003263305620000011
晶向平行。
2.根据权利要求1所述的发光二极管,其中,具有所述粗化表面的所述侧壁上随机布满多个三角棱镜。
3.根据权利要求1所述的发光二极管,其中,所述图形化的台阶贯穿所述第二半导体层、所述发光层并露出所述第一半导体层的表面。
4.根据权利要求1所述的发光二极管,其中,所述图形化的台阶的俯视图形为对称图形,所述对称图形包括矩形、正方形、菱形或六边形中的一种或多种图形的组合。
5.根据权利要求4所述的发光二极管,其中,所述图形化的台阶的俯视图形为菱形或六边形,所述台阶的侧壁中剩余边的晶向与所述外延层的材料的
Figure FDA0003263305620000012
晶向形成的夹角为120°。
6.根据权利要求4所述的发光二极管,其中,所述图形化的台阶的俯视图形为矩形,所述台阶的侧壁中长边的晶向与所述外延层的材料的
Figure FDA0003263305620000013
晶向平行,所述台阶的侧壁中的短边为呈角度的折线。
7.根据权利要求4所述的发光二极管,其中,所述图形化的台阶的俯视图形为正方形,所述台阶的侧壁中剩余边为呈角度的折线。
8.根据权利要求6或7所述的发光二极管,其中,所述折线互相呈120°的夹角,且所述折线与所述外延层的材料的
Figure FDA0003263305620000014
晶向形成的夹角为120°。
9.根据权利要求1所述的发光二极管,其中,还包括:
至少一个通孔,所述通孔依次贯穿所述第二半导体层、所述发光层,并露出所述第一半导体层的表面;
位于所述通孔中的所述第一半导体层表面的第一欧姆接触层;
位于所述第二半导体层表面的反射镜层以及位于所述反射镜层表面的金属阻挡层,所述反射镜层和所述金属阻挡层暴露所述通孔和所述台阶;
位于所述金属阻挡层表面以及所述图形化的台阶和所述通孔中,且具有将所述第一欧姆接触层暴露的第一开孔和将部分金属阻挡层表面暴露的第二开孔的介质层;以及
位于所述第一开孔中和部分所述介质层表面的第一电极,以及位于所述第二开孔中和部分所述介质层表面的第二电极,
其中,位于所述介质层表面的第一电极和第二电极不接触。
10.根据权利要求1所述的发光二极管,其中,还包括:
位于所述图形化的台阶底部的所述第一半导体层表面的第一欧姆接触层;
位于所述第二半导体层表面的反射镜层以及位于所述反射镜层表面的金属阻挡层,所述反射镜层和所述金属阻挡层暴露所述台阶;
位于所述金属阻挡层表面以及所述图形化的台阶中,且具有将所述部分第一欧姆接触层表面暴露的第一开孔和将部分金属阻挡层表面暴露的第二开孔的介质层;以及
位于所述第一开孔中和部分所述介质层表面的第一电极,以及位于所述第二开孔中和部分所述介质层表面的第二电极,
其中,位于所述介质层表面的第一电极和第二电极不接触。
11.根据权利要求1所述的发光二极管,其中,所述发光二极管为mini LED芯片。
12.一种发光二极管的制造方法,其中,包括:
在衬底上形成外延层,所述外延层包括依次位于所述衬底表面的第一半导体层、发光层以及第二半导体层;
沿所述第二半导体层的表面向所述第一半导体层进行干法刻蚀形成图形化的台阶;以及
对所述图形化的台阶的侧壁进行粗化以形成粗化表面,
其中,所述图形化的台阶的侧壁中至少一组对边的晶向与所述外延层的材料的
Figure FDA0003263305620000031
晶向平行。
13.根据权利要求12所述的制造方法,其中,具有所述粗化表面的所述侧壁随机布满多个三角棱镜。
14.根据权利要求12所述的制造方法,其中,对所述图形化的台阶的侧壁进行粗化以形成粗化表面的步骤包括:
采用第一溶液对所述图形化的台阶的侧壁进行化学腐蚀。
15.根据权利要求14所述的制造方法,其中,还包括:
采用第一溶液对所述图形化的台阶的侧壁进行化学腐蚀时,采用第一溶液化学腐蚀以去除所述第二半导体层表面的氧化层和所述图形化的台阶的侧壁表面的干法刻蚀损伤层。
16.根据权利要求14所述的制造方法,其中,所述第一溶液为浓度不超过20%的碱性溶液,所述第一溶液为氢氧化钾、氢氧化钠和四甲基氢氧化铵中的一种。
17.根据权利要求14所述的制造方法,其中,在采用第一溶液对所述图形化的台阶的侧壁进行化学腐蚀过程中,将所述第一溶液加热处理,加热温度为30℃~150℃。
18.根据权利要求14所述的制造方法,其中,采用第一溶液对所述图形化的台阶的侧壁进行化学腐蚀的时间为5分钟~60分钟。
19.根据权利要求12所述的制造方法,其中,沿所述第二半导体层的表面向所述第一半导体层进行干法刻蚀形成图形化的台阶的步骤包括:
光刻、干法刻蚀所述第二半导体层、所述发光层并到达所述第一半导体层的表面,形成图形化的台阶,所述图形化的台阶位于所述外延层的四周。
20.根据权利要求19所述的制造方法,其中,沿所述第二半导体层的表面向所述第一半导体层进行干法刻蚀形成图形化的台阶的步骤还包括:
将与参考晶向垂直的所述台阶的侧壁中的对边的晶向刻蚀为与所述外延层的材料的
Figure FDA0003263305620000032
晶向平行。
21.根据权利要求12所述的制造方法,其中,所述图形化的台阶的俯视图形为对称图形,所述对称图形包括矩形、正方形、菱形或六边形中的一种或多种图形的组合。
22.根据权利要求21所述的制造方法,其中,所述图形化的台阶的俯视图形为菱形或六边形,将所述台阶的侧壁中剩余边的晶向刻蚀为与所述外延层的材料的
Figure FDA0003263305620000041
晶向形成120°的夹角。
23.根据权利要求21所述的制造方法,其中,所述图形化的台阶的俯视图形为矩形,将所述台阶的侧壁中长边的晶向刻蚀为与所述外延层的材料的
Figure FDA0003263305620000042
晶向平行,将所述台阶的侧壁中的短边刻蚀为呈角度的折线。
24.根据权利要求21所述的制造方法,其中,所述图形化的台阶的俯视图形为正方形,将所述台阶的侧壁中剩余边刻蚀为呈角度的折线。
25.根据权利要求23或24所述的制造方法,其中,所述折线互相呈120°的夹角,且所述折线与所述外延层的材料的
Figure FDA0003263305620000043
晶向形成的夹角为120°。
26.根据权利要求12所述的制造方法,其中,还包括:
形成至少一个通孔,所述通孔依次贯穿所述第二半导体层、所述发光层,并露出所述第一半导体层的表面;
在所述通孔中的所述第一半导体层表面上形成第一欧姆接触层;
在所述第二半导体层表面依次形成反射镜层、金属阻挡层,所述反射镜层和所述金属阻挡层暴露所述通孔和所述台阶;
在所述第一欧姆接触层表面、所述金属阻挡层表面以及所述图形化的台阶和所述通孔中形成介质层材料;
刻蚀所述介质层材料形成具有暴露所述第一欧姆接触层的第一开孔以及暴露所述部分金属阻挡层表面的第二开孔的介质层;以及
在所述第一开孔中和部分所述介质层表面形成第一电极,在所述第二开孔中和部分所述介质层表面形成第二电极,
其中,位于所述介质层表面的第一电极和第二电极不接触。
27.根据权利要求12所述的制造方法,其中,还包括:
在所述图形化的台阶底部的所述第一半导体层表面上形成第一欧姆接触层;
在所述第二半导体层表面依次形成反射镜层、金属阻挡层,所述反射镜层和所述金属阻挡层暴露所述台阶;
在所述第一欧姆接触层表面、所述金属阻挡层表面以及所述图形化的台阶中形成介质层材料;
刻蚀所述介质层材料形成具有暴露部分所述第一欧姆接触层表面的第一开孔以及暴露所述部分金属阻挡层表面的第二开孔的介质层;以及
在所述第一开孔中和部分所述介质层表面形成第一电极,在所述第二开孔中和部分所述介质层表面形成第二电极,
其中,位于所述介质层表面的第一电极和第二电极不接触。
28.根据权利要求12所述的制造方法,其中,所述发光二极管为mini LED芯片。
CN202111079333.4A 2021-09-15 2021-09-15 发光二极管及其制造方法 Pending CN113964249A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111079333.4A CN113964249A (zh) 2021-09-15 2021-09-15 发光二极管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111079333.4A CN113964249A (zh) 2021-09-15 2021-09-15 发光二极管及其制造方法

Publications (1)

Publication Number Publication Date
CN113964249A true CN113964249A (zh) 2022-01-21

Family

ID=79461519

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111079333.4A Pending CN113964249A (zh) 2021-09-15 2021-09-15 发光二极管及其制造方法

Country Status (1)

Country Link
CN (1) CN113964249A (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1357928A (zh) * 2000-12-04 2002-07-10 光磊科技股份有限公司 具有非矩形基板的半导体光电器件及其制造方法
CN101350389A (zh) * 2007-07-19 2009-01-21 富士迈半导体精密工业(上海)有限公司 氮化物半导体发光元件及其制作方法
US20110220866A1 (en) * 2010-03-09 2011-09-15 Micron Technology, Inc. Solid state lighting devices grown on semi-polar facets and associated methods of manufacturing
KR20110116453A (ko) * 2010-04-19 2011-10-26 삼성엘이디 주식회사 반도체 발광소자 및 발광소자 패키지
CN103403842A (zh) * 2011-08-09 2013-11-20 松下电器产业株式会社 氮化物半导体层生长用结构、层叠结构、氮化物系半导体元件及光源以及它们的制造方法
CN103828073A (zh) * 2011-09-16 2014-05-28 首尔伟傲世有限公司 发光二极管及制造该发光二极管的方法
US20150170901A1 (en) * 2013-12-13 2015-06-18 University Of Maryland, College Park Methods of Fabricating Micro- and Nanostructure Arrays and Structures Formed Therefrom
CN109192832A (zh) * 2018-09-30 2019-01-11 武汉大学 一种侧壁具有纳米棱镜结构的氮化镓基发光二极管芯片及其制备方法
CN111146314A (zh) * 2018-11-06 2020-05-12 中国科学院苏州纳米技术与纳米仿生研究所 提高氮化物半导体紫外发光二极管取光效率的方法及应用
CN112510126A (zh) * 2020-11-17 2021-03-16 杭州士兰明芯科技有限公司 深紫外发光二极管及其制造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1357928A (zh) * 2000-12-04 2002-07-10 光磊科技股份有限公司 具有非矩形基板的半导体光电器件及其制造方法
CN101350389A (zh) * 2007-07-19 2009-01-21 富士迈半导体精密工业(上海)有限公司 氮化物半导体发光元件及其制作方法
US20110220866A1 (en) * 2010-03-09 2011-09-15 Micron Technology, Inc. Solid state lighting devices grown on semi-polar facets and associated methods of manufacturing
KR20110116453A (ko) * 2010-04-19 2011-10-26 삼성엘이디 주식회사 반도체 발광소자 및 발광소자 패키지
CN103403842A (zh) * 2011-08-09 2013-11-20 松下电器产业株式会社 氮化物半导体层生长用结构、层叠结构、氮化物系半导体元件及光源以及它们的制造方法
CN103828073A (zh) * 2011-09-16 2014-05-28 首尔伟傲世有限公司 发光二极管及制造该发光二极管的方法
US20150170901A1 (en) * 2013-12-13 2015-06-18 University Of Maryland, College Park Methods of Fabricating Micro- and Nanostructure Arrays and Structures Formed Therefrom
CN109192832A (zh) * 2018-09-30 2019-01-11 武汉大学 一种侧壁具有纳米棱镜结构的氮化镓基发光二极管芯片及其制备方法
CN111146314A (zh) * 2018-11-06 2020-05-12 中国科学院苏州纳米技术与纳米仿生研究所 提高氮化物半导体紫外发光二极管取光效率的方法及应用
CN112510126A (zh) * 2020-11-17 2021-03-16 杭州士兰明芯科技有限公司 深紫外发光二极管及其制造方法

Similar Documents

Publication Publication Date Title
US7655488B2 (en) Method for fabricating a plurality of electromagnetic radiation emitting semiconductor chips
CN100561758C (zh) 氮化镓化合物半导体发光元件及其制造方法
US7723737B2 (en) Light emitting device
US8383438B2 (en) Method for fabricating InGaAIN light-emitting diodes with a metal substrate
US7064356B2 (en) Flip chip light emitting diode with micromesas and a conductive mesh
US10847677B2 (en) High brightness light emitting device with small size
US10566317B2 (en) Light emitting device with small size and large density
US20090114940A1 (en) Light-Emitting Device
JP5056799B2 (ja) Iii族窒化物半導体発光素子およびその製造方法
CN111433921B (zh) 一种发光二极管
US11810943B2 (en) Light-emitting device and manufacturing method thereof
US20100224897A1 (en) Semiconductor optoelectronic device and method for forming the same
KR20050089120A (ko) 발광 다이오드 및 그 제조 방법
KR101008268B1 (ko) 외부양자효율 개선을 위한 수직구조 발광다이오드 및 그 제조방법
KR20060035424A (ko) GaN계 화합물 반도체 발광 소자 및 그 제조 방법
US20050127388A1 (en) Light-emitting device and forming method thereof
CN113964249A (zh) 发光二极管及其制造方法
TWI728270B (zh) 半導體元件以及其相關之製造方法
CN112993116A (zh) 发光器件制作方法、发光器件以及显示器件
KR20060134490A (ko) 플립 칩 질화물반도체 발광 다이오드 및 그의 제조 방법
CN112750931A (zh) 微发光二极管、微发光二极管阵列基板及其制作方法
TWI425656B (zh) 發光二極體晶片及其製造方法
CN217588966U (zh) 一种发光二极管
WO2022011635A1 (zh) 半导体结构及其制作方法
CN212874526U (zh) 倒装led芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20220121

WD01 Invention patent application deemed withdrawn after publication