CN112510126A - 深紫外发光二极管及其制造方法 - Google Patents

深紫外发光二极管及其制造方法 Download PDF

Info

Publication number
CN112510126A
CN112510126A CN202011283746.XA CN202011283746A CN112510126A CN 112510126 A CN112510126 A CN 112510126A CN 202011283746 A CN202011283746 A CN 202011283746A CN 112510126 A CN112510126 A CN 112510126A
Authority
CN
China
Prior art keywords
layer
ohmic contact
electrode
semiconductor layer
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011283746.XA
Other languages
English (en)
Other versions
CN112510126B (zh
Inventor
范伟宏
薛脱
李东昇
***
马新刚
高默然
赵进超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Silan Azure Co Ltd
Xiamen Silan Advanced Compound Semiconductor Co Ltd
Original Assignee
Hangzhou Silan Azure Co Ltd
Xiamen Silan Advanced Compound Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Silan Azure Co Ltd, Xiamen Silan Advanced Compound Semiconductor Co Ltd filed Critical Hangzhou Silan Azure Co Ltd
Priority to CN202011283746.XA priority Critical patent/CN112510126B/zh
Publication of CN112510126A publication Critical patent/CN112510126A/zh
Application granted granted Critical
Publication of CN112510126B publication Critical patent/CN112510126B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

公开了一种深紫外发光二极管及其制造方法，深紫外发光二极管包括外延层，外延层包括第一半导体层、多量子阱层以及第二半导体层，其中，外延层中包括第一台阶，第一台阶的一个台阶面为第二半导体层的表面，第一台阶的侧壁为多量子阱层和第二半导体层的侧壁，第一台阶的另一个台阶面为第一半导体层的表面；第一欧姆接触层，与第一半导体层接触；第二欧姆接触层，与第二半导体层接触。本申请通过在深紫外发光二极管的的外延层中形成阵列分布的第一台阶，并在第一台阶的侧壁形成粗化表面，增加深紫外发光二极管的侧壁面积比例，从而提高深紫外发光二极管的光提取效率。

Description

深紫外发光二极管及其制造方法
技术领域
本发明涉及半导体芯片技术领域，特别涉及一种深紫外发光二极管及其制造方法。
背景技术
近年来深紫外LED(发光二极管)应用呈现爆发式增长。深紫外线对于各种病菌具有广谱杀菌效果。通过空气传播的病原微生物，例如流行性感冒病毒(流感)、鼻病毒(普通感冒)和更加危险的病原体(冠状病毒等)，是导致许多疾病的原因。深紫外线不仅可以直接杀死物体表面细菌，还能够穿透空气和水杀死其中的细菌，具有十分广泛的应用场景。
但深紫外LED产品还面临严重的问题，相关技术还需要显著改善。目前深紫外LED产品量子效率很低，一般不超过10％，和蓝绿光LED产品相比差距较大，其原因主要有以下几点：首先深紫外LED外延质量不够理想，缺陷密度高导致内量子效率较低；其次采用P-GaN作为欧姆接触，存在严重的深紫外光吸收现象；第三，随着量子阱中Al组份增加，深紫外LED出光以TM-Transverse Magnetic横磁模式(平行于发光面)为主，TM光很难进入发光面的逃离锥出射到LED器件外，TM光提取效率仅为TE-Transverse electrical横电模式光提取效率的十分之一。这些问题严重制约深紫外LED芯片性能的提升。若能够改善深紫外LED产品TM以及TE模式出光效率，就可以提升深紫外LED性能。
发明内容
为了解决上述问题，本发明的目的在于提供一种深紫外发光二极管及其制造方法，通过在深紫外发光二极管的外延层中形成阵列分布的第一台阶，以及在第一台阶的侧壁形成粗化表面，增加深紫外发光二极管的侧壁面积比例，从而提高深紫外发光二极管的光提取效率。
根据本发明的一方面，提供一种深紫外发光二极管，包括：外延层，包括第一半导体层、多量子阱层以及第二半导体层，其中，所述外延层中包括第一台阶，所述第一台阶的一个台阶面为所述第二半导体层的表面，所述第一台阶的侧壁为所述多量子阱层和所述第二半导体层的侧壁，所述第一台阶的另一个台阶面为所述第一半导体层的表面；第一欧姆接触层，与所述第一半导体层接触；第二欧姆接触层，与所述第二半导体层接触。
可选地，所述第一台阶的侧壁为粗化表面。
可选地，所述第一台阶的侧壁形成有凹凸结构。
可选地，所述凹凸结构为凸起结构或者凹陷结构。
可选地，所述凸起结构或所述凹陷结构的形状为三角形、圆形、梯形或具有凸起或凹陷特征的规则图案中的任意一种或几种。
可选地，所述第一台阶包括多个，多个所述第一台阶呈阵列式均匀分布。
可选地，所述第一台阶包括所述多量子阱层和所述第二半导体层组成的凸台，多个所述凸台相互分隔。
可选地，所述第一台阶包括贯穿所述多量子阱层和所述第二半导体层的通孔，多个所述通孔相互分隔。
可选地，所述凸台的形状为圆台、正多边形棱台或其他多边形棱台中的任意一种。
可选地，所述通孔的形状为圆台、正多边形棱台或其他多边形棱台中的任意一种。
可选地，所述第一台阶的侧壁倾角为30°～60°。
可选地，所述多量子阱层的面积占所述衬底面积的50％～85％。
可选地，还包括：依次堆叠的缓冲层、非故意掺杂层和超晶格层，所述第一半导体层位于所述超晶格层上；第一衬底，所述缓冲层、所述非故意掺杂层、所述超晶格层、所述第一半导体层、所述多量子阱和所述第二半导体层从下到上依次堆叠在所述第一衬底上。
可选地，所述外延层中包括第二台阶，所述第二台阶的上台阶面和所述第一台阶的下台阶面为所述第一半导体层，所述第二台阶的侧壁为所述缓冲层、所述非故意掺杂层、所述超晶格层和所述第一半导体层的侧壁，所述第二台阶的下台阶面为所述第一衬底。
可选地，还包括：介质层，位于所述第二台阶的侧壁、所述第一台阶的侧壁、所述第一半导体层和所述第二半导体层的表面，所述介质层还覆盖部分所述衬底的表面。
可选地，还包括：反射镜层，覆盖所述第一欧姆接触层、所述介质层和部分所述衬底的表面。
可选地，还包括：钝化层，位于所述反射镜层和所述第二欧姆接触层上，所述钝化层中包括分别暴露所述反射镜层和所述第二欧姆接触层的表面的通孔。
可选地，还包括：第一电极，位于所述钝化层暴露所述反射镜层表面的通孔中和所述钝化层表面，所述第一电极为N电极；第二电极，位于所述钝化层暴露所述第二欧姆接触层表面的通孔中和所述钝化层表面，所述第二电极为P电极。
可选地，还包括：反射镜层，所述反射镜层位于所述第二欧姆接触层上。
可选地，还包括：介质层，位于所述第一半导体层和所述反射镜层的表面以及所述第一台阶、所述第二欧姆接触层和所述反射镜层的侧壁，所述介质层中包括分别暴露所述第一欧姆接触层和所述反射镜层的表面的通孔。
可选地，还包括：第一电极，位于所述介质层暴露所述第一欧姆接触层表面的通孔中和所述介质层表面，所述第一电极为N电极；第二电极，位于所述介质层暴露所述反射镜层表面的通孔中和所述介质层表面，所述第二电极为P电极。
可选地，还包括：第二衬底，所述第二衬底位于所述第二半导体层的一侧，所述第二欧姆接触层位于所述第二半导体层与所述第二衬底之间。
可选地，在所述第二欧姆接触层与所述第二衬底之间，还包括：从下到上依次堆叠的键合层、介质层和反射镜层；所述介质层还覆盖所述第一台阶、所述第二欧姆接触层和所述反射镜层的侧壁，分隔所述键合层与所述外延层、所述第二欧姆接触层和所述反射镜层；所述键合层与所述第一欧姆接触层接触，所述第二衬底通过所述键合层与所述第一欧姆接触层电连接，所述第二衬底为第一电极，所述第一电极为N电极。
可选地，还包括：位于第三台阶区域的第二电极，所述第三台阶贯穿所述第一半导体层、所述多量子阱层、所述第二半导体层和所述第二欧姆接触层，并暴露所述反射镜层的表面，所述第二电极位于所述反射镜层的表面，所述第二电极为P电极。
可选地，所述第一半导体层远离所述第二衬底的一侧表面为粗化表面。
可选地，还包括：钝化层，所述钝化层覆盖所述第一半导体层的表面和所述第三台阶的侧壁。
可选地，所述介质层的材料为高导热材料。
根据本发明的另一方面，提供一种深紫外发光二极管的制造方法，包括：在第一衬底上形成外延层，所述外延层从下到上依次包括第一半导体层、多量子阱层以及第二半导体层；在所述外延层中蚀刻形成第一台阶，所述第一台阶的上台阶面为所述第二半导体层，所述第一台阶的侧壁为所述多量子阱层和所述第二半导体层的侧壁，所述第一台阶的下台阶面为所述第一半导体层；在所述第一半导体层表面形成第一欧姆接触层；以及在所述第二半导体层表面形成第二欧姆接触层。
可选地，在所述外延层中蚀刻形成第一台阶和在所述第一半导体层表面形成第一欧姆接触层的步骤之间，还包括：对所述第一台阶的侧壁进行粗化处理。
可选地，所述第一台阶的侧壁进行粗化处理后形成凹凸结构。
可选地，所述凹凸结构为凸起结构或者凹陷结构。
可选地，所述凹凸结构中凸起或者凹陷的形状为三角形、圆形、梯形或具有凸起或凹陷特征的规则图案中的任意一种或几种。
可选地，所述第一台阶包括多个，多个所述第一台阶呈阵列式均匀分布。
可选地，所述第一台阶包括所述多量子阱层和所述第二半导体层组成的凸台，多个所述凸台相互分隔。
可选地，所述第一台阶包括贯穿所述多量子阱层和所述第二半导体层的通孔，多个所述通孔相互分隔。
可选地，所述凸台的形状为圆台、正多边形棱台或其他多边形棱台中的任意一种。
可选地，所述通孔的形状为圆台、正多边形棱台或其他多边形棱台中的任意一种。
可选地，所述第一台阶的侧壁倾角为30°～60°。
可选地，所述多量子阱层的面积占所述衬底面积的50％～85％。
可选地，在第一衬底上形成的外延层还包括：在所述第一衬底上依次形成缓冲层、非故意掺杂层和超晶格层，所述第一半导体层位于所述超晶格层上。
可选地，在所述外延层中蚀刻形成第一台阶和在所述第一半导体层表面形成第一欧姆接触层的步骤之间，还包括：对所述外延层进行蚀刻，形成第二台阶，所述第二台阶的上台阶面和所述第一台阶的下台阶面为所述第一半导体层，所述第二台阶的侧壁为所述缓冲层、所述非故意掺杂层、所述超晶格层和所述第一半导体层的侧壁，所述第二台阶的下台阶面为所述第一衬底。
可选地，在所述第二半导体层表面形成第二欧姆接触层的步骤之后，还包括：在所述第二台阶的侧壁、所述第一台阶的侧壁、所述第一半导体层和所述第二半导体层的表面形成介质层，所述介质层暴露所述第一欧姆接触层和所述第二欧姆接触层。
可选地，形成介质层的步骤之后，还包括：在所述介质层和所述第一欧姆接触层上形成反射镜层，所述反射镜层暴露所述第二欧姆接触层，所述反射镜层与所述第二欧姆接触层不接触。
可选地，在所述介质层和所述第一欧姆接触层的表面形成反射镜层的步骤之后，还包括：在所述反射镜层与所述第二欧姆接触层的表面形成钝化层；在所述钝化层中形成分别暴露所述反射镜层和所述第二欧姆接触层的表面的通孔。
可选地，在所述钝化层中形成通孔的步骤之后，还包括：在所述钝化层上形成第一电极和第二电极，所述第一电极填充所述钝化层暴露所述反射镜层表面的通孔，所述第一电极为N电极；所述第二电极填充所述钝化层暴露所述第二欧姆接触层表面的通孔，所述第二电极为P电极。
可选地，在所述第二半导体层表面形成第二欧姆接触层的步骤之后，还包括：在所述第二欧姆接触层的表面形成反射镜层。
可选地，在所述第二欧姆接触层的表面形成反射镜层的步骤之后，还包括：在所述第一半导体层和所述反射镜层的表面以及所述第一台阶、所述第二欧姆接触层和所述反射镜层的侧壁形成介质层；在所述介质层中形成分别暴露所述第一欧姆接触层和所述反射镜层的表面的通孔。
可选地，在所述介质层中形成通孔的步骤之后，还包括：在所述介质层上形成第一电极和第二电极，所述第一电极填充所述介质层暴露所述第一欧姆接触层表面的通孔，所述第一电极为N电极；所述第二电极填充所述介质层暴露所述反射镜层表面的通孔，所述第二电极为P电极。
可选地，在所述第二欧姆接触层的表面形成反射镜层的步骤之后，还包括：在所述第一半导体层和所述反射镜层的表面以及所述第一台阶、所述第二欧姆接触层和所述反射镜层的侧壁形成介质层；在所述介质层中形成暴露所述第一欧姆接触层表面的通孔。
可选地，在所述介质层中形成通孔的步骤之后，还包括：在所述介质层的表面和所述通孔中形成键合层，得到第一半导体结构；在第二衬底的表面形成键合层，得到第二半导体结构；将所述第一半导体结构与所述第二半导体结构键合；去除所述第一衬底，暴露所述第一半导体层的表面，其中，所述第二衬底为第一电极，所述第一电极为N电极。
可选地，在去除所述第一衬底的步骤之后，还包括：对所述第一半导体层的表面进行粗化处理以形成粗化表面。
可选地，对所述第一半导体层的表面进行粗化处理的步骤之后，还包括：对所述外延层的边缘区域进行蚀刻，形成第三台阶，所述第三台阶贯穿所述第一半导体层、所述多量子阱层、所述第二半导体层和所述第二欧姆接触层并暴露所述反射镜层的表面。
可选地，在形成第三台阶的步骤之后，还包括：对所述第三台阶侧壁的所述第一半导体层、所述多量子阱层、所述第二半导体层和所述第二欧姆接触层的表面进行粗化形成粗化表面。
可选地，在形成粗化表面的步骤之后，还包括：在所述第一半导体层的表面和所述第三台阶的侧壁形成钝化层。
可选地，在所述第一半导体层的表面和所述第三台阶的侧壁形成钝化层的步骤之后，还包括：在所述反射镜层的表面形成第二电极，所述第二电极为P电极。
可选地，所述介质层的材料为高导热材料。
本发明提供的深紫外发光二极管及其制造方法，通过在深紫外发光二极管的外延层中形成阵列分布的第一台阶，在第一台阶的侧壁出光面形成粗化表面，增加深紫外发光二极管的侧壁面积比例。由于深紫外发光二极管的发光方向以水平方向为主，提高侧壁面积比例可以显著提高发光二极管的光提取效率，并且第一台阶侧壁的粗化表面还可以改善电流扩展效果。
进一步地，深紫外发光二极管中第一台阶为阵列分布的凸台或通孔，凸台或通孔的形状为圆台、正多边形棱台或其他多边形棱台中的任意一种；多量子阱层的面积占整个衬底面积的50％～85％。
在优选的实施例中，采用高导热介质层取代传统介质层，有效提高了深紫外发光二极管的散热性能，从而提高深紫外发光二极管的可靠性。
在优选的实施例中，深紫外发光二极管还采用了具有反射功能的第一欧姆接触层和第二欧姆接触层，与反射镜层相结合，提高了深紫外发光二极管的侧壁光的提取率，最终实现高出光率。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1a至图1i示出了本发明第一实施例的深紫外发光二极管的制造方法的各阶段截面图；
图1j示出了本发明第一实施例中图1c的俯视图；
图2a至图2f示出了本发明第二实施例的深紫外发光二极管的制造方法的各阶段截面图；
图2g示出了本发明第二实施例中图2b的俯视图；
图3a至图3l示出了本发明第三实施例的深紫外发光二极管的制造方法的各阶段截面图；
图3m示出了本发明第三实施例中图3b的俯视图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。
应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一区域“下面”或“下方”。
如果为了描述直接位于另一层、另一区域上面的情形，本文将采用“直接在……上面”或“在……上面并与之邻接”的表述方式。
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。
图1a至图1i示出了本发明第一实施例的深紫外发光二极管的制造方法的各阶段截面图；图1j示出了本发明第一实施例中图1c的俯视图。
参考图1a，在第一衬底100的表面形成外延层101。
在该步骤中，采用金属化学气相沉积、激光辅助分子束外延、激光溅射，或氢化物气相外延等外延生长工艺在第一衬底100的表面形成外延层101。外延层101沿垂直于第一衬底100表面的方向从下到上依次包括缓冲层11，非故意掺杂层12，超晶格层13，第一半导体层14，多量子阱层15以及第二半导体层16。
在该实施例中，第一衬底100例如为蓝宝石衬底。具体的，该蓝宝石衬底包含但不限于镜面蓝宝石衬底或微米级/纳米级图形化蓝宝石衬底中的一种，其优选方案是纳米级图形化蓝宝石衬底。
在该实施例中，外延层101可以是多晶或单晶结构，包含以AlGaN/AlInGaN等材料体系组成的往复连续递进式LED外延结构中的一种或几种，其优选方案是含不同Al组分的AlGaN结构。在该实施例中，缓冲层11的材料例如为AlN，非故意掺杂层12的材料例如为AlN，超晶格层13的材料例如为AlN/AlGaN，第一半导体层14的材料例如为重掺杂的n-AlGaN，多量子阱层15的材料例如为AlGaN或AlGaInN，对应的波长范围为200nm～320nm，第二半导体层16的材料例如为p-AlGaN，外延层101的总厚度例如为5-10um。
在其他实施例中，第一衬底100还可以是同质或异质衬底中的一种，包括GaN、AlN、Ga2O3、SiC、Si、蓝宝石、ZnO单晶衬底，以及带有预沉积AlN膜的耐高温金属衬底，其晶圆尺寸为1英寸到8英寸中的一种，衬底厚度为300um到2mm。
进一步地，在外延层101上形成第一台阶，如图1b所示。
在该步骤中，采用光刻工艺和干法蚀刻工艺对多量子阱层15和第二半导体层16进行蚀刻，形成第一台阶。
在该实施例中，部分多量子阱层15和第二半导体层16被蚀刻，从而暴露第一半导体层14的表面，剩余的多量子阱层15和第二半导体层16相互分隔，形成多个俯视图案为正六边形的棱台。第一台阶包括上台阶面，下台阶面以及台阶侧壁，上台阶面为棱台中第二半导体层16的表面，下台阶面为第一半导体层14的表面，台阶侧壁为多量子阱层15和第二半导体层16的侧壁，且台阶侧壁具有30°～60°的倾角，优选方案为40°。
在该实施例中，第一台阶例如为多量子阱层15和第二半导体层16组成的凸台形成的，多个凸台相互分隔。凸台的形状例如可以为圆台、正多边形棱台或其他多边形棱台中的任意一种，第一台阶的数量不少于2个，且呈阵列式均匀分布。多量子阱层的面积占整个衬底面积的50％～85％。
在其他实施例中，第一台阶还可以是贯穿所述多量子阱层和所述第二半导体层的通孔，多个通孔相互分隔。
进一步地，在第一台阶的侧壁形成粗化表面，以及去除部分外延层101，形成第二台阶，如图1c所示。
在该步骤中，对第一台阶进行图案化的MESA光刻，设计凹凸的图形线条从而在第一台阶的侧壁形成凹凸结构，该凹凸结构包括凸起结构和凹陷结构，具有凹凸不平的表面，从而增加了第一台阶的侧壁面积，该凹凸结构在第一台阶的侧壁形成在竖直方向上的图案。进一步地，还包括采用光刻工艺和干法蚀刻工艺对第一台阶以外的外延层101进行深槽蚀刻，形成第二台阶，从而暴露第一衬底100的表面。
第二台阶包括缓冲层11，非故意掺杂层12，超晶格层13和第一半导体层14，第一台阶位于第二台阶上。第二台阶的上台阶面例如为第一半导体层14的表面，第二台阶的侧表面例如为缓冲层11，非故意掺杂层12，超晶格层13和第一半导体层14的侧壁，第二台阶的下台阶面为第一衬底100的表面。
在该实施例中，图1j为图1c的俯视图，图1c例如为沿图1j中虚线AA所示的位置进行的截面图。在图1j中，标号132为第一台阶的下台阶面的边缘，第一台阶的俯视形状例如为正六边形，第一台阶的侧壁具有凹凸结构(图中未示出)，标号131为深槽蚀刻的边缘，深槽蚀刻的边缘外侧为第一衬底100。图1j中示出了具有四个第一台阶的实施例，该四个第一台阶位于一个第二台阶上，在其他实施例中，第一台阶的数量还可以是2个或6个或8个等，本实施例对此不作限制，且多个第一台阶阵列式均匀分布。
在该实施例中，第一台阶侧壁的凹凸结构中凸起或者凹陷的形状为三角形、圆形、梯形或具有凸起或凹陷特征的规则设计的图形中一种或多种组合，尺寸在数微米到数百微米之间。
进一步地，在第一半导体层14的表面形成第一欧姆接触层102，如图1d所示。
在该步骤中，采用光刻工艺和电子束蒸发工艺在第一台阶边缘之外的第一半导体层14的表面上形成金属材料，并在氮气(N2)氛围和900℃的条件下快速退火从而形成良好的N型欧姆接触。第一欧姆接触层102的材料例如为Cr、Al、Ni或Au等金属材料中的一种或多种组合，厚度范围为100nm～2um。
在其他实施例中，第一欧姆接触层102的材料为V、Ti、Cr、Al、Ni、Au、Pt中的一种或多种组合，退火温度范围为800～1100℃，退火时间范围为30s～2min。第一欧姆接触层102例如为N型欧姆接触层，第一半导体层14例如为N型半导体层。
进一步地，在第二半导体层16的表面形成第二欧姆接触层103，如图1e所示。
在该步骤中，采用光刻和电子束蒸发工艺在第一台阶的第二半导体层16的表面形成第二欧姆接触层103，并在O2氛围和600℃条件下快速退火形成良好的P型欧姆接触。第二欧姆接触层103的材料例如为NiAu，厚度范围为0.1nm～100nm。同时，第二欧姆接触层103可以反射部分光，具有反射镜的功能。
在其他实施例中，第二欧姆接触层103的材料还可以是ITO、Ni、NiAu、Pd、Rh中的一种或多种组合，退火氛围为空气或氧气中的一种，退火温度范围为350～700℃，退火时间范围为3～10min。第二欧姆接触层103例如为P型欧姆接触层，第二半导体层16例如为P型半导体层。
进一步地，在半导体结构的表面形成介质层105，如图1f所示。
在该步骤中，采用化学气相沉积(Chemical Vapour Deposition，CVD)工艺在半导体结构的表面形成介质层105。介质层105的材料例如SiNx。
在形成介质层105的步骤之后，还包括采用光刻和干法蚀刻工艺去除部分第二欧姆接触层103和部分第一欧姆接触层102表面的介质层105，从而使部分第二欧姆接触层103和部分第一欧姆接触层102的表面暴露。此时，介质层105覆盖第一台阶的侧壁、第二台阶的侧壁、第一半导体层以及第二半导体层的表面。
在其他实施例中，介质层105的材料还可以为SiO2、SiNx、Al2O3、AlN、MgF2、HfO2材料中的一种或多种组合，厚度范围为30nm～5um。
优选地，介质层105的材料为高导热介质材料，包括BN、AlN、BeO或金刚石薄膜中的一种或多种组合，其厚度为100nm到5um，其制备方法为溅射、RPD(reactive plasmadeposition，反应等离子体沉积)、ALD(atomic layer deposition，原子层沉积)中的一种或多种组合。在该实施例中，采用高导热介质材料，能够提高深紫外发光二极管的散热性能，从而提高紫外发光二极管的可靠性。
进一步地，在半导体结构的表面形成反射镜层104，如图1g所示。
在该步骤中，采用溅射工艺在介质层105、第二欧姆接触层103，以及第二台阶底部的第一衬底100的表面形成反射镜层104。反射镜层104的材料例如为AlTiPt。
在该实施例中，还包括采用剥离工艺去除第二欧姆接触层103表面的反射镜层104，使第二欧姆接触层103的表面暴露，保证第二欧姆接触层103与第一欧姆接触层102之间绝缘。
在其他实施例中，反射镜层104的材料还可以是Al、Rh、Pt、DBR、ODR中的一种或多种组合，厚度范围为100nm-3um。
进一步地，在半导体结构的表面形成钝化层107，并形成暴露第一欧姆接触层102和反射镜层104的通孔121，如图1h所示。
在该步骤中，采用等离子体化学气相沉积(Plasma Enhanced Chemical VaporDeposition，PECVD)工艺在半导体结构的表面形成钝化层107。钝化层107用于保护半导体结构，材料例如为SiO2，厚度例如为2000nm。
采用光刻工艺和干法蚀刻工艺在钝化层107中形成多个通孔121，多个通孔121分别暴露第二欧姆接触层103的表面和反射镜层104的表面。
进一步地，在钝化层107上形成第一电极108和第二电极109，如图1i所示。
在该步骤中，采用电子束蒸发工艺在多个通孔121中和钝化层107上沉积导电材料，并通过剥离工艺将钝化层107表面连接的部分导电材料剥离去除，从而形成互相分隔的第一电极108和第二电极109。在该实施例中，第一电极108和第二电极109的材料例如为AuSn。第一电极108例如为N电极，第二电极109例如为P电极。
在该实施例中，深紫外发光二极管为倒装结构的深紫外发光二极管，通过形成阵列分布的第一台阶以及在第一台阶的侧壁形成粗化表面，在不损失发光区面积的前提下，增加了深紫外发光二极管的侧壁面积，从而提高了以水平方向为主要出光方向的深紫外发光二极管的侧壁光提取效率，并且第一台阶侧壁的粗化表面还可以改善电流扩展效果。
进一步地，采用高导热的介质材料，可以有效改善深紫外发光二极管的散热能力，从而提高深紫外发光二极管的可靠性。
进一步地，形成阵列分布的第一台阶以及在第一台阶的侧壁形成粗化表面的技术方案可用于所有的正装、倒装和垂直结构深紫外发光二极管工艺中，不仅可以降低工艺复杂度，同时具有良好的工艺兼容性，能有效改善深紫外发光二极管的光提取效率偏低和散热性能差的问题。
图2a至图2f示出了本发明第二实施例的深紫外发光二极管的制造方法的各阶段截面图；图2g示出了本发明第二实施例中图2b的俯视图。在该实施例中，深紫外发光二极管为倒装通孔的深紫外发光二极管。
参考图2a，在第一衬底200的表面形成外延层201。
在该步骤中，采用金属化学气相沉积、激光辅助分子束外延、激光溅射，或氢化物气相外延等外延生长工艺在第一衬底200的表面形成外延层201。外延层201沿垂直于第一衬底200表面的方向从下到上依次包括缓冲层21，非故意掺杂层22，超晶格层23，第一半导体层24，多量子阱层25以及第二半导体层26。
在该实施例中，第一衬底200例如为蓝宝石衬底。具体的，该蓝宝石衬底包含但不限于镜面蓝宝石衬底或微米级/纳米级图形化蓝宝石衬底中的一种，其优选方案是纳米级图形化蓝宝石衬底。
在该实施例中，外延层201可以是多晶或单晶结构，包含以AlGaN/AlInGaN等材料体系组成的往复连续递进式LED外延结构中的一种或几种，其优选方案是含不同Al组分的AlGaN结构。在该实施例中，缓冲层21的材料例如为AlN，非故意掺杂层22的材料例如为AlN，超晶格层23的材料例如为AlN/AlGaN，第一半导体层24的材料例如为重掺杂的n-AlGaN，多量子阱层25的材料例如为AlGaN或AlGaInN，对应的波长范围为200nm～320nm，第二半导体层26的材料例如为p-AlGaN，外延层201的总厚度例如为5-10um。
在其他实施例中，第一衬底200还可以是同质或异质衬底中的一种，包括GaN、AlN、Ga2O3、SiC、Si、蓝宝石、ZnO单晶衬底，以及带有预沉积AlN膜的耐高温金属衬底，其晶圆尺寸为1英寸到8英寸中的一种，衬底厚度为300um到2mm。
进一步地，在外延层201中形成第一台阶，并在第一台阶的侧壁形成粗化表面，如图2b所示。
在该步骤中，采用光刻工艺定义出第一台阶以外的区域，并采用干法蚀刻工艺在第一台阶以外的区域进行蚀刻，即刻蚀第二半导体层26和多量子阱层25形成多个通孔以暴露出第一半导体层24的表面，剩余的多量子阱层25和第二半导体层26连通。第一台阶包括上台阶面，下台阶面以及台阶侧壁，上台阶面为第二半导体层26的表面，下台阶面为通孔中第一半导体层24的表面，台阶侧壁为多量子阱层25和第二半导体层26的侧壁，且台阶侧壁具有30°～60°的倾角，优选方案为40°。
在该实施例中，第一台阶例如为贯穿所述多量子阱层25和所述第二半导体层26的通孔形成的，多个通孔相互分隔。通孔的形状可以是圆台、正多边形棱台或其他多边形棱台中的任意一种，第一台阶的数量不少于2个，且呈阵列式均匀分布。多量子阱层的面积占整个衬底面积的50％～85％。
在其他实施例中，第一台阶例如为多量子阱层和第二半导体层组成的凸台，多个凸台相互分隔。
参考图2g，图2b例如为沿图2g中虚线BB所示的位置进行的截面图。在图2g中，标号232为第一台阶的下台阶面的边缘，第一台阶的俯视形状例如为正六边形，第一台阶的侧壁具有凹凸结构(图中未示出)，第一台阶的侧壁边缘的外侧为第二半导体层26的表面，多量子阱层25和第二半导体层26的***边缘部分被蚀刻，暴露第一半导体层24的表面。图2g中示出了具有八个第一台阶的实施例，八个第一台阶呈阵列式均匀分布，且大小相同，在其他实施例中，第一台阶的数量还可以是3个、5个等，本实施例对此不做限制，且多个第一台阶呈阵列式均匀分布。
在该实施例中，第一台阶均匀分布，且第一台阶的侧壁通过蚀刻形成凹凸结构。该凹凸结构包括凸起结构和凹陷结构，具有凹凸不平的表面，从而增加了第一台阶的侧壁面积。
在该实施例中，第一台阶侧壁的凹凸结构中凸起或者凹陷的形状为三角形、圆形、梯形或具有凸起或凹陷特征的规则设计的图形中一种或多种组合，尺寸在数微米到数百微米之间。
进一步地，在第一半导体层24的表面形成第一欧姆接触层202，如图2c所示。
在该步骤中，采用光刻和物理气相沉积(Physical Vapor Deposition，PVD)工艺在第一半导体层24的表面沉积金属材料，从而形成第一欧姆接触层202。在该实施例中，还包括在N2氛围和800℃的条件下退火30s～2min使第一欧姆接触层202和第一半导体层24形成良好的欧姆接触。
在该实施例中，第一欧姆接触层202的材料包括V、Al、Ti或Au中的一种或几种的组合。第一欧姆接触层202的厚度为500nm。第一欧姆接触层202例如为N型欧姆接触层，第一半导体层24例如为N型半导体层。
进一步地，在第二半导体层26的表面依次形成第二欧姆接触层203和反射镜层204，如图2d所示。
在该步骤中，采用光刻、湿法腐蚀和溅射的工艺在第二半导体层26的表面形成第二欧姆接触层203和反射镜层204。在该实施例中，第二欧姆接触层203的材料为NiAu，厚度为60nm，反射镜层204的材料例如为TiPtAu，厚度例如为600nm。第二欧姆接触层203例如为P型欧姆接触层，第二半导体层26例如为P型半导体层。
在该实施例中，形成后的第二欧姆接触层203和反射镜层204只位于第二半导体层26的表面，且暴露第一欧姆接触层202。
进一步地，在半导体结构的表面形成介质层205，并在介质层205中形成暴露第一欧姆接触层202的通孔，如图2e所示。
在该步骤中，采用溅射工艺在半导体结构的表面形成介质层205，然后采用光刻和干法蚀刻工艺在介质层205中形成多个通孔，部分通孔暴露出第一欧姆接触层202，部分通孔暴露出反射镜层204。
在该实施例中，介质层205的材料例如为高导热的BN，厚度为500nm。
进一步地，在介质层205上形成第一电极208和第二电极209，如图2f所示。
在该步骤中，采用溅射工艺在多个通孔中和介质层205上形成电极层，电极层的材料例如为导电金属。在该实施例中，电极层填充第一欧姆接触层202所在的通孔以及暴露出反射镜层204的通孔。
在该实施例中，还包括采用光刻和剥离工艺去除位于介质层205上的部分电极层，使电极层分隔成与第一欧姆接触层102连接的第一电极208和与反射镜层204连接的第二电极209。
在该实施例中，第一电极208例如为N电极，第二电极209例如为P电极。
在该实施例中，深紫外发光二极管为倒装通孔的深紫外发光二极管，通过形成阵列分布的第一台阶以及在第一台阶的侧壁形成粗化表面，在不损失发光区面积的前提下，增加了深紫外发光二极管的侧壁面积，从而提高了以水平方向为主要出光方向的深紫外发光二极管的侧壁光提取效率，并且第一台阶侧壁的粗化表面还可以改善电流扩展效果。
进一步地，采用高导热的介质材料，可以有效改善深紫外发光二极管的散热能力，从而提高深紫外发光二极管的可靠性。
进一步地，形成阵列分布的第一台阶以及在第一台阶的侧壁形成粗化表面的技术方案可用于所有的正装、倒装和垂直结构深紫外发光二极管工艺中，不仅可以降低工艺复杂度，同时具有良好的工艺兼容性，能有效改善深紫外发光二极管的光提取效率偏低和散热性能差的问题。
图3a至图3l示出了本发明第三实施例的深紫外发光二极管的制造方法的各阶段截面图；图3m示出了本发明第三实施例中图3b的俯视图。在该实施例中，深紫外发光二极管为垂直通孔的深紫外发光二极管。
参考图3a，在第一衬底300的表面依次形成外延层301。
在该步骤中，采用金属化学气相沉积、激光辅助分子束外延、激光溅射，或氢化物气相外延等外延生长工艺在第一衬底300的表面形成外延层301。外延层301沿垂直于第一衬底300表面的方向从下到上依次包括缓冲层31，非故意掺杂层32，超晶格层33，第一半导体层34，多量子阱层35以及第二半导体层36。
在该实施例中，第一衬底300例如为蓝宝石衬底。具体的，该蓝宝石衬底包含但不限于镜面蓝宝石衬底或微米级/纳米级图形化蓝宝石衬底中的一种，其优选方案是镜面蓝宝石衬底。
在该实施例中，外延层301可以是多晶或单晶结构，包含以AlGaN/AlInGaN等材料体系组成的往复连续递进式LED外延结构中的一种或几种，其优选方案是含不同Al组分的AlGaN结构。在该实施例中，缓冲层31的材料例如为AlN，非故意掺杂层32的材料例如为AlN，超晶格层33的材料例如为AlN/AlGaN，第一半导体层34的材料例如为重掺杂的n-AlGaN，多量子阱层35的材料例如为AlGaN或AlGaInN，对应的波长范围为200nm～320nm，第二半导体层36的材料例如为p-AlGaN，外延层301的总厚度例如为5-10um。
进一步地，在外延层301中形成第一台阶，以及在第一台阶的侧壁形成粗化表面，如图3b所示。
在该步骤中，采用光刻和干法蚀刻工艺在外延层301中形成均匀阵列分布的第一台阶。蚀刻外延层301形成多个通孔后，暴露出第一半导体层34的表面。具体的，刻蚀第二半导体层36和多量子阱层35形成多个通孔，剩余的多量子阱层35和第二半导体层36连通。在该实施例中，第一台阶包括上台阶面，下台阶面以及台阶侧壁，上台阶面为第二半导体层36的上表面，下台阶面为通孔中第一半导体层34的表面，台阶侧壁为多量子阱层35和第二半导体层36的侧壁，且台阶侧壁具有30°～60°的倾角，优选方案为40°。
在该实施例中，第一台阶例如为贯穿所述多量子阱层35和所述第二半导体层36的通孔形成的，多个通孔相互分隔。通孔的形状可以是圆台、正多边形棱台或其他多边形棱台中的任意一种，第一台阶的数量不少于2个，且呈阵列式均匀分布。多量子阱层的面积占整个衬底面积的50％～85％。
在其他实施例中，第一台阶例如为多量子阱层和第二半导体层组成的凸台，多个凸台相互分隔。
参考图3m，图3b例如为沿图3m中虚线CC所示的位置进行的截面图。在图3m中，标号332为第一台阶的下台阶面的边缘，第一台阶的俯视形状例如为正六边形，第一台阶的侧壁具有凹凸结构(图中未示出)，第一台阶的侧壁边缘的外侧为第二半导体层36。图3m中示出了具有九个第一台阶的实施例，该九个第一台阶呈阵列式均匀分布，大小相同，在其他实施例中，第一台阶的数量还可以是4个、6个等，本实施例对此不作限制，且多个第一台阶呈阵列式均匀分布。
在该实施例中，第一台阶均匀分布，且第一台阶的侧壁通过蚀刻形成凹凸结构。该凹凸结构包括凸起结构和凹陷结构，具有凹凸不平的表面，从而增加了第一台阶的侧壁面积。
在该实施例中，第一台阶侧壁的凹凸结构中凸起或者凹陷的形状为三角形、圆形、梯形或具有凸起或凹陷特征的规则设计的图形中一种或多种组合，尺寸在数微米到数百微米之间。
进一步地，在第一半导体层34的表面形成第一欧姆接触层302，如图3c所示。
在该实施例中，例如采用光刻和物理气相沉积工艺在第一半导体层34的表面形成第一欧姆接触层302，并在氮气氛围和800℃条件下快速退火30s～2min使第一欧姆接触层302与第一半导体层34形成良好的欧姆接触。
在该实施例中，第一欧姆接触层302的材料包括V、Al、Ti或Au中的一种或几种的组合。第一欧姆接触层302的厚度为500nm。第一欧姆接触层302例如为N型欧姆接触层，第一半导体层34例如为N型半导体层。
进一步地，在第二半导体层36的表面依次形成第二欧姆接触层303和反射镜层304，如图3d所示。
在该步骤中，采用光刻、湿法腐蚀和溅射工艺在第二半导体层36的表面形成第二欧姆接触层303和反射镜层304。在该实施例中，第二欧姆接触层303的材料为NiAl，厚度为120nm，反射镜层304的材料例如为TiPtAu，厚度例如为200nm。第二欧姆接触层303例如为P型欧姆接触层，第二半导体层36例如为P型半导体层。
在该实施例中，形成后的第二欧姆接触层303和反射镜层304只位于第二半导体层36的表面，且暴露第一欧姆接触层302。
进一步地，在半导体结构的表面形成介质层305，并去除第一欧姆接触层302表面的介质层305，如图3e所示。
在该步骤中，采用ALD原子层沉积工艺在半导体结构的表面形成介质层305，以及采用光刻和干法蚀刻工艺去除第一欧姆接触层302表面的介质层305。在该实施例中，去除第一欧姆接触层302表面的介质层305之后，剩余的介质层305位于反射镜层304的表面、第一台阶的侧壁、反射镜层304以及第二欧姆接触层303的侧壁，介质层305用于隔离第一欧姆接触层302与多量子阱层35、第二半导体层36、第二欧姆接触层303以及反射镜层304。
在该实施例中，介质层305的材料为高导热介质材料，例如为AlN，厚度例如为500nm。
进一步地，在半导体结构的表面形成键合层306，得到第一半导体结构，如图3f所示。
在该步骤中，采用溅射工艺在半导体结构的表面形成键合层306，键合层306例如为Cu/Sn二元金属键合层，具体的，键合层306例如为一对Au和Sn二元金属层形成的键合层，键合层306中各金属层的厚度例如为Cu金属层1um，Sn金属层200nm。
在该实施例中，在形成键合层306之前，还可以在半导体表面形成粘附层(图中未示出)，粘附层位于键合层306与半导体结构之间，用于粘合半导体结构与键合层306。粘附层的材料例如为Ti，厚度例如为200nm。
进一步地，在第二衬底310上形成粘附层(图中未示出)和键合层306，得到第二半导体结构，并将第一半导体结构与第二半导体结构键合，如图3g所示。
在该实施例中，第二衬底310上形成的粘附层(图中未示出)的材料例如为Ti，厚度例如为200nm。键合层306例如为Cu/Sn二元金属键合层，具体的，键合层306例如为一对Cu和Sn二元金属层形成的键合层，键合层306中各金属层的厚度例如为Cu金属层1um，Sn金属层200nm。
在该实施例中，第二衬底310例如为CuW衬底，第二衬底310的厚度例如为400um。第一半导体结构和第二半导体结构在260℃条件下，采用CuSn液相瞬态键合工艺进行键合。
在该实施例中，第二衬底310为第一电极，第一电极为N电极。
进一步地，去除第一衬底300以及部分外延层301，如图3h所示。
在该步骤中，例如采用波长为266nm，面积为50um的紫外激光小光斑，将超晶格层33进行剥离分解，从而实现第一衬底300、缓冲层31、非故意掺杂层32以及超晶格层33与其他部分的分离。
在该实施例中，还包括用稀盐酸处理剥离超晶格层33后暴露的第一半导体层34的表面。
进一步地，对第一半导体层34的表面进行粗化处理，如图3i所示。
在该步骤中，例如采用6mol/L浓度的KOH溶液，在70℃条件下处理第一半导体层34的表面形成粗化表面，从而利用二次微纳结构增加深紫外发光二极管的出光。
进一步地，在第一半导体层34的表面形成第三台阶，以及在第三台阶的侧壁形成粗化表面，如图3j所示。
在该步骤中，利用光刻和干法蚀刻工艺去除半导体结构边缘的部分第一半导体层34、多量子阱35、第二半导体层36以及第二欧姆接触层303，暴露出反射镜层304的表面，从而在半导体结构中形成第三台阶。在该实施例中，第三台阶的下台阶面区域的宽度例如为100um。
在该实施例中，第三台阶包括第一半导体层34，多量子阱层35，第二半导体层36以及第二欧姆接触层303。第三台阶的上台阶面为经过粗化处理的第一半导体层34的表面，台阶侧壁为第一半导体层34，多量子阱层35，第二半导体层36以及第二欧姆接触层303的侧壁，下台阶面为反射镜层304的表面。
在该实施例中，还包括采用蚀刻工艺在第三台阶的侧壁形成凹凸结构，该凹凸结构包括凸起结构和凹陷结构，具有凹凸不平的表面，从而增加了第一台阶的侧壁面积。
在该实施例中，第一台阶侧壁的凹凸结构中凸起或者凹陷的形状为三角形、圆形、梯形或具有凸起或凹陷特征的规则设计的图形中一种或多种组合，尺寸在数微米到数百微米之间。
进一步地，在半导体结构的表面形成钝化层307，如图3k所示。
在该步骤中，采用等离子体气相沉积(PECVD)工艺在半导体结构的表面形成钝化层307，以及采用光刻和干法蚀刻工艺去除反射镜层304表面的钝化层307，剩余的钝化层307位于第三台阶的侧壁以及第一半导体层34的表面。
在该实施例中，钝化层307的材料为SiO2，厚度为200nm。
进一步地，在台阶区域的反射镜层304的表面形成第二电极309，如图3l所示。
在该步骤中，采用光刻、湿法腐蚀和电子束蒸发技术，在反射镜层304的表面上形成第二电极309。第二电极309的材料例如为CrPtAu。第二电极309例如为P电极。
在该实施例中，深紫外发光二极管为垂直通孔的深紫外发光二极管，通过形成阵列分布的第一台阶以及在第一台阶和第三台阶的侧壁形成粗化表面，在不损失发光区面积的前提下，增加了深紫外发光二极管的侧壁面积，从而提高了以水平方向为主要出光方向的深紫外发光二极管的侧壁光提取效率，并且第一台阶侧壁的粗化表面还可以改善电流扩展效果。
进一步地，采用高导热的介质材料，可以有效改善深紫外发光二极管的散热能力，从而提高深紫外发光二极管的可靠性。
进一步地，形成阵列分布的第一台阶以及在第一台阶的侧壁形成粗化表面的技术方案可用于所有的正装、倒装和垂直结构深紫外发光二极管工艺中，不仅可以降低工艺复杂度，同时具有良好的工艺兼容性，能有效改善深紫外发光二极管的光提取效率偏低和散热性能差的问题。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (56)

1.一种深紫外发光二极管，包括：
外延层，包括第一半导体层、多量子阱层以及第二半导体层，其中，所述外延层中包括第一台阶，所述第一台阶的一个台阶面为所述第二半导体层的表面，所述第一台阶的侧壁为所述多量子阱层和所述第二半导体层的侧壁，所述第一台阶的另一个台阶面为所述第一半导体层的表面；
第一欧姆接触层，与所述第一半导体层接触；
第二欧姆接触层，与所述第二半导体层接触。
2.根据权利要求1所述的深紫外发光二极管，其中，所述第一台阶的侧壁为粗化表面。
3.根据权利要求2所述的深紫外发光二极管，其中，所述第一台阶的侧壁形成有凹凸结构。
4.根据权利要求3所述的深紫外发光二极管，其中，所述凹凸结构为凸起结构或者凹陷结构。
5.根据权利要求4所述的深紫外发光二极管，其中，所述凸起结构或所述凹陷结构的形状为三角形、圆形、梯形或具有凸起或凹陷特征的规则图案中的任意一种或几种。
6.根据权利要求1所述的深紫外发光二极管，其中，所述第一台阶包括多个，多个所述第一台阶呈阵列式均匀分布。
7.根据权利要求6所述的深紫外发光二极管，其中，所述第一台阶包括所述多量子阱层和所述第二半导体层组成的凸台，多个所述凸台相互分隔。
8.根据权利要求6所述的深紫外发光二极管，其中，所述第一台阶包括贯穿所述多量子阱层和所述第二半导体层的通孔，多个所述通孔相互分隔。
9.根据权利要求7所述的深紫外发光二极管，其中，所述凸台的形状为圆台、正多边形棱台或其他多边形棱台中的任意一种。
10.根据权利要求8所述的深紫外发光二极管，其中，所述通孔的形状为圆台、正多边形棱台或其他多边形棱台中的任意一种。
11.根据权利要求1所述的深紫外发光二极管，其中，所述第一台阶的侧壁倾角为30°～60°。
12.根据权利要求1所述的深紫外发光二极管，其中，所述多量子阱层的面积占所述衬底面积的50％～85％。
13.根据权利要求1所述的深紫外发光二极管，其中，还包括：
依次堆叠的缓冲层、非故意掺杂层和超晶格层，所述第一半导体层位于所述超晶格层上；
第一衬底，所述缓冲层、所述非故意掺杂层、所述超晶格层、所述第一半导体层、所述多量子阱和所述第二半导体层从下到上依次堆叠在所述第一衬底上。
14.根据权利要求13所述的深紫外发光二极管，其中，所述外延层中包括第二台阶，所述第二台阶的上台阶面和所述第一台阶的下台阶面为所述第一半导体层，所述第二台阶的侧壁为所述缓冲层、所述非故意掺杂层、所述超晶格层和所述第一半导体层的侧壁，所述第二台阶的下台阶面为所述第一衬底。
15.根据权利要求14所述的深紫外发光二极管，其中，还包括：
介质层，位于所述第二台阶的侧壁、所述第一台阶的侧壁、所述第一半导体层和所述第二半导体层的表面，所述介质层还覆盖部分所述衬底的表面。
16.根据权利要求15所述的深紫外发光二极管，其中，还包括：
反射镜层，覆盖所述第一欧姆接触层、所述介质层和部分所述衬底的表面。
17.根据权利要求16所述的深紫外发光二极管，其中，还包括：
钝化层，位于所述反射镜层和所述第二欧姆接触层上，所述钝化层中包括分别暴露所述反射镜层和所述第二欧姆接触层的表面的通孔。
18.根据权利要求17所述的深紫外发光二极管，其中，还包括：
第一电极，位于所述钝化层暴露所述反射镜层表面的通孔中和所述钝化层表面，所述第一电极为N电极；
第二电极，位于所述钝化层暴露所述第二欧姆接触层表面的通孔中和所述钝化层表面，所述第二电极为P电极。
19.根据权利要求13所述的深紫外发光二极管，其中，还包括：
反射镜层，所述反射镜层位于所述第二欧姆接触层上。
20.根据权利要求19所述的深紫外发光二极管，其中，还包括：
介质层，位于所述第一半导体层和所述反射镜层的表面以及所述第一台阶、所述第二欧姆接触层和所述反射镜层的侧壁，所述介质层中包括分别暴露所述第一欧姆接触层和所述反射镜层的表面的通孔。
21.根据权利要求20所述的深紫外发光二极管，其中，还包括：
第一电极，位于所述介质层暴露所述第一欧姆接触层表面的通孔中和所述介质层表面，所述第一电极为N电极；
第二电极，位于所述介质层暴露所述反射镜层表面的通孔中和所述介质层表面，所述第二电极为P电极。
22.根据权利要求1所述的深紫外发光二极管，其中，还包括：
第二衬底，所述第二衬底位于所述第二半导体层的一侧，所述第二欧姆接触层位于所述第二半导体层与所述第二衬底之间。
23.根据权利要求22所述的深紫外发光二极管，其中，在所述第二欧姆接触层与所述第二衬底之间，还包括：
从下到上依次堆叠的键合层、介质层和反射镜层；
所述介质层还覆盖所述第一台阶、所述第二欧姆接触层和所述反射镜层的侧壁，分隔所述键合层与所述外延层、所述第二欧姆接触层和所述反射镜层；
所述键合层与所述第一欧姆接触层接触，所述第二衬底通过所述键合层与所述第一欧姆接触层电连接，所述第二衬底为第一电极，所述第一电极为N电极。
24.根据权利要求23所述的深紫外发光二极管，其中，还包括：
位于第三台阶区域的第二电极，所述第三台阶贯穿所述第一半导体层、所述多量子阱层、所述第二半导体层和所述第二欧姆接触层，并暴露所述反射镜层的表面，所述第二电极位于所述反射镜层的表面，所述第二电极为P电极。
25.根据权利要求22所述的深紫外发光二极管，其中，所述第一半导体层远离所述第二衬底的一侧表面为粗化表面。
26.根据权利要求24所述的深紫外发光二极管，其中，还包括：
钝化层，所述钝化层覆盖所述第一半导体层的表面和所述第三台阶的侧壁。
27.根据权利要求15或20或23所述的深紫外发光二极管，其中，所述介质层的材料为高导热材料。
28.一种深紫外发光二极管的制造方法，包括：
在第一衬底上形成外延层，所述外延层从下到上依次包括第一半导体层、多量子阱层以及第二半导体层；
在所述外延层中蚀刻形成第一台阶，所述第一台阶的上台阶面为所述第二半导体层，所述第一台阶的侧壁为所述多量子阱层和所述第二半导体层的侧壁，所述第一台阶的下台阶面为所述第一半导体层；
在所述第一半导体层表面形成第一欧姆接触层；以及
在所述第二半导体层表面形成第二欧姆接触层。
29.根据权利要求28所述的制造方法，其中，在所述外延层中蚀刻形成第一台阶和在所述第一半导体层表面形成第一欧姆接触层的步骤之间，还包括：
对所述第一台阶的侧壁进行粗化处理。
30.根据权利要求29所述的制造方法，其中，所述第一台阶的侧壁进行粗化处理后形成凹凸结构。
31.根据权利要求30所述的制造方法，其中，所述凹凸结构为凸起结构或者凹陷结构。
32.根据权利要求31所述的制造方法，其中，所述凹凸结构中凸起或者凹陷的形状为三角形、圆形、梯形或具有凸起或凹陷特征的规则图案中的任意一种或几种。
33.根据权利要求28所述的制造方法，其中，所述第一台阶包括多个，多个所述第一台阶呈阵列式均匀分布。
34.根据权利要求33所述的制造方法，其中，所述第一台阶包括所述多量子阱层和所述第二半导体层组成的凸台，多个所述凸台相互分隔。
35.根据权利要求33所述的制造方法，其中，所述第一台阶包括贯穿所述多量子阱层和所述第二半导体层的通孔，多个所述通孔相互分隔。
36.根据权利要求34所述的制造方法，其中，所述凸台的形状为圆台、正多边形棱台或其他多边形棱台中的任意一种。
37.根据权利要求35所述的制造方法，其中，所述通孔的形状为圆台、正多边形棱台或其他多边形棱台中的任意一种。
38.根据权利要求28所述的制造方法，其中，所述第一台阶的侧壁倾角为30°～60°。
39.根据权利要求28所述的制造方法，其中，所述多量子阱层的面积占所述衬底面积的50％～85％。
40.根据权利要求28所述的制造方法，其中，在第一衬底上形成的外延层还包括：在所述第一衬底上依次形成缓冲层、非故意掺杂层和超晶格层，所述第一半导体层位于所述超晶格层上。
41.根据权利要求40所述的制造方法，其中，在所述外延层中蚀刻形成第一台阶和在所述第一半导体层表面形成第一欧姆接触层的步骤之间，还包括：
对所述外延层进行蚀刻，形成第二台阶，所述第二台阶的上台阶面和所述第一台阶的下台阶面为所述第一半导体层，所述第二台阶的侧壁为所述缓冲层、所述非故意掺杂层、所述超晶格层和所述第一半导体层的侧壁，所述第二台阶的下台阶面为所述第一衬底。
42.根据权利要求41所述的制造方法，其中，在所述第二半导体层表面形成第二欧姆接触层的步骤之后，还包括：
在所述第二台阶的侧壁、所述第一台阶的侧壁、所述第一半导体层和所述第二半导体层的表面形成介质层，所述介质层暴露所述第一欧姆接触层和所述第二欧姆接触层。
43.根据权利要求42所述的制造方法，其中，形成介质层的步骤之后，还包括：
在所述介质层和所述第一欧姆接触层上形成反射镜层，所述反射镜层暴露所述第二欧姆接触层，所述反射镜层与所述第二欧姆接触层不接触。
44.根据权利要求43所述的制造方法，其中，在所述介质层和所述第一欧姆接触层的表面形成反射镜层的步骤之后，还包括：
在所述反射镜层与所述第二欧姆接触层的表面形成钝化层；
在所述钝化层中形成分别暴露所述反射镜层和所述第二欧姆接触层的表面的通孔。
45.根据权利要求44所述的制造方法，其中，在所述钝化层中形成通孔的步骤之后，还包括：
在所述钝化层上形成第一电极和第二电极，所述第一电极填充所述钝化层暴露所述反射镜层表面的通孔，所述第一电极为N电极；
所述第二电极填充所述钝化层暴露所述第二欧姆接触层表面的通孔，所述第二电极为P电极。
46.根据权利要求28所述的制造方法，其中，在所述第二半导体层表面形成第二欧姆接触层的步骤之后，还包括：
在所述第二欧姆接触层的表面形成反射镜层。
47.根据权利要求46所述的制造方法，其中，在所述第二欧姆接触层的表面形成反射镜层的步骤之后，还包括：
在所述第一半导体层和所述反射镜层的表面以及所述第一台阶、所述第二欧姆接触层和所述反射镜层的侧壁形成介质层；
在所述介质层中形成分别暴露所述第一欧姆接触层和所述反射镜层的表面的通孔。
48.根据权利要求47所述的制造方法，其中，在所述介质层中形成通孔的步骤之后，还包括：
在所述介质层上形成第一电极和第二电极，所述第一电极填充所述介质层暴露所述第一欧姆接触层表面的通孔，所述第一电极为N电极；
所述第二电极填充所述介质层暴露所述反射镜层表面的通孔，所述第二电极为P电极。
49.根据权利要求46所述的制造方法，其中，在所述第二欧姆接触层的表面形成反射镜层的步骤之后，还包括：
在所述第一半导体层和所述反射镜层的表面以及所述第一台阶、所述第二欧姆接触层和所述反射镜层的侧壁形成介质层；
在所述介质层中形成暴露所述第一欧姆接触层表面的通孔。
50.根据权利要求49所述的制造方法，其中，在所述介质层中形成通孔的步骤之后，还包括：
在所述介质层的表面和所述通孔中形成键合层，得到第一半导体结构；
在第二衬底的表面形成键合层，得到第二半导体结构；
将所述第一半导体结构与所述第二半导体结构键合；
去除所述第一衬底，暴露所述第一半导体层的表面，
其中，所述第二衬底为第一电极，所述第一电极为N电极。
51.根据权利要求50所述的制造方法，其中，在去除所述第一衬底的步骤之后，还包括：
对所述第一半导体层的表面进行粗化处理以形成粗化表面。
52.根据权利要求51所述的制造方法，其中，对所述第一半导体层的表面进行粗化处理的步骤之后，还包括：
对所述外延层的边缘区域进行蚀刻，形成第三台阶，所述第三台阶贯穿所述第一半导体层、所述多量子阱层、所述第二半导体层和所述第二欧姆接触层并暴露所述反射镜层的表面。
53.根据权利要求52所述的制造方法，其中，在形成第三台阶的步骤之后，还包括：
对所述第三台阶侧壁的所述第一半导体层、所述多量子阱层、所述第二半导体层和所述第二欧姆接触层的表面进行粗化形成粗化表面。
54.根据权利要求53所述的制造方法，其中，在形成粗化表面的步骤之后，还包括：
在所述第一半导体层的表面和所述第三台阶的侧壁形成钝化层。
55.根据权利要求54所述的制造方法，其中，在所述第一半导体层的表面和所述第三台阶的侧壁形成钝化层的步骤之后，还包括：
在所述反射镜层的表面形成第二电极，所述第二电极为P电极。
56.根据权利要求42或47或49所述的制造方法，其中，所述介质层的材料为高导热材料。
CN202011283746.XA 2020-11-17 2020-11-17 深紫外发光二极管及其制造方法 Active CN112510126B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011283746.XA CN112510126B (zh) 2020-11-17 2020-11-17 深紫外发光二极管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011283746.XA CN112510126B (zh) 2020-11-17 2020-11-17 深紫外发光二极管及其制造方法

Publications (2)

Publication Number Publication Date
CN112510126A true CN112510126A (zh) 2021-03-16
CN112510126B CN112510126B (zh) 2022-07-29

Family

ID=74956500

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011283746.XA Active CN112510126B (zh) 2020-11-17 2020-11-17 深紫外发光二极管及其制造方法

Country Status (1)

Country Link
CN (1) CN112510126B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113594312A (zh) * 2021-06-11 2021-11-02 厦门士兰明镓化合物半导体有限公司 深紫外led芯片及其制造方法
CN113594310A (zh) * 2021-06-11 2021-11-02 厦门士兰明镓化合物半导体有限公司 深紫外led芯片及其制造方法
CN113594305A (zh) * 2021-06-11 2021-11-02 厦门士兰明镓化合物半导体有限公司 垂直结构led芯片的制造方法
CN113964249A (zh) * 2021-09-15 2022-01-21 厦门士兰明镓化合物半导体有限公司 发光二极管及其制造方法
CN117941082A (zh) * 2021-09-14 2024-04-26 Lg电子株式会社 半导体发光器件及显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101305477A (zh) * 2006-01-09 2008-11-12 首尔Opto仪器股份有限公司 具有氧化铟锡层的发光二极管及其制造方法
CN103165775A (zh) * 2013-04-07 2013-06-19 中国科学院半导体研究所 一种具有高反射薄膜的紫外发光二极管及其制作方法
CN106299050A (zh) * 2016-11-17 2017-01-04 河北工业大学 一种深紫外半导体发光二极管及其制备方法
US10091850B2 (en) * 2015-06-26 2018-10-02 Seoul Semiconductor Co., Ltd. Backlight unit using multi-cell light emitting diode
CN108987546A (zh) * 2013-09-24 2018-12-11 首尔伟傲世有限公司 发光二极管、发光二极管模块和制造发光二极管的方法
CN110690327A (zh) * 2019-09-11 2020-01-14 佛山市国星半导体技术有限公司 一种高亮度紫光led芯片的制备方法及led芯片
CN111599906A (zh) * 2020-05-12 2020-08-28 武汉大学 一种垂直结构深紫外led芯片的制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101305477A (zh) * 2006-01-09 2008-11-12 首尔Opto仪器股份有限公司 具有氧化铟锡层的发光二极管及其制造方法
CN103165775A (zh) * 2013-04-07 2013-06-19 中国科学院半导体研究所 一种具有高反射薄膜的紫外发光二极管及其制作方法
CN108987546A (zh) * 2013-09-24 2018-12-11 首尔伟傲世有限公司 发光二极管、发光二极管模块和制造发光二极管的方法
US10091850B2 (en) * 2015-06-26 2018-10-02 Seoul Semiconductor Co., Ltd. Backlight unit using multi-cell light emitting diode
CN106299050A (zh) * 2016-11-17 2017-01-04 河北工业大学 一种深紫外半导体发光二极管及其制备方法
CN110690327A (zh) * 2019-09-11 2020-01-14 佛山市国星半导体技术有限公司 一种高亮度紫光led芯片的制备方法及led芯片
CN111599906A (zh) * 2020-05-12 2020-08-28 武汉大学 一种垂直结构深紫外led芯片的制造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113594312A (zh) * 2021-06-11 2021-11-02 厦门士兰明镓化合物半导体有限公司 深紫外led芯片及其制造方法
CN113594310A (zh) * 2021-06-11 2021-11-02 厦门士兰明镓化合物半导体有限公司 深紫外led芯片及其制造方法
CN113594305A (zh) * 2021-06-11 2021-11-02 厦门士兰明镓化合物半导体有限公司 垂直结构led芯片的制造方法
CN113594305B (zh) * 2021-06-11 2023-01-31 厦门士兰明镓化合物半导体有限公司 垂直结构led芯片的制造方法
CN113594310B (zh) * 2021-06-11 2023-09-08 厦门士兰明镓化合物半导体有限公司 深紫外led芯片及其制造方法
CN113594312B (zh) * 2021-06-11 2023-10-24 厦门士兰明镓化合物半导体有限公司 深紫外led芯片及其制造方法
CN117941082A (zh) * 2021-09-14 2024-04-26 Lg电子株式会社 半导体发光器件及显示装置
CN113964249A (zh) * 2021-09-15 2022-01-21 厦门士兰明镓化合物半导体有限公司 发光二极管及其制造方法

Also Published As

Publication number Publication date
CN112510126B (zh) 2022-07-29

Similar Documents

Publication Publication Date Title
CN112510126B (zh) 深紫外发光二极管及其制造方法
US10355171B2 (en) Light emitting diode for surface mount technology, method of manufacturing the same, and method of manufacturing light emitting diode module
US10978618B2 (en) Semiconductor light emitting device
US9343620B2 (en) Method for fabricating a light emitting diode (LED) die having protective substrate
TWI575773B (zh) 半導體發光裝置的接點
US20120168714A1 (en) Vertical light emitting diode (vled) die and method of fabrication
US8390007B2 (en) Semiconductor light emitting device and method of fabricating semiconductor light emitting device
US20230024651A1 (en) Light-emitting diode
GB2547123A (en) LED vertical chip structure with special coarsening morphology and preparation method therefor
KR101969308B1 (ko) 반도체 발광소자 및 그 제조 방법
US8592242B2 (en) Etching growth layers of light emitting devices to reduce leakage current
US9048348B2 (en) Method of separating substrate and method of fabricating semiconductor device using the same
TW202029521A (zh) 發光元件
KR101009744B1 (ko) 반도체 발광소자 및 그 제조방법
US9306120B2 (en) High efficiency light emitting diode
TW202143507A (zh) 發光元件
KR101239852B1 (ko) ＧａＮ계 화합물 반도체 발광 소자
CN111697114A (zh) 一种垂直结构led芯片及其制备方法
KR100650990B1 (ko) 질화물 반도체 발광 다이오드 및 그의 제조 방법
JP2005191099A (ja) 発光ダイオード装置
US20100133570A1 (en) Semiconductor light emitting device and method of manufacturing the same
US20150104944A1 (en) Method of forming patterns for semiconductor device
US20230109404A1 (en) Semiconductor Light-Emitting Device And Preparation Method Thereof
KR101205831B1 (ko) 반도체 발광소자 및 그 제조방법
KR101179700B1 (ko) 패터닝된 반도체층을 갖는 반도체 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Fan Weihong

Inventor after: Li Dongsheng

Inventor after: Zhang Xiaoping

Inventor after: Ma Xingang

Inventor after: Gao Moran

Inventor after: Zhao Jinchao

Inventor before: Fan Weihong

Inventor before: Xue Tuo

Inventor before: Li Dongsheng

Inventor before: Zhang Xiaoping

Inventor before: Ma Xingang

Inventor before: Gao Moran

Inventor before: Zhao Jinchao

GR01 Patent grant
GR01 Patent grant