CN113962176B - 经三模冗余处理后的网表文件正确性验证方法及装置 - Google Patents
经三模冗余处理后的网表文件正确性验证方法及装置 Download PDFInfo
- Publication number
- CN113962176B CN113962176B CN202111575828.6A CN202111575828A CN113962176B CN 113962176 B CN113962176 B CN 113962176B CN 202111575828 A CN202111575828 A CN 202111575828A CN 113962176 B CN113962176 B CN 113962176B
- Authority
- CN
- China
- Prior art keywords
- mode
- information
- signal
- redundancy processing
- port connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
- G06F30/343—Logical level
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
本发明提供了一种经三模冗余处理后的网表文件正确性验证方法及装置,通过获取综合后网表文件、三模配置文件和三模后网表文件;解析综合后网表文件,得到综合后的各元件信息,解析三模后网表文件,得到三模后的各元件信息表;根据三模配置文件得到元件三模配置模式,将综合后的各元件信息按照类似于三模冗余处理后的元件信息生成各元件类三模期望信息;将三模冗余处理后的各元件信息与各元件类三模期望信息进行比对,若一致,则三模冗余处理正确。测试人员只需输入处理前后的网表文件及三模配置文件即可得知处理结果是否正确,可用于批量数据测试中,可以降低对测试人员的技术要求,同时大大提高了测试效率,降低测试成本。
Description
技术领域
本发明属于可编程逻辑器件领域的软件测试领域,尤其是涉及一种经三模冗余处理后的网表文件正确性验证方法及装置。
背景技术
近年来,随着芯片产业的飞速发展,现场可编程门阵列FPGA的应用领域越来越广泛,包括航空航天,网络,通信以及最近的人工智能等,由于基于SRAM的FPGA对于单粒子的辐射特别敏感,在空间辐射条件下,很容易产生软故障。软故障对基于SRAM的FPGA实现的电路具有特别严重的影响。三模冗余技术是一个被广泛使用的针对FPGA上单粒子翻转的容错技术,可以大幅度提高FPGA在单粒子翻转影响下的可靠性。三模冗余技术的思想是三个模块同时执行相同的操作,以多数相同的输出作为表决***的正确输出,通常称为三选二。三个模块中只要不同时出现两个错误的结果,就能避免故障的发生,降低了发生故障的概率,提高了***的可靠性。但是三模冗余的实现是否正确,这就会影响到输出结果的正确性,所以对于三模冗余的测试工作必不可少,高效可靠的测试方法能快速准确的验证三模冗余的实现结果。
发明内容
本发明要解决的技术问题是怎样快速对三模冗余的正确性进行验证,提出了一种经三模冗余处理后的网表文件正确性验证方法及装置。
为解决上述技术问题,本发明所采用的技术方案是:
一种经三模冗余处理后的网表文件正确性验证方法,包括以下步骤:
步骤1:获取综合后网表文件、三模配置文件以及三模后生成的三模后网表文件;
步骤2:解析综合后网表文件,得到综合后的各元件信息以及元件间的信号连接关系,解析三模后网表文件,得到三模冗余处理后的各元件信息表;
步骤3:根据三模配置文件得到各元件的三模配置模式,
步骤4:根据各元件的三模配置模式和三模配置规则将综合后的各元件信息按照类似于三模冗余处理后的元件信息生成各元件类三模期望信息;
步骤5:将三模冗余处理后的FPGA各元件信息与所述各元件类三模期望信息进行比对进一步地,元件信息包括元件名、输入端口和输入端口连接信号、输出端口和输出端口连接信号、以及元件的配置属性。
进一步地,三模配置规则为:
当元件的三模配置模式为Standard时,则对该元件信息进行三备份;
当元件的三模配置模式为Triplicated_Unvoted时,则对该元件信息进行三备份;
当元件的三模配置模式为Triple-Voted,则对该元件信息进行三备份;
当元件的三模配置模式为Double-Voted,则对该元件信息进行两备份;
当元件的三模配置模式为Don' t Touch,则该元件信息不进行任何处理,保持该元件原有信息;
当元件的三模配置模式为Converge时,则该元件信息不进行任何处理,保持该元件原有信息;
当元件为一个信号的起点元件,且该元件的三模配置模式为Standard,如果该信号的终点元件集中有终点元件的三模配置模式为Converge时,为该起点元件的每个输出端口连接信号新增一个表决元件;
当元件为一个信号的起点元件,且该元件的三模配置模式为Standard,如果该信号的终点元件集中有终点元件的三模配置模式为Triple-Voted或者Double-Voted,且起点元件连接到所述终点元件的信号是到终点元件的输入端口datain时,为该起点元件的每个输出端口连接信号新增一个表决元件。
进一步地,所述终点元件根据元件间的信号连接关系判断信号的走向得到。
进一步地,将步骤2中生成的综合后的各元件信息以及元件间的信号连接关系、三模冗余处理后的各元件信息以及各元件类三模期望信息分别存储在数据库中形成综合后元件信息表,综合后元件间信号连接关系表,三模后元件信息表和元件类三模期望信息表。
进一步地,根据三模配置模式和三模配置规则将综合后的各元件信息按照类似于三模冗余处理后的元件信息生成各元件类三模期望信息的方法是:
遍历综合后元件信息表中各元件,
当元件的三模配置模式根据三模配置规则不需对元件信息做任何处理时,将该元件信息备份到元件类三模期望信息表中,保持原有信息不变;
当元件的三模配置模式根据三模配置规则需要进行备份时,将该元件信息根据备份数量备份到元件类三模期望信息表中,同时将该元件新备份的几个备份元件的名称根据三模冗余处理的命名规则进行命名,新备份的几个备份元件的输出端口连接信号的名称根据三模冗余处理的命名规则进行命名,其他信息同原元件信息;
当元件的三模配置模式根据三模配置规则需要新增表决元件时,根据该元件输出端口连接信号数量在元件类三模期望信息表中创建对应数量的表决元件,表决元件的名称根据三模冗余处理的命名规则进行命名,表决元件的输入端口连接信号分别连接元件三备份后的三个备份元件的输出端口连接信号,表决元件的输出端口为逻辑输出端口,表决元件的属性及属性值为预先设置的固定值。
进一步地,新增一个信号对应表,将综合后元件信息表中各元件的输出端口连接信号与根据三模配置规则生成的元件类三模期望信息表中各元件的输出端口连接信号进行对应。
进一步地,根据信号对应表,更新元件类三模信息表中各元件的输入端口连接信号。
进一步地,更新元件类三模信息表中各元件的输入端口连接信号的方法是:
如果元件类三模期望信息表中元件的输入端口连接信号在信号对应表中只有一条对应数据,则将该输入端口连接信号替换成信号对应表中对应的新信号名;
如果输入端口连接信号在信号对应表中不止一条对应数据:
则根据元件名的命名规则判断该元件是否是新增的三模备份元件,如果是新增的三模备份元件,则将备份元件的输入端口连接信号替换成信号对应表中相对应的新信号名;
如果不是新增的三模备份元件,则判断信号对应表中,该输入端口连接信号在信号对应表中对应的新信号名是否包含有表决信号,如果有,则将该输入端口连接信号替换成表决信号,如果没有,则替换为按照三模命名规则生成的第一个新信号名。
本发明还提供了一种经三模冗余处理后的网表文件正确性验证装置,包括以下模块:
文件输入模块:用于获取综合后网表文件、三模配置文件以及三模后生成的三模后网表文件;
解析模块:用于解析综合后网表文件,得到综合后的各元件信息以及元件间的信号连接关系,解析三模后网表文件,得到三模冗余处理后的各元件信息表;
三模配置模式生成模块:用于根据三模配置文件得到各元件的三模配置模式;
类三模信息生成模块:用于根据各元件的三模配置模式和三模配置规则将综合后的各元件信息按照类似于三模冗余处理后的元件信息备份生成各元件类三模期望信息;
比对模块:用于将三模冗余处理后的FPGA各元件信息与类三模信息生成模块生成得到的各元件类三模期望信息进行比对,若一致,则三模冗余处理正确,若不一致,则三模冗余处理错误。
采用上述技术方案,本发明具有如下有益效果:
本发明提供的一种经三模冗余处理后的网表文件正确性验证方法及装置,根据三模配置文件提取出每个元件的三模配置属性,根据三模配置属性和三模配置规则对综合后的元件信息进行配置得到与三模冗余处理后类似的元件期望信息表,进而与三模冗余处理后的各元件信息进行比对,若一致,则表示三模冗余处理正确,若不一致,则表明三模冗余处理的结果不正确,此处可以将不正确的信息打印到一个结果文件中,用户可以通过结果文件查看比对的结果并追踪问题。有效提高FPGA中三模冗余技术处理方法的测试效率,测试人员只需输入处理前后的网表文件及三模配置文件即可得知处理结果是否正确,可用于批量数据测试中,可以降低对测试人员的技术要求,同时大大提高了测试效率,降低测试成本。
附图说明
图1为本发明***流程图;
图2为根据三模配置模式和三模配置规则生成类三模元件流程图;
图3为生成元件类三模期望信息示意图。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
图1至图3示出了本发明一种经三模冗余处理后的网表文件正确性验证方法的具体实施例,如图1所示,包括以下步骤:
步骤1:获取综合后网表文件、三模配置文件以及三模后生成的三模后网表文件。本实施例只需输入这三个文件,即三模处理前后的网表文件,根据三模配置文件中各元件的配置信息,即可对三模冗余处理后的网表文件进行验证,降低对测试人员的技术要求,同时大大提高了测试效率,降低测试成本。
步骤2:解析综合后网表文件,得到综合后的各元件信息以及元件间的信号连接关系,解析三模后网表文件,得到三模冗余处理后的各元件信息表;本实施例中,元件信息包括元件名、输入端口和输入端口连接信号、输出端口和输出端口连接信号、以及元件的配置属性。
步骤3:根据三模配置文件得到各元件的三模配置模式;
步骤4:根据各元件的三模配置模式和三模配置规则将综合后的各元件信息按照类似于三模冗余处理后的元件信息生成各元件类三模期望信息。如图2所示,本实施例中的三模配置规则为:
当元件的三模配置模式为Standard时,则对该元件信息进行三备份;
当元件的三模配置模式为Triplicated_Unvoted时,则对该元件信息进行三备份;
当元件的三模配置模式为Triple-Voted,则对该元件信息进行三备份;
当元件的三模配置模式为Double-Voted,则对该元件信息进行两备份;
当元件的三模配置模式为Don' t Touch,则该元件信息不进行任何处理,保持该元件原有信息;
当元件的三模配置模式为Converge时,则该元件信息不进行任何处理,保持该元件原有信息;
当元件为一个信号的起点元件,且该元件的三模配置模式为Standard,如果该信号的终点元件集中有终点元件的三模配置模式为Converge时,为该起点元件的每个输出端口连接信号新增一个表决元件;
当元件为一个信号的起点元件,且该元件的三模配置模式为Standard,如果该信号的终点元件集中有终点元件的三模配置模式为Triple-Voted或者Double-Voted,且起点元件连接到所述终点元件的信号是到终点元件的输入端口datain时,为该起点元件的每个输出端口连接信号新增一个表决元件。起点元件和终点元件的定义是:如果元件输出某个信号,就称这个元件是该信号的起点元件,该信号又连接向其他元件的输入端口,则这些元件称为该信号的终点元件。终点元件根据元件间的信号连接关系判断信号的走向得到。
根据三模配置规则及元件的三模配置模式对综合后的元件信息进行配置,从而使综合后的元件信息变成与三模冗余处理后的元件信息相类似,本实施例通过对综合后元件信息的处理,使得元件信息可以与三模冗余处理后的信息进行比较。
本实施例中,将步骤2中生成的综合后的各元件信息以及元件间的信号连接关系、三模冗余处理后的各元件信息以及各元件类三模期望信息分别存储在数据库中形成综合后元件信息表,综合后元件间信号连接关系表,三模后元件信息表和元件期望信息表。将这些信息存储在数据库中形成综合后元件信息表,综合后元件间信号连接关系表,三模后元件信息表和元件类三模期望信息表,从而便于查询及修改,当然也可以使用其他便于查询及修改的存储方式进行保存。
本实施例中,如图3所示,根据三模配置模式和三模配置规则将综合后的各元件信息按照类似于三模冗余处理后的元件信息生成各元件类三模期望信息的方法是:
遍历综合后元件信息表中各元件,
当元件的三模配置模式根据三模配置规则不需对元件信息做任何处理时,将该元件信息备份到元件类三模期望信息表中,保持原有信息不变;
当元件的三模配置模式根据三模配置规则需要进行备份时,将该元件信息根据备份数量备份到元件类三模期望信息表中,同时将该元件新备份的几个备份元件的名称根据三模冗余处理的命名规则进行命名,新备份的几个备份元件的输出端口连接信号的名称根据三模冗余处理的命名规则进行命名,其他信息同原元件信息;
当元件的三模配置模式根据三模配置规则需要新增表决元件时,根据该元件输出端口连接信号数量在元件类三模期望信息表中创建对应数量的表决元件,表决元件的名称根据三模冗余处理的命名规则进行命名,表决元件的输入端口连接信号分别连接元件三备份后的三个备份元件的输出端口连接信号,表决元件的输出端口为逻辑输出端口,表决元件的属性及属性值为预先设置的固定值。
本实施例中,由于根据三模配置模式和三模配置规则将综合后的各元件信息生成类似于三模冗余处理后的元件信息时,在生成过程中,根据元件备份数量,修改了备份元件名以及备份元件的输出端口连接信号,为了使类三模处理后的输入端口连接信号与综合后元件信息表中的输入端口连接信号进行对应,还需要根据元件类三模前后的输出端口连接信号来更新元件类三模期望信息表中的输入端口连接信号。为了快速更新元件类三模期望信息表中的输入端口连接信号,新增了信号对应表,将综合后元件信息表中各元件的输出端口连接信号与根据三模配置规则对元件进行类三模处理时各元件的输出端口连接端口信号进行对应。
如图3所示,遍历综合后元件信息表中的元件,根据元件三模配置模式和三模配置规则,当元件需要进行三模备份时,将元件进行三模备份,同时将三模备份元件的元件名以及输出端口连接信号名根据三模冗余处理命名规则进行命名,本实施例中,如新的三模备份元件的元件名为原元件名_tmr0,原元件名_tmr1,原元件名_tmr2,新的三模备份元件的输出端口连接信号名改为:原信号名_tmr0, 原信号名_tmr1, 原信号名_tmr2;根据三模配置规则,如果当元件为一个信号起点元件,且该元件的三模配置模式为Standard,如果该信号的终点元件集中有终点元件的三模配置模式为Converge时,为该起点元件的每个输出端口连接信号新增一个表决元件;如果当元件为一个信号的起点元件,且该元件的三模配置模式为Standard,如果该信号的终点元件集中有终点元件的三模配置模式为Triple-Voted或者Double-Voted,且起点元件连接到所述终点元件的信号是到终点元件的输入端口datain时,为该起点元件的每个输出端口连接信号新增一个表决元件。对于新增的表决元件,根据三模冗余处理命名规则进行命名,如新增的表决元件名为原元件名_voted,为该新增的表决元件新增三个输入端口,分别接该元件三个备份元件的输出端口连接信号:原信号名_tmr0, 原信号名_tmr1, 原信号名_tmr2,表决元件新增一个输出端口,接voted信号,表决元件的配置属性和属性值为根据三模冗余处理规则设定为预先设置的固定值,能保证表决元件输出的信号为三个三模信号中有两个是一致的情况。同时信号对应表中新增数据,每个输出端口连接信号新增一条数据记录,新记录的原信号名为原输出端口连接信号,新记录的新信号名为原信号名_voted。
本实施例中,在根据元件的三模配置模式和三模配置规则得到元件类三模期望信息表以后,还需要更新该表中每个元件的输入端口连接信号。更新方法是:
如果元件类三模期望信息表中元件的输入端口连接信号在信号对应表中只有一条对应数据,则将该输入端口连接信号替换成信号对应表中对应的新信号名;
如果输入端口连接信号在信号对应表中不止一条对应数据:
则根据元件名的命名规则判断该元件是否是新增的三模备份元件,如果是新增的三模备份元件,则将备份元件的输入端口连接信号替换成信号对应表中相对应的新信号名;
如果不是新增的三模备份元件,则判断信号对应表中,该输入端口连接信号在信号对应表中对应的新信号名是否包含有表决信号,如果有,则将该输入端口连接信号替换成表决信号,如果没有,则替换为按照三模命名规则生成的第一个新信号名。
步骤5:将三模冗余处理后的FPGA各元件信息与元件类三模期望信息进行比对,若一致,则三模冗余处理正确,若不一致,则三模冗余处理错误。可以将不正确的信息打印到一个结果文件中,用户可以通过结果文件查看比对的结果并追踪问题。
本发明还提供了一种经三模冗余处理后的网表文件正确性验证装置,包括以下模块:
文件输入模块:用于获取综合后网表文件、三模配置文件以及三模后生成的三模后网表文件;
解析模块:用于解析综合后网表文件,得到综合后的各元件信息以及元件间的信号连接关系,解析三模后网表文件,得到三模冗余处理后的各元件信息表;
三模配置模式生成模块:用于根据三模配置文件得到各元件的三模配置模式;
类三模信息生成模块:用于根据各元件的三模配置模式和三模配置规则将综合后的各元件信息按照类似于三模冗余处理后的元件信息备份生成各元件类三模期望信息;
比对模块:用于将三模冗余处理后的FPGA各元件信息与类三模信息生成模块生成得到的各元件类三模期望信息进行比对,若一致,则三模冗余处理正确,若不一致,则三模冗余处理错误。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (10)
1.一种经三模冗余处理后的网表文件正确性验证方法,其特征在于,包括以下步骤:
步骤1:获取综合后网表文件、三模配置文件以及三模后生成的三模后网表文件;
步骤2:解析综合后网表文件,得到综合后的各元件信息以及元件间的信号连接关系,解析三模后网表文件,得到三模冗余处理后的各元件信息表;
步骤3:根据三模配置文件得到各元件的三模配置模式;
步骤4:根据各元件的三模配置模式和三模配置规则将综合后的各元件信息按照三模冗余处理后的各元件信息表中的元件信息生成各元件类三模期望信息;
步骤5:将三模冗余处理后的FPGA各元件信息与所述各元件类三模期望信息进行比对,若一致,则三模冗余处理正确,若不一致,则三模冗余处理错误。
2.根据权利要求1的验证方法,其特征在于,元件信息包括元件名、输入端口和输入端口连接信号、输出端口和输出端口连接信号、以及元件的配置属性。
3.根据权利要求2的验证方法,其特征在于,三模配置规则为:
当元件的三模配置模式为Standard时,则对该元件信息进行三备份;
当元件的三模配置模式为Triplicated_Unvoted时,则对该元件信息进行三备份;
当元件的三模配置模式为Triple-Voted,则对该元件信息进行三备份;
当元件的三模配置模式为Double-Voted,则对该元件信息进行两备份;
当元件的三模配置模式为Don' t Touch,则该元件信息不进行任何处理,保持该元件原有信息;
当元件的三模配置模式为Converge时,则该元件信息不进行任何处理,保持该元件原有信息;
当元件为一个信号的起点元件,且该元件的三模配置模式为Standard,如果该信号的终点元件集中有终点元件的三模配置模式为Converge时,为该起点元件的每个输出端口连接信号新增一个表决元件;
当元件为一个信号的起点元件,且该元件的三模配置模式为Standard,如果该信号的终点元件集中有终点元件的三模配置模式为Triple-Voted或者Double-Voted,且起点元件连接到所述终点元件的信号是到所述终点元件的输入端口datain时,为该起点元件的每个输出端口连接信号新增一个表决元件。
4.根据权利要求3的验证方法,其特征在于,所述终点元件根据元件间的信号连接关系判断信号的走向得到。
5.根据权利要求2的验证方法,其特征在于,将步骤2中生成的综合后的各元件信息以及元件间的信号连接关系、三模冗余处理后的各元件信息以及各元件类三模期望信息分别存储在数据库中形成综合后元件信息表,综合后元件间信号连接关系表,三模后元件信息表和元件类三模期望信息表。
6.根据权利要求5的验证方法,其特征在于,根据三模配置模式和三模配置规则将综合后的各元件信息按照三模冗余处理后的各元件信息表中的元件信息生成各元件类三模期望信息的方法是:
遍历综合后元件信息表中各元件,
当元件的三模配置模式根据三模配置规则不需对元件信息做任何处理时,将该元件信息备份到元件类三模期望信息表中,保持原有信息不变;
当元件的三模配置模式根据三模配置规则需要进行备份时,将该元件信息根据备份数量备份到元件类三模期望信息表中,同时将该元件新备份的几个备份元件的名称根据三模冗余处理的命名规则进行命名,新备份的几个备份元件的输出端口连接信号的名称根据三模冗余处理的命名规则进行命名,其他信息同原元件信息;
当元件的三模配置模式根据三模配置规则需要新增表决元件时,根据该元件输出端口连接信号数量在元件类三模期望信息表中创建对应数量的表决元件,表决元件的名称根据三模冗余处理的命名规则进行命名,表决元件的输入端口连接信号分别连接元件三备份后的三个备份元件的输出端口连接信号,表决元件的输出端口为逻辑输出端口,表决元件的属性及属性值为预先设置的固定值。
7.根据权利要求6的验证方法,其特征在于,新增一个信号对应表,将综合后元件信息表中各元件的输出端口连接信号与根据三模配置规则生成的元件类三模期望信息表中各元件的输出端口连接信号进行对应。
8.根据权利要求7的验证方法,其特征在于,根据信号对应表,更新元件类三模信息表中各元件的输入端口连接信号。
9.根据权利要求8的验证方法,其特征在于,更新元件类三模信息表中各元件的输入端口连接信号的方法是:
如果元件类三模期望信息表中元件的输入端口连接信号在信号对应表中只有一条对应数据,则将该输入端口连接信号替换成信号对应表中对应的新信号名;
如果输入端口连接信号在信号对应表中不止一条对应数据:
则根据元件名的命名规则判断该元件是否是新增的三模备份元件,如果是新增的三模备份元件,则将备份元件的输入端口连接信号替换成信号对应表中相对应的新信号名;
如果不是新增的三模备份元件,则判断信号对应表中,该输入端口连接信号在信号对应表中对应的新信号名是否包含有表决信号,如果有,则将该输入端口连接信号替换成表决信号,如果没有,则替换为按照三模命名规则生成的第一个新信号名。
10.一种经三模冗余处理后的网表文件正确性验证装置,其特征在于,包括以下模块:
文件输入模块:用于获取综合后网表文件、三模配置文件以及三模后生成的三模后网表文件;
解析模块:用于解析综合后网表文件,得到综合后的各元件信息以及元件间的信号连接关系,解析三模后网表文件,得到三模冗余处理后的各元件信息表;
三模配置模式生成模块:用于根据三模配置文件得到各元件的三模配置模式;
类三模信息生成模块:用于根据各元件的三模配置模式和三模配置规则将综合后的各元件信息按照三模冗余处理后的各元件信息表中的元件信息备份生成各元件类三模期望信息;
比对模块:用于将三模冗余处理后的FPGA各元件信息与类三模信息生成模块生成得到的各元件类三模期望信息进行比对,若一致,则三模冗余处理正确,若不一致,则三模冗余处理错误。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111575828.6A CN113962176B (zh) | 2021-12-22 | 2021-12-22 | 经三模冗余处理后的网表文件正确性验证方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111575828.6A CN113962176B (zh) | 2021-12-22 | 2021-12-22 | 经三模冗余处理后的网表文件正确性验证方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113962176A CN113962176A (zh) | 2022-01-21 |
CN113962176B true CN113962176B (zh) | 2022-03-01 |
Family
ID=79473644
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111575828.6A Active CN113962176B (zh) | 2021-12-22 | 2021-12-22 | 经三模冗余处理后的网表文件正确性验证方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113962176B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102598001A (zh) * | 2009-10-16 | 2012-07-18 | 国际商业机器公司 | 用于分析具有瞬时逻辑的逻辑设计的技术 |
CN113343613A (zh) * | 2020-02-18 | 2021-09-03 | 美商新思科技有限公司 | 考虑被不利影响的约束的工程变更命令 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7036059B1 (en) * | 2001-02-14 | 2006-04-25 | Xilinx, Inc. | Techniques for mitigating, detecting and correcting single event upset effects in systems using SRAM-based field programmable gate arrays |
US20150045936A1 (en) * | 2013-08-08 | 2015-02-12 | General Electric Company | System and method for modular controller assembly supporting redundant configurations |
CN103530207A (zh) * | 2013-09-24 | 2014-01-22 | 北京京航计算通讯研究所 | 一种三模冗余措施的验证方法 |
CN105956302B (zh) * | 2016-05-10 | 2019-07-12 | 北京控制工程研究所 | 一种可配置的抗辐射芯片前端网表自动生成方法 |
CN106445748B (zh) * | 2016-09-27 | 2019-01-04 | 中国科学院空间应用工程与技术中心 | 一种三模冗余验证方法 |
CN111400169B (zh) * | 2020-02-25 | 2023-04-18 | 中科亿海微电子科技(苏州)有限公司 | 一种自动化生成用于测试软硬件的网表文件的方法及*** |
-
2021
- 2021-12-22 CN CN202111575828.6A patent/CN113962176B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102598001A (zh) * | 2009-10-16 | 2012-07-18 | 国际商业机器公司 | 用于分析具有瞬时逻辑的逻辑设计的技术 |
CN113343613A (zh) * | 2020-02-18 | 2021-09-03 | 美商新思科技有限公司 | 考虑被不利影响的约束的工程变更命令 |
Also Published As
Publication number | Publication date |
---|---|
CN113962176A (zh) | 2022-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110941546A (zh) | Web页面用例的自动化测试方法、装置、设备及存储介质 | |
CN106446412A (zh) | 一种航空电子***基于模型的测试方法 | |
Huang et al. | Errortracer: Design error diagnosis based on fault simulation techniques | |
CN111274056B (zh) | 智能电能表故障库的自学习方法与装置 | |
CN111459809A (zh) | 一种基于快速需求版本迭代的软件测试方法 | |
CN117370217B (zh) | 一种基于python的接口测试结果自动生成方法 | |
CN113962176B (zh) | 经三模冗余处理后的网表文件正确性验证方法及装置 | |
CN113536718A (zh) | 一种门级仿真网表文件正确性的验证方法及装置 | |
Huang et al. | Fault-simulation based design error diagnosis for sequential circuits | |
CN117093475A (zh) | 测试数据生成方法、***、服务器及计算机可读存储介质 | |
CN114936150A (zh) | 大数据数据流同步及监控测试方法、装置及存储介质 | |
CN114065686A (zh) | 参数化单元电路建立方法、标准单元电路替换方法及装置 | |
CN112256554B (zh) | 一种基于场景测试用例进行测试的方法及设备 | |
CN114661531A (zh) | 一种针对fpga的细粒度自修复电路和方法 | |
CN108363567B (zh) | 一种基于数据库的验证平台激励器自动化生成方法 | |
CN109374038B (zh) | 一种基于应用样机的核安全级仪控产品的变更测试方法 | |
CN113176995A (zh) | 基于测试场景的接口测试方法、装置、设备及介质 | |
US10268786B2 (en) | System and method for capturing transaction specific stage-wise log data | |
CN112542200B (zh) | 非易失型闪存上电参数检查方法、装置、存储介质和终端 | |
Yasko et al. | FMEDA and FIT-based safety assessment of NPP I&C systems considering expert uncertainty | |
Schneider et al. | Formal verification of abstract system and protocol specifications | |
Stroud | Yield modeling for majority voting based defect-tolerant VLSI circuits | |
CN112579439A (zh) | 一种基于显示控制***的形式化验证方法 | |
CN110162438A (zh) | 仿真调试装置和仿真调试方法 | |
CN118051418A (zh) | 回归测试方法及装置、电子设备、存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |