CN113921509B - 显示面板、显示装置及显示面板的制备方法 - Google Patents
显示面板、显示装置及显示面板的制备方法 Download PDFInfo
- Publication number
- CN113921509B CN113921509B CN202111122896.7A CN202111122896A CN113921509B CN 113921509 B CN113921509 B CN 113921509B CN 202111122896 A CN202111122896 A CN 202111122896A CN 113921509 B CN113921509 B CN 113921509B
- Authority
- CN
- China
- Prior art keywords
- electrode
- layer
- substrate
- display panel
- emitting unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 81
- 238000002844 melting Methods 0.000 claims abstract description 35
- 230000008018 melting Effects 0.000 claims abstract description 35
- 239000000463 material Substances 0.000 claims abstract description 30
- 239000007772 electrode material Substances 0.000 claims abstract description 3
- 239000010410 layer Substances 0.000 claims description 175
- 239000004020 conductor Substances 0.000 claims description 40
- 239000012044 organic layer Substances 0.000 claims description 24
- 238000004519 manufacturing process Methods 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 17
- 238000000059 patterning Methods 0.000 claims description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 229910052738 indium Inorganic materials 0.000 claims description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 2
- 230000008569 process Effects 0.000 description 5
- 230000005484 gravity Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 238000001816 cooling Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 238000010309 melting process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
- G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Theoretical Computer Science (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本申请实施例提供一种显示面板、显示装置及显示面板的制备方法，显示面板包括：基板；电极组，设置于基板，电极组包括沿第一方向间隔分布的第一电极和第二电极，第一电极和第二电极之间形成限位空间；导电层，覆盖第一电极和第二电极中至少一者的至少部分外表面，导电层材料的熔点低于第一电极和第二电极材料的熔点；发光单元，设置于基板并限位于限位空间，发光单元电连接于第一电极和第二电极。本申请通过在第一电极和/或第二电极的外表面设置熔点较低的导电层，能够提高发光单元与电极组的对位精度，提高显示面板的良率。
Description
技术领域
本申请涉及显示设备技术领域，尤其涉及一种显示面板、显示装置及显示面板的制备方法。
背景技术
随着显示技术的不断发展，人们对显示装置的使用寿命及显示效果的要求越来越高。微发光二极管(Micro Light Emitting Diode Display，Micro LED)显示器的发光器件由无机材料构成，相比于有机发光二极管(Organic Light-Emitting Diode；OLED)显示器具有亮度高、寿命长等优点。因此，Micro LED显示器正逐渐成为当前显示装置的主流显示器。
Micro LED显示器是通过在蓝宝石或者硅基板或其它基板上形成的Micro LED器件，然后通过转移的方法将Micro LED器件转移至薄膜晶体管(Thin Film Transistor，TFT)阵列基板上，使得TFT阵列基板能够驱动Micro LED器件发光。TFT阵列基板上设置有一组电极，Micro LED发光单元与一组电极连接以实现发光。Micro LED发光单元与电极组的准确对位严重影响Micro LED显示面板的良率，因此亟需提高Micro LE发光单元与电极组的对位精度。
发明内容
本申请实施例提供一种显示面板、显示装置及显示面板的制备方法，旨在提高发光单元与电极的对位精度。
本申请第一方面的实施例提供了一种显示面板，包括：基板；电极组，设置于基板，电极组包括沿第一方向间隔分布的第一电极和第二电极，第一电极和第二电极之间形成限位空间；导电层，覆盖第一电极和第二电极中至少一者的至少部分外表面，导电层材料的熔点低于第一电极和第二电极材料的熔点；发光单元，设置于基板并限位于限位空间，发光单元电连接于第一电极和第二电极。
本申请第二方面的实施例还提供了一种显示装置，包括上述任一第一方面实施方式提供的显示面板。
本发明第三方面的实施例还提供了一种显示面板的制备方法，包括：
在基板上制备电极组，电极组包括沿第一方向间隔分布的第一电极和第二电极，第一电极和第二电极之间形成限位空间；
在带有电极组的基板上形成低熔点材料层、并对低熔点材料层进行图案化处理，形成覆盖第一电极和/或第二电极外表面的导电材料层；
将发光单元设置于电极组和导电材料层背离基板的一侧；
熔化导电材料层令发光单元落入限位空间并与第一电极和第二电极电连接，熔化后的导电材料层形成覆盖至少部分第一电极和第二电极外表面的导电层。
在本申请提供的显示面板中，显示面板包括基板、电极组、导电层和发光单元。发光单元位于限位空间并电连接电极组的第一电极和第二电极，通过第一电极和第二电极可以驱动发光单元发光。第一电极和第二电极中至少一者的外部覆盖有导电层，且导电层的熔点低于第一电极和第二电极的熔点，在显示面板的制备过程中，可以利用导电层覆盖第一电极和/或第二电极。然后将发光单元对应于限位空间设置，通过熔化导电层使得第一电极和第二电极之间的间距增大，令发光单元能够准确落入第一电极和第二电极之间，提高发光单元与电极组的对位精度。此外，导电层能够导电，导电层不会影响发光单元与第一电极和/或第二电极之间的电连接。因此本申请通过在第一电极和/或第二电极的外表面设置熔点较低的导电层，能够提高发光单元与电极组的对位精度，提高显示面板的良率。
附图说明
通过阅读以下参照附图对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显，其中，相同或相似的附图标记表示相同或相似的特征。
图1是相关技术中提供的一种显示面板的结构示意图；
图2是本申请实施例提供的一种显示面板的俯视结构示意图；
图3是图2中A-A处的剖视图；
图4是本申请另一实施例中图2中A-A处的剖视图；
图5是本申请又一实施例中图2中A-A处的剖视图；
图6是本申请还一实施例中图2中A-A处的剖视图；
图7是本申请实施例提供的一种显示面板的制备方法流程示意图；
图8至图11是本申请实施例提供的一种显示面板的制备方法的过程示意图；
图12至图17是本申请另一实施例提供的一种显示面板的制备方法的过程示意图。
附图标记说明：
10、基板；
20、电极组；21、第一电极；211、第一表面；22、第二电极；221、第二表面；23、限位空间；
30、导电层；31、导电材料层；
40、发光单元；41、第一接触电极；42、第二接触电极；43、发光结构；
50、有机层；
60、反射层。
具体实施方式
下面将详细描述本申请的各个方面的特征和示例性实施例。在下面的详细描述中，提出了许多具体细节，以便提供对本申请的全面理解。但是，对于本领域技术人员来说很明显的是，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请的更好的理解。在附图和下面的描述中，至少部分的公知结构和技术没有被示出，以便避免对本申请造成不必要的模糊；并且，为了清晰，可能夸大了部分结构的尺寸。此外，下文中所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。
在本申请的描述中，需要说明的是，除非另有说明，“多个”的含义是两个以上；术语“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。
下述描述中出现的方位词均为图中示出的方向，并不是对本申请的实施例的具体结构进行限定。在本申请的描述中，还需要说明的是，除非另有明确的规定和限定，术语“安装”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以间接相连。对于本领域的普通技术人员而言，可视具体情况理解上述术语在本申请中的具体含义。
如图1所示，图1为相关技术提供的一种显示面板的结构示意图，显示面板包括TFT阵列基板10’、设置于TFT阵列基板10’表面的电极组20’及发光单元40’，发光单元40’与电极组20’连接以实现发光。
发明人发现，在相关技术中，TFT阵列基板10’上的电极通常为面电极，发光单元40’设置于电极组20’背离TFT阵列基板10’的一侧并与电极相20’互电连接。由于电极为面电极，TFT阵列基板10’上没有结构令发光单元40’与电极组20’对准，不能保证电极组20’与发光单元40’的对准精度，极易造成发光单元40’与电极组20’接触不良，从而影响显示面板的良率。
为了解决上述技术问题，提出本申请。为了更好地理解本申请，下面结合图2至图13对本申请实施例的显示面板、显示装置及显示面板的制备方法进行详细描述。
请参阅图2，图2是本申请实施例提供的一种显示面板100的俯视图，图3是图2中A-A处的剖视图。
如图2和图3所示，本申请实施例提供的显示面板100包括：基板10；电极组20，设置于基板10，电极组20包括沿第一方向X间隔分布的第一电极21和第二电极22，第一电极21和第二电极22之间形成限位空间23；导电层30，覆盖第一电极21和第二电极22中至少一者的至少部分外表面，导电层30材料的熔点低于第一电极21和第二电极22材料的熔点；发光单元40，设置于基板10并限位于限位空间23，发光单元40电连接于第一电极21和第二电极22。
在本申请提供的显示面板100中，显示面板100包括基板10、电极组20、导电层30和发光单元40。首先，第一电极21和第二电极22之间形成了限位空间23，发光单元40限位于限位空间23内，通过第一电极21和第二电极22向发光单元40提供限位能够提高第一电极21和第二电极22与发光单元40之间的对位精度。然后，第一电极21和第二电极22中至少一者的外部覆盖有导电层30，且导电层30的熔点低于第一电极21和第二电极22的熔点。在显示面板100的制备过程中，可以利用导电层30覆盖第一电极21和/或第二电极22，再将发光单元40对应设置于限位空间23背离基板10的一侧，接着通过高温处理，令第一电极21和第二电极22不会熔化，导电层30熔化导致第一电极21和第二电极22之间的间距增大，令发光单元40能够准确落入第一电极21和第二电极22之间，提高发光单元40与电极组20的对位精度。此外，导电层30能够导电，导电层30不会影响发光单元40与第一电极21和/或第二电极22之间的电连接。因此本申请通过在第一电极21和/或第二电极22的外表面设置熔点较低的导电层30，能够提高发光单元40与电极组20的对位精度，提高显示面板100的良率。
可选的，第一电极21和第二电极22中的一者为正电极，另一者为负电极。可选的，第一电极21和第二电极22中的至少一者上设置有导电层30，通过导电层30的熔化令发光单元40能准确落入限位空间23即可。本申请实施例以第一电极21和第二电极22的外表面均对应设置有导电层30为例进行举例说明。
可选的，基板10可以为驱动基板10，基板10包括驱动电路，驱动电路与第一电极21和第二电极22电连接并用于通过第一电极21和第二电极22驱动发光单元40发光。驱动电路可以包括薄膜晶体管，薄膜晶体管包括源漏电极、栅极和半导体层。
可选的，发光单元40包括第一接触电极41、第二接触电极42和位于第一接触电极41和第二接触电极42之间的发光结构43，发光结构43的一端通过第一接触电极41与第一电极21电连接，发光结构43的另一端通过第二接触电极42与第二电极22电连接。
请一并参阅图3和图4，图4是本申请另一实施例中图2中A-A处的剖视图。
如图3和图4所示，在一些可选的实施例中，第一电极21包括不与基板10接触的第一表面211，第二电极22包括不与基板10接触的第二表面221。可选的，导电层30完全覆盖第一表面211和/或第二表面221；或者，导电层30覆盖第一表面211和/或第二表面221上靠近基板10的一部分。
例如，当第一电极21和第二电极22上均对应设置有导电层30时，导电层30完全覆盖第一表面211和第二表面221。在显示面板100的制备过程中，通过熔化导电层30使得导电层30变形，第一电极21和第二电极22之间的间距增大，令发光单元40能够落入限位空间23并与第一电极21和第二电极22相互电连接。如图3所示，熔化后的导电层30还能够完全覆盖第一表面211和第二表面221。
在另一些实施例中，例如，当第一电极21和第二电极22上均对应设置有导电层30时，如图4所示，导电层30覆盖第一表面211和第二表面221上靠近基板10的一部分。
在这些可选的实施例中，在显示面板100的制备过程中，在导电层30熔化之前导电层30可能完全覆盖第一表面211和第二表面221，使得第一电极21和第二电极22之间的间距较小。导电层30熔化以后，使得位于第一电极21和第二电极22远离基板10一侧的导电层30变形并在重力的作用下朝向基板10流动，导电层30覆盖第一表面211和第二表面221上靠近基板10的一部分，第一电极21和第二电极22之间的间距增大，发光单元40落入限位空间23并与第一电极21和第二电极22相互电连接。或者，在显示面板100的制备过程中，由于第一电极21和第二电极22背离基板10的表面由于不会对第一电极21和第二电极22之间的间距产生影响，因此在导电层30熔化之前，导电层30不会设置于第一电极21和第二电极22背离基板10的表面。在导电层30熔化时，变形的导电层30在重力的作用下朝向基板10流动，导电层30覆盖第一表面211和第二表面221上靠近基板10的一部分，第一电极21和第二电极22之间的间距增大，发光单元40落入限位空间23并与第一电极21和第二电极22相互电连接。
请参阅图5，图5是本申请又一实施例中图2中A-A处的剖视图。
在一些可选的实施例中，如图5所示，第一电极21和第二电极22之间设置有有机层50，有机层50设置于基板10，发光单元40设置于有机层50背离基板10的一侧。
在这些可选的实施例中，在第一电极21和第二电极22之间设置有机层50，通过调整多个限位空间23内有机层50的厚度，可以保证多个有机层50背离基板10的表面处于同一水平面，进而保证落在有机层50上的多个发光单元40位于同一水平面，提高多个发光单元40的平整性，进而提升显示面板100整体的平整性，进一步提高显示面板100的良率。
可选的，有机层50和发光单元40在垂直于基板10表面的方向Z上的总厚度小于或等于第一电极21和第二电极22在垂直于基板10表面的方向上的厚度，使得发光单元40不会沿背离基板10的方向凸出于第一电极21和第二电极22，改善发光单元40被剐蹭的风险，进一步提高显示面板100的良率。
可选的，当第一电极21和第二电极22之间设置有有机层50时，导电层30覆盖有机层50的至少部分背离基板10的表面。即有机层50包括背离基板10的上表面，导电层30覆盖至少部分上表面。在显示面板100的制备过程中，导电层30熔化时，变形的导电层30在重力的作用下会流向有机层50，进而覆盖有机层50的部分上表面。
导电层30、第一电极21和第二电极22的材料设置方式有多种，只要导电层30的熔点低于第一电极21和第二电极22的熔点，使得对导电层30进行高温处理，导电层30熔化变形，而第一电极21和第二电极22不会熔化变形。例如，导电层30的材料包括铟、锡中的至少一者。第一电极21和/或第二电极22的材料包括金、锡中的至少一者。
请参阅图6，图6是本申请还一实施例中图2中A-A处的剖视图。
在一些可选的实施例中，第一电极21和/或第二电极22的外表面覆盖有反射层60，导电层30覆盖至少部分反射层60的外表面。可选的，第一电极21和第二电极22中至少一者的外表面设置有反射层60，当第一电极21和/或第二电极22的外表面设置有反射层60和导电层30时，导电层30覆盖至少部分反射层60的外表面。本申请以第一电极21和第二电极22外均覆盖有反射层60和导电层30为例进行举例说明。
在这些可选的实施例中，在显示面板100的制备过程中，可以先制备第一电极21和第二电极22，然后在第一电极21的第一表面211和第二电极22的第二表面221制备反射层60，接着在反射层60的外表面制备导电层30。那么在导电层30熔化的过程中，至少部分反射层60可以由导电层30露出，反射层60能够反射发光单元40反射的光线，进而提升显示面板100的出光效率。
可选的，图6所示的导电层30的尺寸与图3、图4、图5所示的实施例不同，只要导电层30能够覆盖部分基板10表面即可。
反射层60的材料设置方式有多种，反射层60的材料例如可以为镁、银等具有反射功能的金属材料。
可选的，反射层60的涂覆厚度例如为3μm～9μm。
在一些可选的实施例中，为了使得第一电极21和第二电极22能够向位于其之间的发光单元40提供更好的限位，第一电极21和第二电极22在垂直于基板10表面的方向上的厚度大于发光单元40的厚度。在这些可选的实施例中，第一电极21和第二电极22不仅能够向发光单元40提供限位，且能够向发光单元40提供保护，使得发光单元40不会凸出于第一电极21和第二电极22而面临被剐蹭的风险，进一步提升显示面板100的良率。
可选的，第一电极21和第二电极22在第一方向X上的间距与发光单元40在第一方向X上的延伸长度之差为00.5μm～2μm。在这些可选的实施例中，当第一电极21和第二电极22在第一方向X上的间距与发光单元40在第一方向X上的延伸长度之差在上述范围之内时，既能避免第一电极21和第二电极22在第一方向X上的间距与发光单元40在第一方向X上的延伸长度之差过大，影响发光单元40与第一电极21和第二电极22的电连接；还能够避免第一电极21和第二电极22在第一方向X上的间距与发光单元40在第一方向X上的延伸长度之差过小，导致发光单元40难以落入限位空间23。
本申请第二方面的实施例还提供一种显示装置，包括上述任一第一方面实施例的显示面板100。由于本申请第二方面实施例提供的显示装置包括上述第一方面任一实施例的显示面板100，因此本申请第二方面实施例提供的显示装置具有上述第一方面任一实施例的显示面板100具有的有益效果，在此不再赘述。
本申请实施例中的显示装置包括但不限于手机、个人数字助理(PersonalDigital Assistant，简称：PDA)、平板电脑、电子书、电视机、门禁、智能固定电话、控制台等具有显示功能的设备。
请参阅图7至图11，图7是本申请第三方面实施例提供的一种显示面板100的制备方法流程示意图。图8至图11是本申请实施例提供的一种显示面板100的制备过程图。该显示面板100可以为图2至图6任一第一方面实施例提供的显示面板100。
如图7所示，本申请实施例提供的显示面板100的制备方法包括：
步骤S01：如图8所示，在基板10上制备电极组20，电极组20包括沿第一方向X间隔分布的第一电极21和第二电极22，第一电极21和第二电极22之间形成限位空间23。
步骤S02：如图9所示，在带有电极组20的基板10上形成低熔点材料层、并对低熔点材料层进行图案化处理，形成覆盖第一电极21和/或第二电极22外表面的导电材料层31。
本申请以形成覆盖第一电极21和第二电极22外表面的导电材料层31为例进行举例说明。第一电极21的外表面为第一电极21上不与基板10接触的第一表面211，第二电极22的外表面为第二电极22上不与基板10接触的第二表面221。
步骤S03：如图10所示，将发光单元40设置于电极组20和导电材料层31背离基板10的一侧。
步骤S04：如图11所示，熔化导电材料层31令发光单元40落入限位空间23并与第一电极21和第二电极22电连接，熔化后的导电材料层31形成覆盖至少部分第一电极21和第二电极22外表面的导电层30。
在本申请实施例提供的显示面板100的制备方法中，首先通过步骤S01在基板10上制备第一电极21和第二电极22，通过第一电极21和第二电极22之间形成的限位空间23向发光单元40提供限位。然后通过步骤S02在第一表面211和第二表面221形成熔点较低的导电材料层31，使得限位空间23的尺寸减小，第一电极21和第二电极22之间的间距减小。在步骤S03中，由于第一电极21和第二电极22之间的间距较小，因此发光单元40位于电极组20背离导电材料层31背离基板10的一侧，而不会落入第一电极21和第二电极22之间。最后在步骤S04中，熔化导电材料层31，导电材料层31变形并在重力的作用下朝向基板10表面流动，使得部分第一电极21和第二电极22之间的间距减小，发光单元40能够准确落入第一电极21和第二电极22之间，熔化后的导电材料层31形成的导电层30不会影响发光单元40与第一电极21和第二电极22的相互电连接。
可选的，在步骤S04中熔化导电材料层31时，使得导电材料层31熔化呈液体，但是第一电极21和第二电极22不会熔化。
可选的，在步骤S02中，在第一电极21的第一表面211和/或第二电极22的第二表面221设置导电材料层31后，使得第一电极21和第二电极22之间的间距减小，且第一电极21和第二电极22之间的间距小于发光单元40的延伸长度。因此导电材料层31熔化之前发光单元40不会落入第一电极21和第二电极22之间，以免导电材料层31熔化前发光单元40落入第一电极21和第二电极22之间，导电材料层31熔化后，发光单元40与第一电极21和第二电极22之间的间隙较大而影响发光单元40与第一电极21和第二电极22的相互电连接。
在一些可选的实施例中，在步骤S02之前还包括：在带有电极组20的基板10上形成反射材料层，对反射材料层进行图案化处理形成位于第一电极21和/或第二电极22上的反射层60。在步骤S02中：在带有电极组20和反射层60的基板10上形成低熔点材料层。可选的，本申请以第一电极21的第一表面211和第二电极22的第二表面221上均设置有反射层60和导电材料层31进行举例说明。
在这些可选的实施例中，在设置导电材料层31之前，还在第一电极21的第一表面211和第二电极22的第二表面221上形成反射层60。那么在步骤S04中，当导电材料层31熔化时，可以令部分反射层60由导电层30露出，反射层60能够反射发光单元40发出的光，能够提高显示面板100的发光效率。
可选的，在步骤S04中，熔化所述导电材料层31还令至少部分反射层60露出。使得反射层60能够反射发光单元40发出的光。
在一些可选的实施例中，步骤S02之前还包括：在限位空间23内制备有机层50。如上所述，通过设置有机层50能够提高多个发光单元40的平整性，进而提升显示面板100整体的平整性。
可选的，在步骤S04之后还包括冷却处理，使得熔化的导电层30恢复固体形态。
本申请以图6所示的显示面板100为例，并结合图12至图17举例说明本申请实施例提供的显示面板100的制备方法。
步骤一：如图12所示，在基板10上制备电极组20，电极组20包括沿第一方向X间隔分布的第一电极21和第二电极22，第一电极21和第二电极22之间形成限位空间23。
可选的，通过步骤一制备形成的第一电极21和第二电极22的厚度大于发光单元40的厚度，第一电极21和第二电极22在第一方向X上的间距与发光单元40在第一方向X上的延伸长度之差为00.5μm～2μm。
步骤二：如图13所示，在第一电极21的第一表面211和第二电极22的表面制备反射层60。
可选的，第一电极21上的反射层60完全覆盖第一表面211，第二电极22上的反射层60完全覆盖第二表面221。
步骤三：如图14所示，在限位空间23形成有机层50。
可选的，在步骤三中令多个限位空间23内的有机层50在误差范围内处于同一水平面。
可选的，步骤三可以在步骤二之前进行，即在限位空间23内形成有机层50后再形成覆盖第一电极21和第二电极22的反射层60。
步骤四：如图15所示，在带有电极组20和反射层60的基板10上形成低熔点材料层、并对低熔点材料层进行图案化处理，形成覆盖第一电极21上的反射层60和第二电极22上反射层60的导电材料层31。
可选的，第一电极21上的导电材料层31完全覆盖反射层60背离第一电极21的外表面。第二电极22上的导电材料层31完全覆盖反射层60背离第二电极22的外表面。
可选的，第一电极21上的导电材料层31和第二电极22上的导电材料层31之间的最小间距小于发光单元40的延伸长度。
步骤五：如图16所示，将发光单元40设置于电极组20和导电材料层31背离基板10的一侧。此时发光单元40在第一电极21和第二电极22上悬空设置并未落入限位空间23。
步骤六：如图17所示，熔化导电材料层31令发光单元40落入限位空间23并与第一电极21和第二电极22电连接，熔化后的导电材料层31形成覆盖至少部分第一电极21上反射层60和第二电极22上反射层60的外表面的导电层30。
在步骤六之后还进行冷却处理，被熔化的导电层30恢复固态。
在本申请实施例提供的显示面板100的制备过程中，通过在第一电极21和/或第二电极22的外表面设置熔点较低的导电层30，能够提高发光单元40与电极组20的对位精度，提高显示面板100的良率。
虽然已经参考优选实施例对本申请进行了描述，但在不脱离本申请的范围的情况下，可以对其进行各种改进并且可以用等效物替换其中的部件。尤其是，只要不存在结构冲突，各个实施例中所提到的各项技术特征均可以任意方式组合起来。本申请并不局限于文中公开的特定实施例，而是包括落入权利要求的范围内的所有技术方案。
Claims (9)
1.一种显示面板，其特征在于，包括：
基板；
电极组，设置于所述基板，所述电极组包括沿第一方向间隔分布的第一电极和第二电极，所述第一电极和所述第二电极之间形成限位空间；
导电层，覆盖所述第一电极和所述第二电极中至少一者的至少部分外表面，所述导电层材料的熔点低于所述第一电极和所述第二电极材料的熔点；
发光单元，设置于所述基板并限位于所述限位空间，所述发光单元电连接于所述第一电极和所述第二电极，
所述第一电极和所述第二电极之间设置有有机层，所述有机层设置于所述基板，所述发光单元设置于所述有机层背离所述基板的一侧，所述导电层覆盖至少部分所述有机层背离所述基板的表面。
2.根据权利要求1所述的显示面板，其特征在于，所述第一电极包括不与所述基板接触的第一表面，所述第二电极包括不与所述基板接触的第二表面；
所述导电层完全覆盖所述第一表面和/或所述第二表面；
或者，所述导电层覆盖所述第一表面和/或所述第二表面上靠近所述基板的一部分。
3.根据权利要求1所述的显示面板，其特征在于，
所述导电层的材料包括铟、锡中的至少一者；
所述第一电极和/或所述第二电极中的材料包括金、锡中的至少一者。
4.根据权利要求1所述的显示面板，其特征在于，所述第一电极和/或所述第二电极的外表面覆盖有反射层，所述导电层覆盖至少部分所述反射层的外表面。
5.根据权利要求1所述的显示面板，其特征在于，
所述第一电极和所述第二电极在垂直于所述基板表面的方向上的厚度大于所述发光单元的厚度；
和/或，所述第一电极和所述第二电极在所述第一方向上的间距与所述发光单元在所述第一方向上的延伸长度之差为00.5μm～2μm。
6.一种显示装置，其特征在于，包括权利要求1-5任一项所述的显示面板。
7.一种显示面板的制备方法，其特征在于，包括：
在基板上制备电极组，所述电极组包括沿第一方向间隔分布的第一电极和第二电极，所述第一电极和所述第二电极之间形成限位空间；
在带有所述电极组的所述基板上形成低熔点材料层、并对所述低熔点材料层进行图案化处理，形成覆盖所述第一电极和/或所述第二电极外表面的导电材料层；
将发光单元设置于所述电极组和所述导电材料层背离所述基板的一侧；
熔化所述导电材料层令所述发光单元落入所述限位空间并与所述第一电极和所述第二电极电连接，熔化后的所述导电材料层形成覆盖至少部分所述第一电极和所述第二电极外表面的导电层。
8.根据权利要求7所述的方法，其特征在于，在带有所述电极组的所述基板上形成低熔点材料层、并对所述低熔点材料层进行图案化处理，形成覆盖所述第一电极和/或所述第二电极外表面的导电材料层的步骤之前还包括：
在带有所述电极组的所述基板上形成反射材料层，对所述反射材料层进行图案化处理形成位于所述第一电极和/或所述第二电极上的反射层；
在带有所述电极组的所述基板上形成低熔点材料层、并对所述低熔点材料层进行图案化处理，形成覆盖所述第一电极和/或所述第二电极外表面的导电材料层的步骤中：在带有所述电极组和所述反射层的基板上形成低熔点材料层。
9.根据权利要求7所述的方法，其特征在于，在带有所述电极组的所述基板上形成低熔点材料层、并对所述低熔点材料层进行图案化处理，形成覆盖所述第一电极和/或所述第二电极外表面的导电材料层的步骤之前还包括：在所述限位空间内制备有机层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111122896.7A CN113921509B (zh) | 2021-09-24 | 2021-09-24 | 显示面板、显示装置及显示面板的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111122896.7A CN113921509B (zh) | 2021-09-24 | 2021-09-24 | 显示面板、显示装置及显示面板的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113921509A CN113921509A (zh) | 2022-01-11 |
| CN113921509B true CN113921509B (zh) | 2024-07-05 |
Family
ID=79236125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111122896.7A Active CN113921509B (zh) | 2021-09-24 | 2021-09-24 | 显示面板、显示装置及显示面板的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113921509B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106571371A (zh) * | 2015-10-09 | 2017-04-19 | 群创光电股份有限公司 | 阵列基板及其应用装置与组装方法 |
| CN111430382A (zh) * | 2020-04-23 | 2020-07-17 | 上海天马微电子有限公司 | 显示面板及其制作方法和显示装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102606922B1 (ko) * | 2018-07-06 | 2023-11-27 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
| CN113409699A (zh) * | 2020-03-16 | 2021-09-17 | 重庆康佳光电技术研究院有限公司 | 一种便于修复的led显示器及其修复方法 |
| CN112968030B (zh) * | 2020-12-30 | 2022-09-23 | 重庆康佳光电技术研究院有限公司 | 显示面板与其制作方法 |
| CN112750854A (zh) * | 2021-02-04 | 2021-05-04 | 上海天马微电子有限公司 | 显示面板及显示装置 |
-
2021
- 2021-09-24 CN CN202111122896.7A patent/CN113921509B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106571371A (zh) * | 2015-10-09 | 2017-04-19 | 群创光电股份有限公司 | 阵列基板及其应用装置与组装方法 |
| CN111430382A (zh) * | 2020-04-23 | 2020-07-17 | 上海天马微电子有限公司 | 显示面板及其制作方法和显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113921509A (zh) | 2022-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109031779B (zh) | 发光二极管基板、背光模组和显示装置 | |
| US11177425B2 (en) | Driving backplane, method for manufacturing the same, and display device | |
| CN109888085B (zh) | 显示面板及其制备方法 | |
| US10236279B2 (en) | Emissive display with light management system | |
| WO2019205438A1 (zh) | 驱动基板、制备方法及微型led阵列发光背光模组 | |
| KR20190076929A (ko) | 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법 | |
| US20220130747A1 (en) | Light-emitting substrate and display apparatus | |
| CN109768143B (zh) | 像素结构 | |
| US10756124B2 (en) | Array substrate, manufacturing method thereof and display device | |
| US10937929B2 (en) | Semiconductor unit, semiconductor device, light-emitting apparatus, display apparatus, and method of manufacturing semiconductor device | |
| US11942485B2 (en) | Substrate having dual edge connection line and method for manufacturing the same, display panel, and display apparatus | |
| WO2021013148A1 (zh) | 触控结构、触控显示面板及触控显示装置 | |
| CN113053254A (zh) | 显示面板及其制作方法、显示装置 | |
| CN113921509B (zh) | 显示面板、显示装置及显示面板的制备方法 | |
| CN103490012B (zh) | 电致发光装置及其制备方法 | |
| CN111525016A (zh) | 显示面板及其制作方法 | |
| US10512159B2 (en) | Driving substrate, manufacturing process, and micro-LED array light-emitting backlight module | |
| US20220330430A1 (en) | Bonding pad structure | |
| TW202114198A (zh) | 微型半導體晶片、微型半導體元件結構、以及轉移裝置 | |
| CN112736178B (zh) | mini-LED装置及制作方法 | |
| US11861119B2 (en) | Display panel and method for manufacturing the same, and display apparatus | |
| US20220310752A1 (en) | Display Substrate and Display Apparatus | |
| WO2024055465A1 (zh) | 驱动背板、发光装置及电子设备 | |
| WO2024031563A1 (zh) | 显示面板、显示装置及拼接显示装置 | |
| US20210294158A1 (en) | Backlight module, manufacturing method thereof, and display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |