CN113921379A - 谐振器腔体薄膜的形成方法 - Google Patents

谐振器腔体薄膜的形成方法 Download PDF

Info

Publication number
CN113921379A
CN113921379A CN202111150301.9A CN202111150301A CN113921379A CN 113921379 A CN113921379 A CN 113921379A CN 202111150301 A CN202111150301 A CN 202111150301A CN 113921379 A CN113921379 A CN 113921379A
Authority
CN
China
Prior art keywords
silicon dioxide
low
film
deposition
dioxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111150301.9A
Other languages
English (en)
Inventor
王剑敏
葛哲玮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202111150301.9A priority Critical patent/CN113921379A/zh
Publication of CN113921379A publication Critical patent/CN113921379A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本申请公开了一种谐振器腔体薄膜的形成方法，涉及半导体制造领域。该谐振器腔体薄膜的形成方法包括在生长非晶硅之前，形成一层300A‑1000A的低应力二氧化硅薄膜，再形成一层30A‑150A的低淀积速率二氧化硅薄膜；解决了目前谐振器腔体的二氧化硅薄膜上层非晶硅薄膜表面不平整的问题；达到了兼顾低应力和二氧化硅低淀积速率，提升非晶硅薄膜表面平整度和均一性的效果。

Description

谐振器腔体薄膜的形成方法
技术领域
本申请涉及半导体制造领域，具体涉及一种谐振器腔体薄膜的形成方法。
背景技术
非晶硅被用于红外谐振器的腔体制作，在制作过程中，形成非晶硅薄膜之前，先形成一层二氧化硅薄膜。
非晶硅和之下的形成了二氧化硅薄膜的衬底的应力匹配直接影响红外谐振器的腔体平整度及均一性，同时二氧化硅薄膜表面状态又会影响到非晶硅的生长，但低应力和低淀积速率很难兼顾，如图1所示，y1<y2，y4<y3，x1<x2，y1、y2、y3、y4、x1、x2的值根据实际情况确定，Power VS Stress与Depo(淀积)Rate呈相反趋势。
如图2所示，高淀积速率形成的二氧化硅薄膜会导致其上的非晶硅薄膜表面粗糙；如图3所示，高应力的二氧化硅薄膜会导致其上层形成的非晶硅薄膜的均一性差。
发明内容
为了解决相关技术中的问题，本申请提供了一种谐振器腔体薄膜的形成方法。该技术方案如下：
一方面，本申请实施例提供了一种谐振器腔体薄膜的形成方法，该方法包括：
在生长非晶硅之前，形成一层300A-1000A的低应力二氧化硅薄膜，再形成一层30A-150A的低淀积速率二氧化硅薄膜。
进一步地，低应力二氧化硅薄膜的应力为-50MPa至-150MPa。
进一步地，在形成低应力二氧化硅薄膜时，工艺腔内的淀积温度为350℃至450℃，淀积压力为2Torr至4Torr，高频功率为100W至500W，硅烷流量为200sccm至500sccm，N2O的流量为3000sccm至5000sccm，淀积速率为8000A/min至12000A/min。
进一步地，在形成低淀积速率二氧化硅薄膜时，工艺腔内的淀积温度为350℃至450℃，淀积压力为2Torr至4Torr，高频功率为100W至500W，硅烷流量为10sccm至150sccm，N2O的流量为3000sccm至5000sccm，淀积速率为1000A/min至5000A/min。
本申请技术方案，至少包括如下优点：
在生长非晶硅之前，以正常淀积速率生长一层300-1000A的低应力二氧化硅薄膜，在低应力二氧化硅薄膜表面生长一层较薄(30-150A)的低淀积速率二氧化硅,这样可以兼顾整体低应力和表面低淀积速率。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是Power VS Stress与Depo Rate的曲线图；
图2是以现有工艺形成的非晶硅薄膜对应的像素图；
图3是以现有工艺形成的非晶硅薄膜对应的剖面SEM图；
图4是本申请实施例提供的一种谐振器腔体薄膜的形成方法的流程图；
图5是本申请实施例提供的谐振器腔体薄膜形成过程中的薄膜剖视图；
图6是本申请实施例提供的谐振器腔体薄膜形成过程中的薄膜剖视图；
图7是以本申请实施例提的谐振器腔体薄膜的形成方法形成的非晶硅薄膜的像素图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
请参考图4，其示出了本申请实施例提供的一种谐振器腔体薄膜的形成方法的流程图，该方法包括如下步骤：
步骤401，在生长非晶硅之前，形成一层低应力二氧化硅薄膜。
以硅烷为原料淀积形成一层低应力二氧化硅薄膜，低应力二氧化硅薄膜以正常淀积速度淀积，低应力二氧化硅薄膜的厚度为300A-1000A。
低应力二氧化硅薄膜的应力为-50MPa至-150MPa。
在形成低应力二氧化硅薄膜时，采用如下参数进行淀积：工艺腔内的淀积温度为350℃至450℃，淀积压力为2Torr至4Torr，高频功率为100W至500W，硅烷流量为200sccm至500sccm，N2O的流量为3000sccm至5000sccm，淀积速率为8000A/min至12000A/min。
步骤402，在低应力二氧化硅薄膜表面生长一层低淀积速率二氧化硅薄膜。
以硅烷为原料在低应力二氧化硅薄膜表面以低淀积速率淀积形成低淀积速率二氧化硅薄膜。
在形成低淀积速率二氧化硅薄膜时，采用如下参数进行淀积：工艺腔内的淀积温度为350℃至450℃，淀积压力为2Torr至4Torr，高频功率为100W至500W，硅烷流量为10sccm至150sccm，N2O的流量为3000sccm至5000sccm，淀积速率为1000A/min至5000A/min。
如图5所示，低应力二氧化硅薄膜表面31形成低淀积速率二氧化硅薄膜32。
步骤403，在低淀积速率二氧化硅薄膜表面形成非晶硅薄膜。
可选的，采用低温工艺在低淀积速率二氧化硅薄膜表面生成非晶硅，形成非晶硅薄膜。
如图6所示，低淀积速率二氧化硅表面32形成有非晶硅薄膜33。
对采用本方案提供的方法制作的非晶硅薄膜进行缺陷检测，如图7所示，非晶硅薄膜的表面平整度和良率得到了提升，与图2比较可见非晶硅薄膜表面的形貌大幅改善。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (4)

1.一种谐振器腔体薄膜的形成方法，其特征在于，所述方法包括：
在生长非晶硅之前，形成一层300A-1000A的低应力二氧化硅薄膜，再形成一层30A-150A的低淀积速率二氧化硅薄膜。
2.根据权利要求1所述的方法，其特征在于，所述低应力二氧化硅薄膜的应力为-50MPa至-150MPa。
3.根据权利要求1或2所述的方法，其特征在于，在形成所述低应力二氧化硅薄膜时，工艺腔内的淀积温度为350℃至450℃，淀积压力为2Torr至4Torr，高频功率为100W至500W，硅烷流量为200sccm至500sccm，N2O的流量为3000sccm至5000sccm，淀积速率为8000A/min至12000A/min。
4.根据权利要求1至3任一所述的方法，其特征在于，在形成所述低淀积速率二氧化硅薄膜时，工艺腔内的淀积温度为350℃至450℃，淀积压力为2Torr至4Torr，高频功率为100W至500W，硅烷流量为10sccm至150sccm，N2O的流量为3000sccm至5000sccm，淀积速率为1000A/min至5000A/min。
CN202111150301.9A 2021-09-29 2021-09-29 谐振器腔体薄膜的形成方法 Pending CN113921379A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111150301.9A CN113921379A (zh) 2021-09-29 2021-09-29 谐振器腔体薄膜的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111150301.9A CN113921379A (zh) 2021-09-29 2021-09-29 谐振器腔体薄膜的形成方法

Publications (1)

Publication Number Publication Date
CN113921379A true CN113921379A (zh) 2022-01-11

Family

ID=79236902

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111150301.9A Pending CN113921379A (zh) 2021-09-29 2021-09-29 谐振器腔体薄膜的形成方法

Country Status (1)

Country Link
CN (1) CN113921379A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09205213A (ja) * 1996-01-26 1997-08-05 Semiconductor Energy Lab Co Ltd 半導体薄膜の作製方法
JP2005056971A (ja) * 2003-08-01 2005-03-03 Advanced Display Inc 薄膜トランジスタ及びその製造方法
US20080044574A1 (en) * 2006-08-21 2008-02-21 Macronix International Co., Ltd. Method of manufacturing nano-crystalline silicon dot layer
CN101399218A (zh) * 2007-09-28 2009-04-01 上海华虹Nec电子有限公司 深槽隔离非晶硅的制备方法
JP2012049156A (ja) * 2010-08-24 2012-03-08 Osaka Univ 太陽電池およびその製造方法
CN103199111A (zh) * 2012-01-10 2013-07-10 三星显示有限公司 半导体器件及其制造方法
CN106128940A (zh) * 2016-08-15 2016-11-16 武汉华星光电技术有限公司 一种低温多晶硅薄膜的制备方法
CN109360888A (zh) * 2017-08-18 2019-02-19 武汉华星光电半导体显示技术有限公司 柔性oled显示面板的柔性基底及其制备方法
CN112331556A (zh) * 2020-11-02 2021-02-05 上海华虹宏力半导体制造有限公司 非晶硅薄膜成膜方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09205213A (ja) * 1996-01-26 1997-08-05 Semiconductor Energy Lab Co Ltd 半導体薄膜の作製方法
JP2005056971A (ja) * 2003-08-01 2005-03-03 Advanced Display Inc 薄膜トランジスタ及びその製造方法
US20080044574A1 (en) * 2006-08-21 2008-02-21 Macronix International Co., Ltd. Method of manufacturing nano-crystalline silicon dot layer
CN101399218A (zh) * 2007-09-28 2009-04-01 上海华虹Nec电子有限公司 深槽隔离非晶硅的制备方法
JP2012049156A (ja) * 2010-08-24 2012-03-08 Osaka Univ 太陽電池およびその製造方法
CN103199111A (zh) * 2012-01-10 2013-07-10 三星显示有限公司 半导体器件及其制造方法
CN106128940A (zh) * 2016-08-15 2016-11-16 武汉华星光电技术有限公司 一种低温多晶硅薄膜的制备方法
CN109360888A (zh) * 2017-08-18 2019-02-19 武汉华星光电半导体显示技术有限公司 柔性oled显示面板的柔性基底及其制备方法
CN112331556A (zh) * 2020-11-02 2021-02-05 上海华虹宏力半导体制造有限公司 非晶硅薄膜成膜方法

Similar Documents

Publication Publication Date Title
US8084784B2 (en) Semiconductor heterostructure and method for forming same
KR100925310B1 (ko) 고 완화율 및 저 적층 결함 밀도를 갖는 박막 ｓｇｏｉ웨이퍼를 형성하는 방법
KR101101780B1 (ko) 질화물 박막 구조 및 그 형성 방법
US20100279492A1 (en) Method of Fabricating Upgraded Metallurgical Grade Silicon by External Gettering Procedure
JPH05183121A (ja) 半導体装置とその製造方法
KR100742680B1 (ko) 실리콘-게르마늄층을 가진 반도체 웨이퍼 및 그 제조 방법
JP2007538403A (ja) シリコン−ゲルマニウム・エピタキシャル成長における歩留りの向上
JP2012199510A (ja) 複合基体および複合基板
CN101976658B (zh) 钝化层及其制造方法
US9773670B2 (en) Method of preparation of III-V compound layer on large area Si insulating substrate
CN113921379A (zh) 谐振器腔体薄膜的形成方法
US11220743B2 (en) Composite substrate and manufacturing method thereof
CN112331556A (zh) 非晶硅薄膜成膜方法
JP2013069878A (ja) 窒化物半導体層を成長させるためのバッファ層構造を有する基板
US9719189B2 (en) Process of surface treatment for wafer
CN113517287B (zh) 一种半导体结构及其制备方法
JP2003178977A (ja) 半導体結晶及びその製造方法
JP6827442B2 (ja) 貼り合わせｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ
TWI709999B (zh) 貼合式soi晶圓的製造方法
US20150087137A1 (en) Nitride thin film stucture and method of forming the same
US8309437B2 (en) (110) oriented silicon substrate and a bonded pair of substrates comprising said (110) oriented silicon substrate
CN104163398A (zh) 半导体器件中深槽的填充结构及其填充方法
JP2014201457A (ja) 結晶積層構造体の製造方法
US20100009524A1 (en) Method for improving semiconductor surfaces
CN113838858B (zh) 制备三维存储器的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination