CN113889488A - 显示面板及显示装置 - Google Patents

显示面板及显示装置 Download PDF

Info

Publication number
CN113889488A
CN113889488A CN202111110434.3A CN202111110434A CN113889488A CN 113889488 A CN113889488 A CN 113889488A CN 202111110434 A CN202111110434 A CN 202111110434A CN 113889488 A CN113889488 A CN 113889488A
Authority
CN
China
Prior art keywords
sub
film layer
layer
display panel
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111110434.3A
Other languages
English (en)
Inventor
陈鑫
柳家娴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Tianma Display Technology Co Ltd
Original Assignee
Xiamen Tianma Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Tianma Display Technology Co Ltd filed Critical Xiamen Tianma Display Technology Co Ltd
Priority to CN202111110434.3A priority Critical patent/CN113889488A/zh
Publication of CN113889488A publication Critical patent/CN113889488A/zh
Priority to US17/583,970 priority patent/US20230093539A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请公开了一种显示面板及显示装置。显示面板包括衬底；氧化物晶体管，位于衬底的一侧，氧化物晶体管包括有源层，有源层包括层叠设置的多个子膜层，至少两个子膜层的铟离子浓度不同。根据本申请实施例，能够提高显示面板的良品率。

Description

显示面板及显示装置
技术领域
本申请涉及显示技术领域，具体涉及一种显示面板及显示装置。
背景技术
随着显示技术的发展，用户对显示面板良品率的要求越来越高。显示面板中包括大量的晶体管，若在显示面板的制备过程中，出现晶体管不合格(NG)的问题，则会导致显示面板成为残次品，影响显示面板的良品率。
发明内容
本申请提供一种显示面板及显示装置，能够提高显示面板的良品率。
第一方面，本申请实施例提供一种显示面板，其包括：衬底；氧化物晶体管，位于衬底的一侧，氧化物晶体管包括有源层，有源层包括层叠设置的多个子膜层，至少两个子膜层的铟离子浓度不同。
第二方面，基于相同的发明构思，本申请实施例提供一种显示装置，其包括根据本申请前述第一方面实施方式的显示面板。
根据本申请实施例提供的显示面板及显示装置，不再局限于将氧化物晶体管的有源层设置为仅包含一种铟离子浓度的单一膜层，而是将氧化物晶体管的有源层划分为层叠的多个子膜层，且至少两个子膜层的铟离子浓度不同，相对于有源层仅包含一种铟离子浓度的单一膜层，能够在有源层所包含的铟的总含量不变的情况下，增大有源层的整体厚度。也就是说，能够在避免有源层被完全导体化，且在保证氧化物晶体管具有高迁移率的情况下，通过将有源层划分为铟离子浓度不同的子膜层，可以增大有源层的整体厚度，能够避免源极、漏极与有源层搭接的过孔刻穿有源层，从而避免氧化物晶体管出现NG，提高显示面板的良品率。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。
附图说明
通过阅读以下参照附图对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显，其中，相同或相似的附图标记表示相同或相似的特征，附图并未按照实际的比例绘制。
图1示出本申请一种实施例提供的显示面板的结构示意图；
图2示出本申请一种实施例提供的显示面板的俯视结构示意图；
图3示出图2中A-A向的剖面结构示意图；
图4示出本申请另一种实施例提供的显示面板的结构示意图；
图5至图10示出本申请又一些实施例提供的显示面板的结构示意图；
图11示出图10中Q区域的放大示意图；
图12至图15示出本申请又一些实施例提供的显示面板的结构示意图；
图16示出本申请另一种实施例提供的显示面板的俯视结构示意图；
图17示出本申请一种实施例提供的显示装置的结构示意图。
具体实施方式
下面将详细描述本申请的各个方面的特征和示例性实施例，为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本申请进行进一步详细描述。应理解，此处所描述的具体实施例仅被配置为解释本申请，并不被配置为限定本申请。对于本领域技术人员来说，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请更好的理解。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
应当理解，在描述部件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将部件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
在阐述本申请所提供的技术方案之前，为了便于对本申请实施例的理解，本申请首先对现有技术中存在的问题进行具体说明：
显示面板中通常设置有驱动电路，例如像素驱动电路、栅极驱动电路等，像素驱动电路用于驱动显示面板的发光元件发光显示，栅极驱动电路用于产生栅极控制信号。驱动电路包括晶体管，晶体管包括氧化物晶体管，随着显示技术的发展，人们越来越追求具有高迁移率的氧化物晶体管，然而申请人发现，高迁移率的氧化物晶体管在源漏极搭接过程中容易出现有源层被刻穿，从而导致氧化物晶体管NG的问题。
本申请的发明人首先对于导致上述技术问题的根因进行了研究和分析，具体的研究和分析过程如下：
随着氧化物晶体管的有源层所包含的铟含量的增加，载流子浓度会升高，从而氧化物晶体管的迁移率增加。但是，氧化物晶体管的有源层的铟含量越高，越容易使有源层导体化，反之，有源层的铟含量越低，越容易使有源层绝缘化，为了保障氧化物晶体管的有源层的半导体性能(即避免有源层被完全导体化或者被完全绝缘化)，且为了追求高迁移率的氧化物晶体管，需要避免有源层的铟含量过高，因此在有源层的铟离子浓度一定的情况下，氧化物晶体管的有源层的厚度需要设置的比较薄，例如，氧化物晶体管的有源层的厚度小于10nm。在利用过孔进行源漏极与有源层的搭接时，基于目前的工艺能力，由于有源层的厚度较薄，容易导致过孔刻穿有源层，从而导致氧化物晶体管出现NG，影响显示面板的良品率。
鉴于申请人的上述研究发现，本申请实施例提供了一种显示面板及显示装置，能够解决相关技术中存在的氧化物晶体管的有源层容易被刻穿导致的显示面板良品率低的问题。以下将结合附图对本申请实施例提供的显示面板及显示装置进行说明。
本申请实施例提供的显示面板可以是有机发光二极管(Organic Light-EmittingDiode，OLED)显示面板，在本申请的其他实现方式中，显示面板还可以是液晶显示面板、微型发光二极管(Micro LED)显示面板，量子点显示面板等，本申请对此不作限定。本申请实施例的显示面板可以以各种形式呈现，以下将描述其中一些示例。
如图1所示，显示面板100可包括衬底10和氧化物晶体管20。氧化物晶体管20设置于衬底10的一侧。
衬底10可以为柔性衬底，例如衬底10可以为聚酰亚胺(Polyimide，PI)衬底。衬底10也可以为刚性衬底，例如衬底10可以为玻璃衬底。
氧化物晶体管20包括有源层21，有源层21包括层叠设置的多个子膜层210，可以理解的是，多个子膜层210可以在远离衬底10的方向上叠层设置。子膜层210的数量可以是两个或大于两个，图1中以子膜层210的数量为三个示意，这并不用于限定本申请。多个子膜层210中至少两个子膜层210的铟(IN)离子浓度不同。例如，图1所示的三个子膜层210的铟离子浓度可以都不相同。其中，铟离子浓度可以理解为单位体积内铟离子的数量。
继续参考图1，氧化物晶体管20还可以包括栅极22、源极23及漏极24。显示面板100还可以包括栅绝缘层31和层间绝缘层32。栅绝缘层31位于栅极22与有源层21之间，层间绝缘层32覆盖栅极22，源极23和漏极24位于层间绝缘层32背向衬底10的一侧。源极23和漏极各自通过过孔33与有源层21连接。可理解的是，栅极22在衬底10上的正投影与有源层21在衬底10上的正投影交叠。源极23和漏极24通过过孔33与有源层21搭接。另外，图1中以氧化物晶体管20为单栅晶体管示意，氧化物晶体管20也可以为双栅晶体管，本申请对此不作限定。
根据本申请实施例提供的显示面板，不再局限于将氧化物晶体管的有源层设置为仅包含一种铟离子浓度的单一膜层，而是将氧化物晶体管的有源层划分为多个层叠的子膜层，且至少两个子膜层的铟离子浓度不同，相对于有源层仅包含一种铟离子浓度的单一膜层，能够在有源层所包含的铟总含量不变的情况下，增大有源层的整体厚度。也就是说，能够在避免有源层被完全导体化，且在保证氧化物晶体管具有高迁移率的情况下，通过将有源层划分为铟离子浓度不同的子膜层，可以增大有源层的整体厚度，能够避免源极、漏极与有源层搭接的过孔刻穿有源层，从而避免氧化物晶体管出现NG，提高显示面板的良品率。
为了更好的从整体上理解实施例提供的显示面板的结构，请参考图2，本申请实施例提供的显示面板100可以包括多个像素驱动电路PX。多个像素驱动电路PX可以阵列分布于显示区。例如，多个像素驱动电路PX可以在相交的第一方向X和第二方向Y上呈阵列分布。
示例性的，显示面板100还可以包括驱动芯片IC、第一栅极驱动电路VSR1、第二栅极驱动电路VSR2、电源信号线PVDD、数据信号线Data，参考信号线Vref，第一扫描信号线051，第二扫描信号线052，发光控制信号线Emit等。
第一栅极驱动电路VSR1可以包括多个级联的移位寄存器，第一栅极驱动电路VSR1通过第一扫描信号线051、第二扫描信号线052与像素驱动电路PX连接，第一栅极驱动电路VSR1用于向像素驱动电路PX提供扫描信号。驱动芯片IC为第一栅极驱动电路VSR1提供第一起始信号STV1。另外，当前行的第二扫描信号线052与下一行的第一扫描信号线051所传输的扫描信号可以相同。
第二栅极驱动电路VSR2可以包括多个级联的移位寄存器，第二栅极驱动电路VSR2通过发光控制信号线Emit与像素驱动电路PX连接，第二栅极驱动电路VSR2用于向像素驱动电路PX提供发光控制信号。驱动芯片IC为第二栅极驱动电路VSR2提供第二起始信号STV2。
另外，第一栅极驱动电路VSR1与驱动芯片IC之间以及第二栅极驱动电路VSR2与驱动芯片IC之间可以连接有时钟信号线(图中未示出)、高电平信号线(VGH，图中未示出)、低电平信号线(VGL，图中未示出)，驱动芯片IC还可以向第一栅极驱动电路VSR1以及第二栅极驱动电路VSR2提供时钟信号、高电平信号、低电平信号。
示例性的，也可以设置能够同时产生扫描信号和发光控制信号的栅极驱动电路，本申请对此不作限定。
电源信号线PVDD用于向像素驱动电路PX提供电源电压，电源信号线PVDD上的电压可以为正电压。参考信号线Vref用于提供重置电压信号，参考信号线Vref上的电压可以为负电压。
如图3所示，显示面板可以包括显示区AA、非显示区NA，非显示NA可以包括油墨区INK。示例性的，显示面板包括衬底10及设置于衬底10一侧的驱动器件层Array。以显示面板为OLED显示面板为例，图3还示出了平坦化层PLN、像素定义层PDL、发光元件(包括阳极RE、有机发光层OM及阴极SE)、支撑柱PS、薄膜封装层(包括第一无机层CVD1、有机层IJP及第二无机层CVD2)、光学胶层OCA、盖板CG。第一栅极驱动电路VSR1、第二栅极驱动电路VSR2可设置于驱动器件层array的非显示区，像素驱动电路PX可设置于驱动器件层Array的显示区。
示例性的，显示面板还可以包括多路复用器电路(Demux电路，图中未示出)、阵列基板测试电路(AT电路，图中未示出)、点屏测试电路(CT电路，图中未示出)等。
第一栅极驱动电路VSR1、第二栅极驱动电路VSR2、像素驱动电路PX、Demux电路、AT电路、CT电路中的至少一者可包括本申请实施例提供的氧化物晶体管。
在一些可选的实施例中，有源层的各子膜层210的材料包括铟镓锌氧化物。也就是说，氧化物晶体管20可以是铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO)，当然，氧化物晶体管20也可以是含有铟、氧的其它类型的晶体管。
示例性的，可以采用金属有机化合物化学气相沉淀(Metal-organic ChemicalVapor Deposition，MOCVD)的方式制备有源层的各子膜层。例如，利用MOCVD技术调整气体成分改变各子膜层反应生成物，从而能够保障厚度在30埃以下的成膜的膜质均一性。当然也可以采用其他成膜技术制备有源层的各子膜层。其中，10埃等于1nm。
示例性的，子膜层210的数量可以是奇数个，例如3个、5个、7个等；子膜层210的数量也可以是偶数个，例如2个、4个、6个等。
示例性的，多个子膜层210的总厚度可以大于或等于10nm，以避免有源层21的整体厚度较小，从而在氧化物晶体管具有高迁移率的情况下，尽量避免源极、漏极与有源层搭接的过孔刻穿有源层的可能性。
在一些可选的实施例中，在远离衬底10的方向上，多个子膜层210可以以高低铟离子浓度膜层交替的方式排布，或者，在远离衬底10的方向上，多个子膜层210可以以低高铟离子浓度膜层交替的方式排布。
例如，图1所示三个子膜层210的铟离子浓度的大小关系可以是：位于中间的子膜层2112的铟离子浓度大于其两侧的子膜层211、212的铟离子浓度。又例如，如图4所示两个子膜层210的铟离子浓度的大小关系可以是：靠近衬底10的子膜层213的铟离子浓度小于远离衬底10的子膜层214的铟离子浓度。
本申请实施例中，通过将子膜层设置为以高低铟离子浓度膜层交替的方式排布或者以低高铟离子浓度膜层交替的方式排布，能够更好的使高低铟离子浓度的子膜层之间相互配合，从而更好的调整氧化物晶体管的性能。
申请人还发现，随着时间的推移，有源层21中的铟会往外扩散，例如，有源层21中的铟会扩散到与其相邻的绝缘层中，例如栅绝缘层。可选的，有源层21与衬底10之间也可设置有绝缘层，如此，在显示面板的厚度方向上，有源层21中的铟会向其两侧的绝缘层扩散，而铟会破坏绝缘层的绝缘性能，且往绝缘层扩散的铟越多，则对绝缘层的绝缘性能的破坏性越大。如果绝缘层的绝缘性能被破坏，其介电常数也会发生变化，进而会导致氧化物晶体管20的器件性能恶化，例如氧化物晶体管20的阈值电压、迁移率等恶化，影响氧化物晶体管20的工作稳定性，。
在一些可选的实施例中，为了尽可能减少有源层21的铟向绝缘层的扩散量，降低对绝缘层的破坏性，保证氧化物晶体管20的工作稳定性，在有源层21包括奇数个子膜层210的情况下，多个子膜层210分别位于最外侧的两个子膜层210的铟离子浓度可以分别小于与其相邻的子膜层210的铟离子浓度。参考图1，仍以有源层21包括三个子膜层210为例，且在显示面板的厚度方向上，与衬底10的距离最近的子膜层210为第一子膜层211，与衬底10的距离最远的子膜层为第二子膜层212，第一子膜层211和第二子膜层212均与位于中间的子膜层2112相邻，第一子膜层211的铟离子浓度小于与其相邻的子膜层2112的铟离子浓度，第二子膜层212的铟离子浓度小于与其相邻的子膜层2112的铟离子浓度。也就是说，位于中间的子膜层2112的铟离子浓度最大。
本申请实施例中，由于分别位于最外侧的两个子膜层210的铟离子浓度分别小于与其相邻的子膜层210的铟离子浓度，因此分别位于最外侧的两个子膜层210往与其相邻的绝缘层扩散的铟会较少，从而能够减少有源层21的铟向绝缘层的扩散量，降低对绝缘层的破坏性，进而避免氧化物晶体管20的器件性能恶化，保证氧化物晶体管20的工作稳定性。
可以理解的是，有源层所包含的子膜层的数量越少，所需的工艺步骤越少，因此在保证氧化物晶体管具有高迁移率，且能够避免源极、漏极与有源层搭接的过孔刻穿有源层的情况下，有源层所包含的子膜层的数量越少，越利于降低成本且提高生产效率。
申请人通过研究发现，在一些可选的实施例中，在保证氧化物晶体管具有高迁移率，且能够避免源极、漏极与有源层搭接的过孔刻穿有源层的情况下，有源层可以包括两个子膜层。如图4所示，有源层21包括两个子膜层210，两个子膜层210分别为第三子膜层213和第四子膜层214；第四子膜层214位于第三子膜层213背向衬底10的一侧，第四子膜层214的铟离子浓度可以大于第三子膜层213的铟离子浓度。
本申请实施例中，一方面，仅设置两个子膜层就可保证氧化物晶体管具有高迁移率，且能够避免源极、漏极与有源层搭接的过孔刻穿有源层；另一方面，第四子膜层214的铟离子浓度大于第三子膜层213的铟离子浓度，因此第四子膜层214的载流子浓度也高于第三子膜层213的载流子浓度，具有高载流子浓度的第四子膜层214位于上侧，源极、漏极与有源层搭接的过孔必然与第四子膜层214接触，可保证源极、漏极具有良好的导电性。
如上文所述，在有源层的铟含量越高，越容易使有源层导体化，由于第四子膜层214的铟离子浓度较大，为避免第四子膜层214被完全导体化而失去半导体性能，可避免第四子膜层214的铟含量较高。在一些可选的实施例中，第四子膜层214的厚度可以小于第三子膜层213的厚度。这样，即使第四子膜层214的铟离子浓度相对第三子膜层213的铟离子浓度较大，由于第四子膜层214的厚度较小，也不会导致第四子膜层214被完全导体化而失去半导体性能，并且第三子膜层213的厚度较大，相当于起到了过孔刻蚀阻挡的作用，能够阻挡源极、漏极与有源层搭接的过孔穿透有源层。
在一些可选的实施例中，第四子膜层214的厚度可以小于50埃，第三子膜层213的厚度可以小于100埃。示例性的，第四子膜层214和第三子膜层213的总厚度可以大于或等于10nm。
如上文所述，有源层21中的铟会往外扩散，多个子膜层210中分别位于最外侧的两个子膜层210的铟离子浓度分别小于与其相邻的子膜层210的铟离子浓度，可尽可能减少有源层21的铟向绝缘层的扩散量，降低对绝缘层的破坏性，且在保证氧化物晶体管具有高迁移率，且能够避免源极、漏极与有源层搭接的过孔刻穿有源层的情况下，有源层所包含的子膜层的数量越少，越利于降低成本且提高生产效率。在一些可选的实施例中，有源层可以包括三个子膜层。如图5所示，三个子膜层210分别为第五子膜层215、第六子膜层216和第七子膜层217。第六子膜层216位于第五子膜层215背向衬底10的一侧，第七子膜层217位于第六子膜层216背向衬底10的一侧；第五子膜层215的铟离子浓度和第七子膜层217的铟离子浓度可以均小于第六子膜层216的铟离子浓度。可以理解为，第五子膜层215、第六子膜层216和第七子膜层217的铟离子浓度的大小关系为低高低。
本申请实施例中，一方面，以低高低的铟离子浓度顺序排布三个子膜层，使得分别位于外侧的两个子膜层的铟离子浓度较低，可尽可能减少有源层的铟向绝缘层的扩散量，降低对绝缘层的破坏性；另一方面，有源层仅包括三个子膜层，能够在保证氧化物晶体管具有高迁移率，且能够避免源极、漏极与有源层搭接的过孔刻穿有源层的情况下，避免有源层所包含的子膜层的数量过多，从而降低工艺成本提高生产效率。
在一些可选的实施例中，第五子膜层215的厚度和第六子膜层216的厚度可均大于第七子膜层217的厚度。如上文所述，有源层的铟含量越低，越容易使有源层绝缘化，可以将铟离子浓度较大的第六子膜层216的厚度设置的比第七子膜层217的厚度大，从而避免有源层整体的铟含量较低，避免有源层被绝缘化。另外，第五子膜层215的厚度较大，相当于起到了过孔刻蚀阻挡的作用，阻挡源极、漏极与有源层搭接的过孔穿透有源层。
在一些可选的实施例中，第五子膜层215的厚度可以小于100埃，第六子膜层216的厚度可以小于50埃，第七子膜层217的厚度可以介于10埃～30埃之间。示例性的，第五子膜层215、第六子膜层216和第七子膜层217的总厚度可以大于或等于10nm。
在一些可选的实施例中，请继续参考图5，仍以显示面板包括栅绝缘层31和层间绝缘层32，氧化物晶体管20还包括栅极22、源极23和漏极24为例，栅绝缘层31位于有源层21背向衬底10的一侧，栅极22位于栅绝缘层31背向衬底10的一侧，层间绝缘层32覆盖栅极22，源极23和漏极24位于层间绝缘层32背向衬底10的一侧。源极23和漏极24各通过过孔33与有源层21连接，过孔33可以贯穿第七子膜层217、第六子膜层216且延伸至第五子膜层215。如此，过孔33必然与铟离子浓度较高的第六子膜层216有接触，由于铟离子浓度越高，载流子浓度越高，因此过孔33与第六子膜层216接触的情况下，可保证源极23和漏极24具有良好的导电性。另外，过孔33并未贯穿第五子膜层215，可保证避免过孔刻穿有源层，避免氧化物晶体管出现NG，进而提高显示面板的良品率。
示例性的，过孔33可以延伸至第五子膜层215背向衬底10的一侧表面，或者过孔33可以延伸至第五子膜层215内部，也就是说过孔33可以在第五子膜层215内部具有一定深度。
在一些可选的实施例中，如图6所示，第六子膜层216可以包括源漏搭接区161和非搭接区162，源漏搭接区161的铟离子浓度可以大于非搭接区162的铟离子浓度。可理解的是，源漏搭接区161是与源极23、漏极24进行搭接的，非搭接区162是不需要与源极23、漏极24进行搭接的。示例性的，源漏搭接区161的数量可以为两个，其中一个源漏搭接区161通过过孔33与源极23连接，另一个源漏搭接区161通过过孔33与漏极24连接。过孔33在衬底10上的正投影与源漏搭接区161在衬底10上的正投影交叠，过孔33在衬底10上的正投影与非搭接区162在衬底10上的正投影无交叠。
铟离子浓度越高，则载流子浓度越高，通过将第六子膜层216划分为高铟离子浓度的源漏搭接区161和低铟离子浓度的非搭接区162，使得源极23、漏极24与高铟离子浓度的源漏搭接区161搭接，可进一步保证源极23和漏极24具有良好的导电性。
在一些可选的实施例中，请参考图7，显示面板100可以包括电容40，电容40的一个极板41可以和源漏搭接区161设置为同层且同材料。由于源漏搭接区161的铟离子浓度较高，因此，源漏搭接区161的载流子浓度较高，源漏搭接区161的导电性能较好。如此，在保证电容40的一个极板41具有良好的导电性能的同时，可以将电容40的一个极板41和源漏搭接区161利用相同的工艺来制备，从而简化工艺步骤。
示例性的，电容40的另一个极板42可设置在显示面板的金属膜层。例如，如图7所示，电容40的另一个极板42与栅极22设置为同层且同材料，这仅仅是一种示例，并不用于限定本申请。
在一些可选的实施例中，在各子膜层的铟离子浓度均匀的情况下，也可以直接将电容的一个极板和至少两个子膜层中铟离子浓度高的子膜层设置为同层且同材料。如图8所示，以子膜层的数量为三个为例，位于中间的子膜层2112的铟离子浓度最高，电容40的一个极板41可以和子膜层2112设置为同层且同材料。同理，子膜层2112的铟离子浓度较高，因此，子膜层2112的载流子浓度较高，子膜层2112的导电性能较好，如此在保证电容40的一个极板41具有良好的导电性能的同时，可以将电容40的一个极板41和子膜层2112利用相同的工艺来制备，从而简化工艺步骤。
示例性的，电容40的另一个极板42可设置在显示面板的金属膜层。例如，如图8所示，电容40的另一个极板42与栅极22设置为同层且同材料，这仅仅是一种示例，并不用于限定本申请。
在一些可选的实施例中，如图9所示，显示面板可以包括第一栅绝缘层311和层间绝缘层32，氧化物晶体管20还包括第一栅极221、源极23和漏极24。第一栅绝缘层311位于有源层21背向衬底10的一侧，第一栅极221位于第一栅绝缘层311背向衬底10的一侧，层间绝缘层32覆盖第一栅极221，源极23和漏极24位于层间绝缘层32背向衬底10的一侧；源极23和漏极24各通过过孔33与有源层21连接。示例性的，如图9所示，有源层21可包括子膜层215、216、217，其中，子膜层215、217的铟离子浓度可均小于子膜层216的铟离子浓度。
为了防止过孔33出现过刻的问题，即防止过孔33刻穿整个有源层21，可以将过孔33与有源层21进行面接触，也就是可以将过孔33与有源层21的接触面设置的比较大。过孔33的直径为θ，其中2μm≤θ≤3μm。示例性的，θ可以等于2μm、2.5μm、3μm等。过孔33可以为圆孔，过孔33具有一定的深度，不同深度位置对应的直径可不同。示例性的，过孔33的最小直径可以大于等于2μm且小于等于3μm。
由于2μm≤θ≤3μm，因此过孔33的直径设置的是相对较大的，能够增大过孔33与有源层21的接触面积，可以理解的是，在如图9所示的低高低的铟离子浓度的排布顺序中，也可增大过孔33与子膜层216的接触面积，一方面，能够防止过孔33出现过刻的问题，另一方面，能够增加传输面积减小传输电阻，提高信号传输的稳定性。
示例性的，过孔33与有源层21的接触电阻可以小于或等于3000欧姆。
本申请实施例提供的显示面板中，氧化物晶体管20可以为双栅晶体管。以图9为例，氧化物晶体管20还可以包括第二栅极222，显示面板还可以包括第二栅绝缘层312，第二栅绝缘层312位于有源层21背向第一栅绝缘层311的一侧，第二栅极222位于第二栅绝缘层312背向有源层21的一侧。在氧化物晶体管20可以为双栅晶体管的情况下，图9中关于有源层21的各子膜层的结构仅仅是一种示例，并不用于限定氧化物晶体管20的具体结构。
在一些可选的实施例中，为了进一步增大过孔33与有源层21的接触面积，如图10及图11所示，有源层21靠近过孔33的一侧表面为侧面01，侧面01可以背离过孔33凸起。有源层21包括多个子膜层210，例如，过孔33穿透与子膜层217、216，可以是子膜层217、216的侧面01背离过孔33凸起。
在一些可选的实施例中，为了再进一步增大过孔33与有源层21的接触面积，在一些可选的实施例中，请继续参考图10，有源层21朝向衬底10的一侧表面为底面02，在有源层21指向源极23所在膜层的方向F上，侧面01的切面与底面02的夹角可以逐渐增大。例如，在有源层21指向源极23所在膜层的方向F上，具有侧面01的切面031、032，切面031与底面02的夹角a1可以小于切面032与底面02的夹角a2。由于在有源层21指向源极23所在膜层的方向F上，侧面01的切面与底面02的夹角逐渐增大，可以理解为，在有源层21指向源极23所在膜层的方向F上，过孔33的直径是逐渐增大的，因此过孔33与有源层的接触面积也逐渐增大，从而能够再进一步增大过孔33与有源层21的接触面积。并且，如此设置可以降低过孔的制备难度。
在一些可选的实施例中，仍以第五子膜层215的铟离子浓度和第七子膜层217的铟离子浓度均小于第六子膜层216的铟离子浓度为例，进一步的，第五子膜层215的铟离子浓度可以大于第七子膜层217的铟离子浓度。如图12所示，显示面板100可以包括氧化物晶体管20和低温多晶硅晶体管70，显示面板100也可以称为低温多晶氧化物(Low-TemperaturePolycrystalline Oxid，LTPO)类型的显示面板。
具体的，显示面板100还可以包括位于氧化物晶体管20的有源层朝向衬底10一侧的第二栅绝缘层312、位于第二栅绝缘层312朝向衬底10一侧的层间介质层35、位于层间介质层35朝向衬底10一侧的第二层间绝缘层34、位于第二层间绝缘层34朝向衬底10一侧的第三栅绝缘层313。氧化物晶体管20还可以包括第二栅极222，第二栅极222位于第二栅绝缘层312与层间介质层35之间。低温多晶硅晶体管70可以包括有源层71、栅极72、源极73和漏极74，其中，有源层71位于衬底与第三栅绝缘层313之间，栅极72位于第三栅绝缘层313与第二层间绝缘层34之间，源极73和漏极74位于层间绝缘层32背向衬底的一侧，源极73和漏极74各自通过过孔与有源层71连接。
层间绝缘层32通常包括氧化硅(SiOx)，第二层间绝缘层34通常包括氮化硅(SiNx)，第二层间绝缘层34含有氢，氢若扩散至氧化物晶体管的有源层20，则会造成有源层20出现短沟道效应，进而影响氧化物晶体管20的稳定性。为了尽量避免第二层间绝缘层34中的氢扩散至氧化物晶体管的有源层20，可以将第二栅绝缘层312的厚度设置为大于第一栅绝缘层311的厚度。然而由于第二栅绝缘层312的厚度大于第一栅绝缘层311的厚度，会导致第二栅绝缘层312的载流子迁移比较少，可以增大第五子膜层215的铟离子浓度，从而提高第五子膜层215的载流子浓度，改善或避免第二栅绝缘层312的载流子迁移比较少的问题。
在一些可选的实施例中，如图13至图15所示，仍以第五子膜层215的铟离子浓度和第七子膜层217的铟离子浓度均小于第六子膜层216的铟离子浓度为例，进一步的，第六子膜层216包括上表面051和侧面052，上表面051为第六子膜层216背向衬底10的表面，侧面052与上表面051连接，第七子膜层217与上表面051和侧面052接触。也就是说，第七子膜层217覆盖第六子膜层216，第六子膜层216被铟离子浓度较低的第五子膜层215和第七子膜层217所包围。如此可更好的防止第六子膜层216的铟扩散至有源层周围的绝缘层，从而更好的避免绝缘层的绝缘性被破坏。
可以理解的是，这里的侧面052背向过孔33，上文中所提的侧面01与过孔33接触。
另外，在第六子膜层216进一步划分为源漏搭接区161和非搭接区162的情况下，第七子膜层217整体上覆盖第六子膜层216。如图14所示，源漏搭接区161可以位于非搭接区162的两侧；或者，如图15所示，任意一个源漏搭接区161可以被非搭接区162包围。
申请人发现，氢扩散至高铟离子浓度的子膜层中，则会造成高铟离子浓度的子膜层出现短沟道效应，进而影响晶体管的稳定性。在一些可选的实施例中，仍以第五子膜层215的铟离子浓度和第七子膜层217的铟离子浓度均小于第六子膜层216的铟离子浓度为例，第五子膜层215的结晶度和第七子膜层217的结晶度可以均大于第六子膜层216的结晶度。由于第五子膜层215的结晶度和第七子膜层217的结晶度较大，第五子膜层215和第七子膜层217中会有较多的氧离子，氧离子与氢离子会发生化学反应生成氢氧离子，例如H++O2-→OH-，如此可以阻挡氢离子对第六子膜层216的伤害。
在一些可选的实施例中，仍以第五子膜层215的铟离子浓度和第七子膜层217的铟离子浓度均小于第六子膜层216的铟离子浓度为例，在第五子膜层215、第六子膜层216和第七子膜层217中，第五子膜层215的镓含量可以最大。如此可以使电子工作更稳定，利于氧化物晶体管20的工作稳定性。
在一些可选的实施例中，仍以第五子膜层215的铟离子浓度和第七子膜层217的铟离子浓度均小于第六子膜层216的铟离子浓度为例，在第五子膜层215、第六子膜层216和第七子膜层217中，第六子膜层216的氧含量可以是最小的。由于第六子膜层216的氧含量最小，因此第六子膜层216的氧空位较多，而氧空位越多，载流子浓度越大，如此可使第六子膜层216的载流子浓度更大，从而提高氧化物晶体管20的驱动能力。
在一些可选的实施例中，如图16所示，显示面板100可以包括第一显示区A1和第二显示区A2，第一显示区A1的像素密度(Pixels Per Inch，PPI)小于或者等于第二显示区A2的像素密度。示例性的，第一显示区A1可以至少部分被第二显示区A2包围。对应于第一显示区A1，可设置摄像头，从而形成具有屏下摄像头的全面屏结构，因此第一显示区A1的透光率需要比第二显示区A2的透光率高。第一显示区A1设置有第一像素驱动电路PX1，第二显示区A2设置有第二像素驱动电路PX2。由于本申请实施例提供的氧化物晶体管20能够增加开态电流以及驱动能力，并且氧化物晶体管20相对低温多晶硅(Low Temperature Poly-Silicon，LTPS)晶体管具有更高的透明度，因此，第一像素驱动电路PX1中的驱动晶体管可以为本申请实施例提供的氧化物晶体管，提高第一显示区的透过率，增强摄像头的光捕获量，进一步的，第一像素驱动电路PX1中的所有晶体管均可以为本申请实施例提供的氧化物晶体管。而相对于氧化物晶体管，低温多晶硅晶体管具有更高的迁移率，因此第二像素驱动电路PX中的驱动晶体管可以为低温多晶硅晶体管，而氧化物晶体管具有更低的漏电流，因此第二像素驱动电路PX中的至少部分开关晶体管可以为本申请实施例提供的氧化物晶体管，以保证第二像素电路的驱动能力以及稳定性。
本申请还提供了一种显示装置，包括本申请提供的显示面板。请参考图17，图17是本申请实施例提供的一种显示装置的结构示意图。图17提供的显示装置1000包括本申请上述任一实施例提供的显示面板100。图17实施例仅以手机为例，对显示装置1000进行说明，可以理解的是，本申请实施例提供的显示装置，可以是电脑、电视、车载显示装置等其他具有显示功能的显示装置，本申请对此不作具体限制。本申请实施例提供的显示装置，具有本申请实施例提供的显示面板的有益效果，具体可以参考上述各实施例对于显示面板的具体说明，本实施例在此不再赘述。
依照本申请如上文所述的实施例，这些实施例并没有详尽叙述所有的细节，也不限制该申请仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本申请的原理和实际应用，从而使所属技术领域技术人员能很好地利用本申请以及在本申请基础上的修改使用。本申请仅受权利要求书及其全部范围和等效物的限制。

Claims (24)

1.一种显示面板，其特征在于，包括：
衬底；
氧化物晶体管，位于所述衬底的一侧，所述氧化物晶体管包括有源层，所述有源层包括层叠设置的多个子膜层，至少两个所述子膜层的铟离子浓度不同。
2.根据权利要求1所述的显示面板，其特征在于，在远离所述衬底的方向上，多个所述子膜层以高低铟离子浓度膜层交替的方式排布，或者，多个所述子膜层以低高铟离子浓度膜层交替的方式排布。
3.根据权利要求2所述的显示面板，其特征在于，所述有源层包括奇数个所述子膜层，且在所述显示面板的厚度方向上，与所述衬底的距离最近的所述子膜层为第一子膜层，与所述衬底的距离最远的所述子膜层为第二子膜层，所述第一子膜层的铟离子浓度小于与其相邻的子膜层的铟离子浓度，所述第二子膜层的铟离子浓度小于与其相邻的子膜层的铟离子浓度。
4.根据权利要求2所述的显示面板，其特征在于，所述有源层包括两个所述子膜层，两个所述子膜层分别为第三子膜层和第四子膜层；
所述第四子膜层位于所述第三子膜层背向所述衬底的一侧，所述第四子膜层的铟离子浓度大于所述第三子膜层的铟离子浓度。
5.根据权利要求4所述的显示面板，其特征在于，所述第四子膜层的厚度小于所述第三子膜层的厚度。
6.根据权利要求5所述的显示面板，其特征在于，所述第四子膜层的厚度小于50埃，所述第三子膜层的厚度小于100埃。
7.根据权利要求2所述的显示面板，其特征在于，所述有源层包括三个所述子膜层，三个所述子膜层分别为第五子膜层、第六子膜层和第七子膜层；
所述第六子膜层位于所述第五子膜层背向所述衬底的一侧，所述第七子膜层位于所述第六子膜层背向所述衬底的一侧；
所述第五子膜层的铟离子浓度和所述第七子膜层的铟离子浓度均小于所述第六子膜层的铟离子浓度。
8.根据权利要求7所述的显示面板，其特征在于，所述第五子膜层的厚度和所述第六子膜层的厚度均大于所述第七子膜层的厚度。
9.根据权利要求7所述的显示面板，其特征在于，所述第五子膜层的铟离子浓度大于所述第七子膜层的铟离子浓度。
10.根据权利要求7所述的显示面板，其特征在于，所述第六子膜层包括上表面和侧面，所述上表面为所述第六子膜层背向所述衬底的表面，所述侧面与所述上表面连接，所述第七子膜层与所述上表面和所述侧面接触。
11.根据权利要求8所述的显示面板，其特征在于，所述第五子膜层的厚度小于100埃，所述第六子膜层的厚度小于50埃，所述第七子膜层的厚度介于10埃～30埃之间。
12.根据权利要求7所述的显示面板，其特征在于，所述显示面板还包括栅绝缘层和层间绝缘层，所述氧化物晶体管还包括栅极、源极和漏极；
所述栅绝缘层位于所述有源层背向所述衬底的一侧，所述栅极位于所述栅绝缘层背向所述衬底的一侧，所述层间绝缘层覆盖所述栅极，所述源极和所述漏极位于所述层间绝缘层背向所述衬底的一侧；
所述源极和所述漏极各通过过孔与所述有源层连接，所述过孔贯穿所述第七子膜层、所述第六子膜层且延伸至所述第五子膜层。
13.根据权利要求7所述的显示面板，其特征在于，所述第五子膜层的结晶度和所述第七子膜层的结晶度均大于所述第六子膜层的结晶度。
14.根据权利要求1所述的显示面板，其特征在于，所述显示面板还包括第一栅绝缘层和层间绝缘层，所述氧化物晶体管还包括第一栅极、源极和漏极；
所述第一栅绝缘层位于所述有源层背向所述衬底的一侧，所述第一栅极位于所述第一栅绝缘层背向所述衬底的一侧，所述层间绝缘层覆盖所述第一栅极，所述源极和所述漏极位于所述层间绝缘层背向所述衬底的一侧；
所述源极和所述漏极各通过过孔与所述有源层连接，所述过孔的直径为θ，其中2μm≤θ≤3μm。
15.根据权利要求14所述的显示面板，其特征在于，所述有源层靠近所述过孔一侧的表面为侧面，所述侧面背离所述过孔凸起。
16.根据权利要求15所述的显示面板，其特征在于，由所述有源层指向所述源极所在膜层的方向上，所述侧面的切面与所述有源层朝向所述衬底的一侧表面的夹角逐渐增大。
17.根据权利要求7所述的显示面板，其特征在于，所述第六子膜层包括源漏搭接区和非搭接区，所述源漏搭接区的铟离子浓度大于所述非搭接区的铟离子浓度。
18.根据权利要求1所述的显示面板，其特征在于，所述显示面板包括电容，所述电容的一个极板和至少两个所述子膜层中铟离子浓度高的子膜层设置为同层且同材料。
19.根据权利要求17所述的显示面板，其特征在于，所述显示面板包括电容，所述电容的一个极板和所述源漏搭接区设置为同层且同材料。
20.根据权利要求7所述的显示面板，其特征在于，在所述第五子膜层、所述第六子膜层和所述第七子膜层中，所述第五子膜层的镓含量最大。
21.根据权利要求7所述的显示面板，其特征在于，在所述第五子膜层、所述第六子膜层和所述第七子膜层中，所述第六子膜层的氧含量最小。
22.根据权利要求1所述的显示面板，其特征在于，所述显示面板包括第一显示区和第二显示区，所述第一显示区的像素密度小于或等于所述第二显示区的像素密度，所述第一显示区设置有第一像素电路，所述第二显示区设置有第二像素电路；
所述第一像素电路中的驱动晶体管为所述氧化物晶体管，所述第二像素电路中的驱动晶体管为低温多晶硅晶体管，所述第二像素电路中的至少部分开关晶体管为所述氧化物晶体管。
23.根据权利要求1所述的显示面板，其特征在于，所述子膜层的材料包括铟镓锌氧化物。
24.一种显示装置，其特征在于，包括如权利要求1至23任一项所述显示面板。
CN202111110434.3A 2021-09-18 2021-09-18 显示面板及显示装置 Pending CN113889488A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111110434.3A CN113889488A (zh) 2021-09-18 2021-09-18 显示面板及显示装置
US17/583,970 US20230093539A1 (en) 2021-09-18 2022-01-25 Display panel and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111110434.3A CN113889488A (zh) 2021-09-18 2021-09-18 显示面板及显示装置

Publications (1)

Publication Number Publication Date
CN113889488A true CN113889488A (zh) 2022-01-04

Family

ID=79009799

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111110434.3A Pending CN113889488A (zh) 2021-09-18 2021-09-18 显示面板及显示装置

Country Status (2)

Country Link
US (1) US20230093539A1 (zh)
CN (1) CN113889488A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090250693A1 (en) * 2008-04-03 2009-10-08 Hong-Han Jeong Thin film transistor, display device, including the same, and associated methods
CN106158978A (zh) * 2016-07-08 2016-11-23 武汉华星光电技术有限公司 薄膜晶体管、阵列基板及其制备方法
CN107104150A (zh) * 2017-05-02 2017-08-29 深圳市华星光电技术有限公司 金属氧化物tft器件及其制作方法
WO2019108038A1 (ko) * 2017-12-01 2019-06-06 엘지이노텍 주식회사 반도체 소자
CN110649073A (zh) * 2019-09-24 2020-01-03 武汉天马微电子有限公司 一种显示面板及显示装置
CN111769148A (zh) * 2020-06-30 2020-10-13 武汉天马微电子有限公司 显示面板和显示装置
CN112038381A (zh) * 2020-09-10 2020-12-04 武汉天马微电子有限公司 显示面板及显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6559914B1 (en) * 2001-07-05 2003-05-06 International Rectifier Corp. Conductive black matrix layer for LCD display connected to gate through two vias
US8946066B2 (en) * 2011-05-11 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US11177293B2 (en) * 2017-12-15 2021-11-16 Boe Technology Group Co., Ltd. Array substrate and fabricating method thereof, and display device
CN112534578A (zh) * 2018-05-09 2021-03-19 深圳市柔宇科技股份有限公司 阵列基板及其制作方法、显示装置
KR20210004658A (ko) * 2019-07-05 2021-01-13 주성엔지니어링(주) 박막 트랜지스터
CN113838801A (zh) * 2020-06-24 2021-12-24 京东方科技集团股份有限公司 半导体基板的制造方法和半导体基板
CN113192988A (zh) * 2021-04-23 2021-07-30 深圳市华星光电半导体显示技术有限公司 一种显示器件

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090250693A1 (en) * 2008-04-03 2009-10-08 Hong-Han Jeong Thin film transistor, display device, including the same, and associated methods
CN106158978A (zh) * 2016-07-08 2016-11-23 武汉华星光电技术有限公司 薄膜晶体管、阵列基板及其制备方法
CN107104150A (zh) * 2017-05-02 2017-08-29 深圳市华星光电技术有限公司 金属氧化物tft器件及其制作方法
WO2019108038A1 (ko) * 2017-12-01 2019-06-06 엘지이노텍 주식회사 반도체 소자
CN110649073A (zh) * 2019-09-24 2020-01-03 武汉天马微电子有限公司 一种显示面板及显示装置
CN111769148A (zh) * 2020-06-30 2020-10-13 武汉天马微电子有限公司 显示面板和显示装置
CN112038381A (zh) * 2020-09-10 2020-12-04 武汉天马微电子有限公司 显示面板及显示装置

Also Published As

Publication number Publication date
US20230093539A1 (en) 2023-03-23

Similar Documents

Publication Publication Date Title
US9698164B2 (en) Display and electronic unit
US8294150B2 (en) Panel structure including transistor and connecting elements, display device including the same, and methods of manufacturing panel structure and display device
US11980059B2 (en) Array substrate and manufacturing method thereof including via hole to facilitate dehydrogenation, display panel, and display device
CN109860224B (zh) 显示基板及其制作方法、显示面板、显示装置
CN115148155B (zh) 显示面板和显示装置
US20240032336A1 (en) Array substrate, manufacturing method thereof, and organic light-emitting diode display panel
KR20120112050A (ko) 표시 장치 및 전자 기기
US20220149137A1 (en) Display substrate, method for manufacturing same, and display apparatus
CN109192144B (zh) 补偿子像素单元、制作及驱动方法、像素结构及显示面板
US20240206267A1 (en) Display substrate, manufacturing method thereof and display device
CN111834292B (zh) 一种显示基板及其制作方法、显示面板及显示装置
US20240087529A1 (en) Display substrate and display device
CN102237372B (zh) 阵列基底和制造该阵列基底的方法
KR20120080473A (ko) 유기 발광 표시 장치 및 그의 제조 방법
US20220181399A1 (en) Electroluminescence Display Apparatus
US11818920B2 (en) Display panel and manufacturing method thereof, display device
CN113889488A (zh) 显示面板及显示装置
WO2022205260A1 (zh) 像素驱动电路及其驱动方法、显示面板
CN112736092B (zh) 阵列基板及其制备方法、显示面板
CN115064568A (zh) 显示面板及其制造方法、显示装置
US10784291B2 (en) Pixel array substrate
US20240038151A1 (en) Display panel and display device
KR20190117860A (ko) 표시 장치
CN112820743B (zh) 显示面板及其制作方法、显示装置
CN213936191U (zh) 阵列基板、显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination