CN113868854B - 一种分布式沟道铁电晶体管FeFET建模方法 - Google Patents

一种分布式沟道铁电晶体管FeFET建模方法 Download PDF

Info

Publication number
CN113868854B
CN113868854B CN202111119437.3A CN202111119437A CN113868854B CN 113868854 B CN113868854 B CN 113868854B CN 202111119437 A CN202111119437 A CN 202111119437A CN 113868854 B CN113868854 B CN 113868854B
Authority
CN
China
Prior art keywords
ferroelectric
channel
voltage
formula
polarization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111119437.3A
Other languages
English (en)
Other versions
CN113868854A (zh
Inventor
黄芊芊
苏畅
张立宁
冯宁
王凯枫
焦彦欣
黄如
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN202111119437.3A priority Critical patent/CN113868854B/zh
Publication of CN113868854A publication Critical patent/CN113868854A/zh
Application granted granted Critical
Publication of CN113868854B publication Critical patent/CN113868854B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/20Design optimisation, verification or simulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种分布式沟道铁电晶体管FeFET的建模方法,本发明结合了空间分布的沟道表面势与铁电极化翻转之间的相互耦合,可以准确刻画不同漏端电压下金属‑铁电‑界面层‑半导体(MFIS)结构的FeFET电学特性,避免了使用传统模型带来的较大偏差。本发明的模型可以进一步计入铁电材料参数呈现空间非均匀分布时对器件特性的影响,使之能够进一步涵盖实际多畴铁电材料参数空间位置波动带来的涨落,有效地评估不同参数、不同畴的尺寸等情形下MFIS‑FeFET电学特性的分散程度。

Description

一种分布式沟道铁电晶体管FeFET建模方法
技术领域
本发明涉及半导体器件技术领域,具体涉及一种涵盖空间分布效应与参数涨落的分布式沟道铁电晶体管FeFET建模方法。
背景技术
随着集成电路产业的蓬勃发展,构成芯片的基本元器件——金属-氧化层-场效应晶体管(MOSFET)的特征尺寸不断缩小。尽管器件性能不断提升,但伴随着集成度的增加,芯片功耗急剧上升。与此同时,物联网、可穿戴设备、智能医疗等新兴领域的快速发展,使人们对低功耗的需求愈发迫切。近年来,在诸多涌现的新型低功耗器件中,铁电场效应晶体管(FeFET)凭借其结构简单、低功耗等优势而备受关注,尤其在2011年与CMOS工艺兼容的掺杂氧化铪基铁电材料的发现,推动了其如火如荼的研究。基于该种材料制备的铁电晶体管以其良好的可微缩性、低编程功耗、高擦写速度等优势更被视作新型存储器件的佼佼者。因此,针对铁电晶体管建立准确简洁的器件模型,使之在准确刻画器件特性的同时,又能适用于后续的电路仿真,是十分重要的。
目前,普遍使用的FeFET是制备工序简单的金属-铁电层-界面层-半导体(MFIS)结构,其本质上是铁电和半导体之间局部耦合的分布式沟道结构。在该结构中,当对器件漏端施加电压以造成源漏两端的电势差时,沿沟道方向半导体的表面势存在梯度。由于铁电与半导体之间的直接耦合,铁电极化翻转将受表面势的影响而呈现空间不均匀分布的性质,因此受极化翻转调控的沟道导通程度也将具有空间分布的性质,最终影响器件的宏观电学特性。与此同时,伴随着实际多畴铁电材料宏观参数的空间位置波动,极化翻转以及相应沟道导通程度的空间不均匀分布将愈发显著。不难推知,铁电材料参数的空间位置波动将引起FeFET电学特性的涨落。然而,国内外研究针对FeFET的模型,除了基于朗道-金兹堡方程的有限元方法外(该方法的计算过程繁琐耗时,不利于电路仿真),大多将FeFET看作铁电层和MOSFET经由金属节点直接串联的结果,即金属-铁电层-金属-界面层-半导体(MFMIS)结构,这种集总的处理方法不仅忽略了沿沟道方向铁电极化翻转的非均匀分布效应,更无法刻画多畴铁电的材料参数存在空间位置波动时带来的器件特性涨落。显然,常规的模型方法不适用于描述具有空间分布效应的分布式沟道MFIS-FeFET的电学特性。因此,需要建立一种新的建模方法,使之能准确高效地描述MFIS-FeFET的器件特性。
发明内容
针对以上现有建模方法中存在的问题,本发明提出了一种涵盖空间分布效应和参数涨落的分布式沟道铁电晶体管FeFET的建模方法。相比于传统铁电晶体管FeFET建模方法,本发明的建模方法在计入空间分布效应的基础上,保持了较为简洁的实现方式,避免了较为冗杂的迭代计算,有望用于相关器件的电路仿真。
本发明的目的在于提出一种涵盖空间分布效应和参数涨落的分布式沟道铁电晶体管FeFET建模方法。
对于空间分布效应的建模方法实现,基于铁电和半导体局部直接耦合的性质,在建模方法的过程中着重体现非均匀分布的沟道表面势对铁电极化翻转的影响。
本发明的技术方案如下:
一种分布式沟道铁电晶体管FeFET的建模方法,参见图1,包括以下步骤:
1)由传统FeFET模型得到均匀分布的铁电电压VFE0、均匀分布的极化翻转强度PFE0以及存在中间金属节点时的节点电压Vg,并以VFE0和PFE0分别作为铁电电压和极化翻转强度的初值;
2)根据节点电压Vg计算得到铁电晶体管的源、漏两端的表面势
3)计算铁电晶体管的漏、源两端的表面势之差将该值N等分,基于电流连续性方程,计算得到N等分后各分段点的沟道位置Xi
4)作线性插值近似,得到空间非均匀分布的沟道表面势
5)根据沟道表面势和极化翻转强度初值PFE0计算得到该点上方的局部铁电电压VFE(xk);遍历从铁电晶体管的源到漏的沟道各位置,得到沿沟道方向呈现空间分布的铁电电压;
6)将铁电电压VFE(xk)代入到铁电极化-电压关系中,计算得到空间非均匀分布的极化翻转强度PFE(xk);
7)通过极化翻转强度PFE(xk)得到铁电晶体管FeFET此时的等效阈值电压VTH,即ID-VG,最终得到铁电晶体管FeFET电学特性的宏观模型。
上述建模方法可通过SPICE软件或MATLAB软件来实现。
本发明的技术效果如下:
和传统的建模方法相比,本发明提出的涵盖空间分布效应和参数涨落的分布式沟道铁电晶体管FeFET的模型考虑了空间分布的沟道表面势与铁电极化翻转之间的相互耦合,因而可以准确刻画不同漏端电压下MFIS-FeFET的电学特性,避免了使用传统模型带来的较大偏差。同时,本发明的模型可以描述铁电材料参数呈现空间非均匀分布时对器件特性的影响,使之能够进一步涵盖铁电材料参数空间位置波动带来的涨落,即有效地评估不同参数、不同畴的尺寸等情形下MFIS-FeFET电学特性的分散程度。综上,通过本发明所提出的建模方法,既能得到实际MFIS结构中非均匀分布的极化翻转对器件特性的影响,又能涵盖实际多畴铁电材料参数空间分布带来的电学特性涨落,对优化铁电晶体管FeFET的器件性能与电路应用研究,具有十分重要的意义。
附图说明
图1为本发明分布式沟道铁电晶体管FeFET建模方法的流程示意图;
图2为本发明实施例中模型拟合仿真结果示意图;
图3为本发明实施例中铁电材料的空间形貌示意图;
图4为本发明实施例中针对MFIS-FeFET的铁电材料参数呈现如图3所示的空间分布时,模型与Sentaurus TCAD仿真软件分别得到的电流-电压特性示意图。
具体实施方式
下面结合附图,通过实施例进一步对本发明的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本发明的一部分实施例,而不是全部的实施例。基于本发明的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明的保护范围。
首先以铁电参数均匀分布的MFIS-FeFET为研究对象。参照图1,建模方法流程如下:
1)已知铁电晶体管FeFET的电压偏置,基于传统的FeFET模型,通过铁电层和MOSFET串联结构的分压关系和电荷守恒方程,得到铁电电压的初值VFE0和极化翻转强度的初值PFE0;采用公式(1)(2)联立,自洽求解,同时得到铁电电压与极化翻转强度的初值VFE0、PFE0以及铁电层和下方的界面层、半导体直接通过中间的金属节点连接时中间金属节点电压Vg
VG=VFE0+Vg (1)
Qg=QFE=PFE00εrVFE0 (2)
公式(1)中VG为给定栅电压偏置,VFE0为铁电电压初值,Vg为中间金属节点电压;公式(2)中Qg为栅电荷,QFE为铁电电荷,PFE0为极化翻转强度初值,ε0、εr分别为真空介电常数和铁电中介电成分的相对介电常数。
2)根据节点电压Vg计算得到铁电晶体管的源、漏两端的表面势
公式(3)中为源或漏的表面势,/>为源或漏表面势的初始猜测值,g为关于/>的函数,g’和g”分别为g相对于/>的一阶和二阶导数;
公式(4)为g的具体表达,其中VFB为未计入铁电层时器件的平带电压,sign为符号函数,当括号内的取值为正,则为+1,若取值为负,则为-1,若取值为0,则取作0;γ为体因子,表达为其中q为单位电荷量,εSi为硅衬底的介电常数,Na为硅衬底的掺杂浓度,Cox为晶体管中除了铁电层以外的氧化层电容;Vt为热电压,VC为源或漏端准费米能级的位置,对于源端,VC=0,对于漏端,VC=VDS,即漏电压的大小。
3)计算铁电晶体管的漏、源两端的表面势之差将该值N等分,基于电流连续性方程,计算得到N等分后各分段点的沟道位置Xi
公式(5)中L为沟道长度,f为沟道位置Xi处沟道表面势的函数,其形式如公式(6)所示;
公式(6)中μ为沟道载流子迁移率,Cox、VFB、Vt以及γ的含义与公式(4)一致,VG为栅电压偏置的大小,与公式(1)中一致,i是从源开始N等分的序号;
公式(7)为沟道位置Xi处的沟道表面势,是将源漏表面势N等分后的结果。
这里使用的是长沟器件的电流连续性表现形式,但本建模方法所描述的范围不限于长沟器件。
4)作线性插值近似,得到任意沟道位置xk处沟道表面势
公式(8)中Xi和Xi-1分别为第i和第i-1个等分点的沟道位置,和/>分别为相应的表面势。这里应使指定沟道位置xk处于Xi和Xi-1的区间内。
5)根据沟道中局部某点的沟道表面势和极化翻转强度初值PFE0,由串联分压关系,计算得到该点上方的局部铁电电压VFE(xk);遍历从铁电晶体管的源到漏的沟道各位置,得到沿沟道方向呈现空间分布的铁电电压;
根据公式(9)计算得到空间分布的铁电电压VFE(xk):
公式(9)中Cox为界面层电容,CFE为铁电层介电成分电容,VG和VFB的含义与公式(4)中的一致,为空间分布的沟道表面势,xk为局部铁电所处的沟道位置,PFE0为铁电极化初值,δ是修正系数。
6)将铁电电压VFE(xk)代入到铁电极化-电压关系中,计算得到沿沟道方向空间分布的极化翻转PFE(xk),本实施例中选用的极化-电压关系,与Sentaurus TCAD仿真软件中嵌套的准静态Presiach模型一致,空间分布的极化翻转PFE(xk)和空间分布的铁电电压VFE(xk)关系如下:
公式(10)中↓↑表示极化的翻转方向,当极化翻转方向向下时,公式(10)中的±号取作+,当极化翻转方向向上时,公式(10)中的±号取作-;EC(xk)为沟道位置xk处铁电畴的矫顽电场,tFE为铁电层的厚度,Ps和Pr分别为铁电的饱和极化强度与剩余极化强度。
7)根据极化翻转强度PFE(xk),计算得到铁电晶体管FeFET此时的等效阈值电压VTH,得到铁电晶体管FeFET的转移特性,即ID-VG,并以基于阈值电压的表达式,最终得到铁电晶体管FeFET电学特性的宏观模型。
根据公式(11)计算得到等效阈值电压VTH
公式(11)中VFB和公式(4)中含义一致,ΦB为半导体沟道的费米势,εSi为半导体沟道的相对介电常数,q为电子电荷量,Na为半导体沟道的掺杂浓度,Ctotal为界面层电容Cox与铁电介电成分电容CFE的串联结果。PFE(xk)为空间分布的铁电极化强度,αk为占比系数。
根据公式(12)计算铁电晶体管FeFET的电流IDS
公式(12)中W为沟道宽度,n可表达为VTH为等效阈值电压,VDS为漏源电压差,该式中VG、Vt、L、μ、Ctotal的含义已分别于前述公式(1)、(4)、(5)、(6)、(11)中给出。这里给出的是长沟器件的电流表达式,但本建模方法所描述的范围不限于长沟器件。
如图2所示,该实施例中针对铁电参数均匀分布的MFIS-FeFET,模型与SentaurusTCAD仿真软件分别得到的电流-电压特性,本发明的模型可以较为准确地拟合仿真结果。
除此之外,以铁电参数空间分布时的MFIS-FeFET作为研究对象。实施例中铁电材料的矫顽电场EC呈现如图3所示的空间形貌,铁电材料的矫顽电场EC呈现非均匀分布时的一种空间形貌。建模方法流程与上述基本一致,但应考虑到参数差异对具体的极化-电压关系的影响,对于不同的铁电参数,该关系的具体表达式不同。将模型结果与仿真结果一同绘制在图4中,本发明的模型在计入铁电参数空间分布的情形下依然能取得较为准确的拟合效果。除了涵盖了传统模型忽略的沟道电势与极化翻转的直接局部耦合外,相比于仿真,其实现方式也更为简洁。
需要注意的是,公布实施例的目的在于帮助进一步理解本发明,但是本领域的技术人员可以理解:在不脱离本发明及所附的权利要求的精神和范围内,各种替换和修改都是可能的。因此,本发明不应局限于实施例所公开的内容,本发明要求保护的范围以权利要求书界定的范围为准。

Claims (10)

1.一种分布式沟道铁电晶体管FeFET的建模方法,包括以下步骤:
1)由传统FeFET模型得到均匀分布的铁电电压VFE0、均匀分布的极化翻转强度PFE0以及存在中间金属节点时的节点电压Vg,并以VFE0和PFE0分别作为铁电电压和极化翻转强度的初值;
2)根据节点电压Vg计算得到铁电晶体管的源、漏两端的表面势φs(S)、φs(D)
3)计算铁电晶体管的漏、源两端的表面势之差φs(D)s(S),将该值N等分,基于电流连续性方程,计算得到N等分后各分段点的沟道位置Xi
4)作线性插值近似,得到空间非均匀分布的沟道表面势φs(xk);
5)根据沟道表面势和极化翻转强度初值PFE0计算得到该点上方的局部铁电电压VFE(xk);遍历从铁电晶体管的源到漏的沟道各位置,得到沿沟道方向呈现空间分布的铁电电压;
6)将铁电电压VFE(xk)代入到铁电极化-电压关系中,计算得到空间非均匀分布的极化翻转强度PFE(xk);
7)通过极化翻转强度PFE(xk)得到铁电晶体管FeFET此时的等效阈值电压VTH,即ID-VG,VG为给定栅电压偏置,最终得到铁电晶体管FeFET电学特性的宏观模型。
2.如权利要求1所述的建模方法,其特征在于,步骤1)中根据公式(1)(2)得到铁电电压与极化翻转强度的初值VFE0、PFE0,以及节点电压Vg
VG=VFE0+Vg (1)
Qg=QFE=PFE00εrVFE0 (2)
公式(1)中VG为给定栅电压偏置,VFE0为铁电电压初值,Vg为中间金属节点电压;公式(2)中Qg为栅电荷,QFE为铁电电荷,PFE0为极化翻转强度初值,ε0、εr分别为真空介电常数和铁电中介电成分的相对介电常数。
3.如权利要求1所述的建模方法,其特征在于,步骤2)中根据公式(3)(4)得到源、漏两端的表面势φs(S)、φs(D)
公式(3)中为源或漏的表面势,/>为源或漏表面势的初始猜测值,g为关于/>的函数,g’和g”分别为g相对于/>的一阶和二阶导数;
公式(4)为g的具体表达,其中VFB为未计入铁电层时器件的平带电压,sign为符号函数,当括号内的取值为正,则为+1,若取值为负,则为-1,若取值为0,则取作0;γ为体因子,表达为其中q为单位电荷量,εSi为硅衬底的介电常数,Na为硅衬底的掺杂浓度,Cox为晶体管中除了铁电层以外的氧化层电容;Vt为热电压,VC为源或漏端准费米能级的位置,对于源端,VC=0,对于漏端,VC=VDS
4.如权利要求1所述的建模方法,其特征在于,步骤3)中根据公式(5)(6)(7)得到N等分后各分段点的沟道位置Xi
公式(5)中L为沟道长度,f为沟道位置Xi处沟道表面势的函数,其形式如公式(6)所示;公式(6)中μ为沟道载流子迁移率,Cox、VFB、Vt以及γ的含义与公式(4)一致,VG为栅电压偏置的大小,与公式(1)中一致,i是从源开始N等分的序号。
5.如权利要求1所述的建模方法,其特征在于,步骤4)中根据公式(8)得到任意沟道位置xk处沟道表面势
公式(8)中Xi和Xi-1分别为第i和第i-1个等分点的沟道位置,和/>分别为相应的表面势。
6.如权利要求1所述的建模方法,其特征在于,步骤5)中根据公式(9)计算得到空间分布的铁电电压VFE(xk):
公式(9)中Cox为界面层电容,CFE为铁电层介电成分电容,VG和VFB的含义与公式(4)中的一致,为空间分布的沟道表面势,xk为局部铁电所处的沟道位置,PFE0为极化翻转强度的初值,δ是修正系数。
7.如权利要求1所述的建模方法,其特征在于,步骤6)中空间分布的极化翻转PFE(xk)和空间分布的铁电电压VFE(xk)关系如下:
公式(10)中↓↑表示极化的翻转方向,当极化翻转方向向下时,公式(10)中的±号取作+,当极化翻转方向向上时,公式(10)中的±号取作-;EC(xk)为沟道位置xk处铁电畴的矫顽电场,tFE为铁电层的厚度,Ps和Pr分别为铁电的饱和极化强度与剩余极化强度。
8.如权利要求1所述的建模方法,其特征在于,步骤7)中根据公式(11)计算得到等效阈值电压VTH
公式(11)中VFB和公式(4)中含义一致,ΦB为半导体沟道的费米势,εSi为半导体沟道的相对介电常数,q为电子电荷量,Na为半导体沟道的掺杂浓度,Ctotal为界面层电容Cox与铁电介电成分电容CFE的串联结果,PFE(xk)为空间分布的铁电极化强度,αk为占比系数。
9.如权利要求3所述的建模方法,其特征在于,步骤7)中根据公式(12)计算铁电晶体管FeFET的电流IDS
公式(12)中W为沟道宽度,n表达为VTH为等效阈值电压,VDS为漏源电压差,L的含义与公式(5)中的一致,μ的含义与公式(6)中的一致,Ctotal的含义与公式(11)中的一致。
10.如权利要求1所述的建模方法,其特征在于,用SPICE或MATLAB软件实现。
CN202111119437.3A 2021-09-24 2021-09-24 一种分布式沟道铁电晶体管FeFET建模方法 Active CN113868854B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111119437.3A CN113868854B (zh) 2021-09-24 2021-09-24 一种分布式沟道铁电晶体管FeFET建模方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111119437.3A CN113868854B (zh) 2021-09-24 2021-09-24 一种分布式沟道铁电晶体管FeFET建模方法

Publications (2)

Publication Number Publication Date
CN113868854A CN113868854A (zh) 2021-12-31
CN113868854B true CN113868854B (zh) 2024-06-18

Family

ID=78993589

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111119437.3A Active CN113868854B (zh) 2021-09-24 2021-09-24 一种分布式沟道铁电晶体管FeFET建模方法

Country Status (1)

Country Link
CN (1) CN113868854B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115112990B (zh) * 2022-08-31 2023-01-10 之江实验室 一种用于提取铁电材料动态阻尼因子的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102779205A (zh) * 2012-06-20 2012-11-14 上海华力微电子有限公司 一种短沟道围栅结构mosfet的阈值电压解析模型
CN106537509A (zh) * 2014-07-23 2017-03-22 纳姆实验有限责任公司 电荷存储铁电存储器混合体和擦除方案

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5687355A (en) * 1995-08-21 1997-11-11 Motorola, Inc. Apparatus and method for modeling a graded channel transistor
CN107423463B (zh) * 2017-02-23 2020-10-27 湘潭大学 一种铁电场效应晶体管模型的建立方法和***
CN110222456A (zh) * 2019-06-17 2019-09-10 常州工学院 一种含电极铁电材料产生大电卡效应的相场模拟方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102779205A (zh) * 2012-06-20 2012-11-14 上海华力微电子有限公司 一种短沟道围栅结构mosfet的阈值电压解析模型
CN106537509A (zh) * 2014-07-23 2017-03-22 纳姆实验有限责任公司 电荷存储铁电存储器混合体和擦除方案

Also Published As

Publication number Publication date
CN113868854A (zh) 2021-12-31

Similar Documents

Publication Publication Date Title
Servati et al. Above-threshold parameter extraction and modeling for amorphous silicon thin-film transistors
Hong et al. Electrical modeling of thin-film transistors
Singh et al. A novel electrostatically doped ferroelectric Schottky barrier tunnel FET: process resilient design
CN113868854B (zh) 一种分布式沟道铁电晶体管FeFET建模方法
JP3269459B2 (ja) Misfetのオーバラップ長の測定方法、測定装置、抽出プログラムを記録した記録媒体
CN111368490A (zh) 横向双扩散晶体管的电路模型及其建模方法
Marani et al. Noise effects in the Design of Digital Circuits Based on CNTFET
Gajal et al. Design and performance enhancement of doping-less field effect transistor with the help of negative capacitance technique
Pahariya et al. A new surface potential-based analytical model for MFIS NCFETs
Kumar et al. Negative capacitance gate-all-around PZT silicon nanowire with high-K/metal gate MFIS structure for low SS and high I on/I off
Lu et al. Roles of interface and oxide trap density in the kinked current behavior of Al/SiO2/Si (p) structures with ultra-thin oxides
Vallisree et al. Comparative characteristics study of the effect of various gate dielectrics on ZnO TFT
Hashim Investigation and design of ion-implanted MOSFET based on (18 nm) channel length
CN108416179A (zh) 一种负电容场效应晶体管中抑制随机掺杂效应的建模方法
Lee et al. Electrical characteristics of MOSFETs using low-pressure chemical-vapor-deposited oxide
Neudeck et al. A simplified model for the static characteristics of amorphous silicon thin-film transistors
JPS5926964B2 (ja) 基準電圧発生装置
He et al. Diamond inverter consisted of high mobility and low on-resistance enhancement-mode CH diamond MISFET
Carvou et al. Hall effect magnetic sensors based on polysilicon TFTs
Wang et al. Improved Tradeoff Between Subthreshold Swing and Hysteresis for MoS 2 Negative-Capacitance FETs by Optimizing Gate-Stack of Hf 1− x Zr x O 2/Al 2 O 3
Alsharif et al. Effect of patterning on the performance of p-type Cu2O TFTs: a 3D simulation using COMSOL multiphysics
Liu et al. An improved drain-current model for FinFETs
Manzoor et al. Improved Surface Potential Based Compact Model for Bulk MOSFETs at Cryogenic Temperatures
Haque-Ahmed et al. Depletion mode MOSFET modelling for CAD
Yeh et al. Low-temperature processed MOSFETs with liquid phase deposited SiO/sub 2-x/F x as gate insulator

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant