CN113867830A - 一种基于通用闪存存储的***及其启动方法 - Google Patents
一种基于通用闪存存储的***及其启动方法 Download PDFInfo
- Publication number
- CN113867830A CN113867830A CN202111015675.XA CN202111015675A CN113867830A CN 113867830 A CN113867830 A CN 113867830A CN 202111015675 A CN202111015675 A CN 202111015675A CN 113867830 A CN113867830 A CN 113867830A
- Authority
- CN
- China
- Prior art keywords
- flash memory
- universal flash
- starting
- memory storage
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005055 memory storage Effects 0.000 title claims abstract description 121
- 238000000034 method Methods 0.000 title claims abstract description 30
- 230000003068 static effect Effects 0.000 claims abstract description 48
- 239000003999 initiator Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/445—Program loading or initiating
- G06F9/44505—Configuring for program initiating, e.g. using registry, configuration files
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本申请提供一种基于通用闪存存储的***及其启动方法,该***包括:互连的通用闪存存储设备和主机***;通用闪存存储设备包括第一通用闪存存储互连层;主机***包括第二通用闪存存储互连层、通用闪存存储启动控制器、静态随机存取存储器和中央处理器;通用闪存存储启动控制器,用于从通用闪存存储设备中获取启动数据,并将启动数据发送到静态随机存取存储器存储;通用闪存存储启动控制器,还用于当静态随机存取存储器接收到启动数据时,向中央处理器发送启动信号;中央处理器,用于当接收到启动信号后,执行启动数据以完成***的启动。从而采用通用闪存存储构建的***功耗较低,读写速度较快,***启动速度较快。
Description
技术领域
本申请涉及计算机领域,特别涉及一种基于通用闪存存储的***及其启动方法。
背景技术
现阶段,主要基于eMMC(Embedded Multi Media Card,嵌入式多媒体卡)标准或SD卡(Secure Digital Memory Card,安全数码卡)标准构建计算机的存储和启动***,功耗较高,读写速度较慢,***启动速度较慢。
发明内容
有鉴于此,本申请的目的在于提供一种基于通用闪存存储的***及其启动方法,功耗较低,读写速度较快,***启动速度较快。
为实现上述目的,本申请有如下技术方案:
第一方面,本申请实施例提供了一种基于通用闪存存储的***,包括:互连的通用闪存存储设备和主机***;所述通用闪存存储设备包括第一通用闪存存储互连层;所述主机***包括第二通用闪存存储互连层、通用闪存存储启动控制器、静态随机存取存储器和中央处理器;
所述通用闪存存储设备和所述主机***通过所述第一通用闪存存储互连层和所述第二通用闪存存储互连层互连;所述通用闪存存储启动控制器的一端与第二通用闪存存储互连层连接,另一端与所述静态随机存取存储器连接;所述静态随机存取存储器还与所述中央处理器连接;
所述通用闪存存储启动控制器,用于从所述通用闪存存储设备中获取启动数据,并将所述启动数据发送到所述静态随机存取存储器存储;
所述通用闪存存储启动控制器,还用于当所述静态随机存取存储器接收到所述启动数据时,向所述中央处理器发送启动信号;
所述中央处理器,用于当接收到所述启动信号后,执行所述启动数据以完成所述***的启动。
可选地,所述通用闪存存储设备还包括启动逻辑单元,所述从所述通用闪存存储设备获取启动数据,包括:
向所述启动逻辑单元发送第一指令,以校验所述启动逻辑单元是否可以访问;
若接收到可以访问指令,则向所述通用闪存存储设备发送读指令以获取所述启动数据。
可选地,所述校验所述启动逻辑单元是否可以访问,包括:
当所述第一指令与所述启动逻辑单元存储的预设指令一致时,则所述启动逻辑单元发送所述可以访问指令;
当所述第一指令与所述启动逻辑单元存储的预设指令不一致时,则所述启动逻辑单元发送拒绝访问指令。
可选地,所述通用闪存存储启动控制器,还用于控制所述第一通用闪存存储互连层和所述第二通用闪存存储互连层完成启动初始化。
可选地,所述读指令包括:
小型计算机***接口读指令。
第二方面,本申请实施例提供了一种基于通用闪存存储的***启动方法,所述***包括互连的通用闪存存储设备和主机***;所述通用闪存存储设备包括第一通用闪存存储互连层;所述主机***包括第二通用闪存存储互连层、通用闪存存储启动控制器、静态随机存取存储器和中央处理器;所述通用闪存存储设备和所述主机***通过所述第一通用闪存存储互连层和所述第二通用闪存存储互连层互连;所述通用闪存存储启动控制器的一端与第二通用闪存存储互连层连接,另一端与所述静态随机存取存储器连接;所述静态随机存取存储器还与所述中央处理器连接;所述方法包括:
从所述通用闪存存储设备中获取启动数据;
将所述启动数据发送到所述静态随机存取存储器存储;
当所述静态随机存取存储器接收到所述启动数据时,向所述中央处理器发送启动信号,以使所述中央处理器接收到所述启动信号后,执行所述启动数据以完成所述***的启动。
可选地,所述通用闪存存储设备还包括启动逻辑单元,所述从所述通用闪存存储设备获取启动数据,包括:
向所述启动逻辑单元发送第一指令,以校验所述启动逻辑单元是否可以访问;
若接收到可以访问指令,则向所述通用闪存存储设备发送读指令以获取所述启动数据。
可选地,所述校验所述启动逻辑单元是否可以访问,包括:
当所述第一指令与所述启动逻辑单元存储的预设指令一致时,则所述启动逻辑单元发送所述可以访问指令;
当所述第一指令与所述启动逻辑单元存储的预设指令不一致时,则所述启动逻辑单元发送拒绝访问指令。
可选地,在所述从所述通用闪存存储设备中获取启动数据之前,所述方法还包括:
控制所述第一通用闪存存储互连层和所述第二通用闪存存储互连层完成启动初始化。
可选地,所述读指令包括:
小型计算机***接口读指令。
本申请实施例提供了一种基于通用闪存存储的***及其启动方法,该***包括:互连的通用闪存存储设备和主机***;通用闪存存储设备包括第一通用闪存存储互连层;主机***包括第二通用闪存存储互连层、通用闪存存储启动控制器、静态随机存取存储器和中央处理器;通用闪存存储设备和主机***通过第一通用闪存存储互连层和第二通用闪存存储互连层互连;通用闪存存储启动控制器的一端与第一通用闪存存储互连层连接,另一端与静态随机存取存储器连接;静态随机存取存储器还与中央处理器连接;通用闪存存储启动控制器,用于从通用闪存存储设备中获取启动数据,并将启动数据发送到静态随机存取存储器存储;通用闪存存储启动控制器,还用于当静态随机存取存储器接收到启动数据时,向中央处理器发送启动信号;中央处理器,用于当接收到启动信号后,执行启动数据以完成***的启动。从而采用通用闪存存储构建的***功耗较低,读写速度较快,***启动速度较快。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
图1示出了一种基于eMMC构建的***的示意图;
图2示出了本申请实施例提供的一种基于通用闪存存储的***的示意图;
图3示出了本申请实施例提供的一种基于通用闪存存储的***启动方法的流程图。
具体实施方式
为使本申请的上述目的、特征和优点能够更加明显易懂,下面结合附图对本申请的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本申请,但是本申请还可以采用其它不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本申请内涵的情况下做类似推广,因此本申请不受下面公开的具体实施例的限制。
正如背景技术中的描述,现阶段,主要基于eMMC(Embedded Multi Media Card,嵌入式多媒体卡)标准或SD卡(Secure Digital Memory Card,安全数码卡)标准构建计算机的存储和启动***,功耗较高,读写速度较慢,***启动速度较慢。
举例来说,参见图1所示,为现阶段,一种基于eMMC构建的***的示意图,图1为一种ast2600 ARM SoC的emmc***的框架图,当***上电后,通过eMMC启动控制器将eMMC设备中存储的启动数据拷贝到SRAM中,然后ARM CPU core从SRAM里调用启动数据,以实现***的启动,该***启动的速度较慢,且功耗较高,读写速度较慢。
为了解决以上技术问题,本申请实施例提供了一种基于通用闪存存储的***及其启动方法,该***包括:互连的通用闪存存储设备和主机***;通用闪存存储设备包括第一通用闪存存储互连层;主机***包括第二通用闪存存储互连层、通用闪存存储启动控制器、静态随机存取存储器和中央处理器;通用闪存存储设备和主机***通过第一通用闪存存储互连层和第二通用闪存存储互连层互连;通用闪存存储启动控制器的一端与第一通用闪存存储互连层连接,另一端与静态随机存取存储器连接;静态随机存取存储器还与中央处理器连接;通用闪存存储启动控制器,用于从通用闪存存储设备中获取启动数据,并将启动数据发送到静态随机存取存储器存储;通用闪存存储启动控制器,还用于当静态随机存取存储器接收到启动数据时,向中央处理器发送启动信号;中央处理器,用于当接收到启动信号后,执行启动数据以完成***的启动。从而采用通用闪存存储构建的***功耗较低,读写速度较快,***启动速度较快。
为了更好地理解本申请的技术方案和技术效果,以下将结合附图对具体的实施例进行详细的描述。
示例性***
参见图2所示,该图为本申请实施例提供的一种基于通用闪存存储的***的示意图,该***包括:
互连的通用闪存存储设备1和主机***2;通用闪存存储设备1包括第一通用闪存存储互连层10;主机***2包括第二通用闪存存储互连层20、通用闪存存储启动控制器21、静态随机存取存储器22和中央处理器23。
通用闪存存储设备1和主机***2通过第一通用闪存存储互连层10和第二通用闪存存储互连层20互连;通用闪存存储启动控制器21的一端与第二通用闪存存储互连层20连接,另一端与静态随机存取存储器22连接;静态随机存取存储器22还与中央处理器23连接。
可选地,通用闪存存储设备1可以通过插卡、可插拔等方式与主机***2实现互联,也可以是采用直接焊接的方式与主机***2实现互联。
通用闪存存储启动控制器21,用于从通用闪存存储设备1中获取启动数据,并将启动数据发送到静态随机存取存储器22存储,可选地,启动数据可以由启动代码(boot code)构成,也可以由启动映像(boot image)构成。
通用闪存存储启动控制器21,还用于当静态随机存取存储器22接收到启动数据时,向中央处理器23发送启动信号,当中央处理器23接收到启动信号后,执行启动数据以完成***的启动。从而采用通用闪存存储构建的***功耗较低,读写速度较快,***启动速度较快。
可选地,在从通用闪存存储设备1中获取启动数据之前,通用闪存存储启动控制器21,还用于控制第一通用闪存存储互连层10和第二通用闪存存储互连层20完成启动初始化。然后,还可以完成通用闪存存储标准里通用闪存存储启动流程除通用闪存存储外其他分层所有初始化流程。
可选地,通用闪存存储设备1还包括启动逻辑单元(图中未示出),从通用闪存存储设备1获取启动数据,包括:
向启动逻辑单元发送第一指令,以校验启动逻辑单元是否可以访问;
若接收到可以访问指令,则向通用闪存存储设备1发送读指令以获取启动数据。可选地,该第一指令可以为“TEST UNIT READY”命令,该读指令可以为小型计算机***接口读(Small Computer System Interface read,SCSI read)指令来获取启动数据。
可选地,校验启动逻辑单元是否可以访问,包括:
当第一指令与启动逻辑单元存储的预设指令一致时,则启动逻辑单元发送可以访问指令;
当第一指令与启动逻辑单元存储的预设指令不一致时,则启动逻辑单元发送拒绝访问指令。当通用闪存存储启动控制器接收到可以访问指令后,向通用闪存存储设备1发送读指令以获取启动数据,并将启动数据存储到静态随机存取存储器22中。当中央处理器23接收到通用闪存存储启动控制器21发来的启动信号后,执行启动数据以完成***的启动。从而采用通用闪存存储构建的***功耗较低,读写速度较快,***启动速度较快。
本申请实施例提供了一种基于通用闪存存储的***,该***包括:互连的通用闪存存储设备和主机***;通用闪存存储设备包括第一通用闪存存储互连层;主机***包括第二通用闪存存储互连层、通用闪存存储启动控制器、静态随机存取存储器和中央处理器;通用闪存存储设备和主机***通过第一通用闪存存储互连层和第二通用闪存存储互连层互连;通用闪存存储启动控制器的一端与第一通用闪存存储互连层连接,另一端与静态随机存取存储器连接;静态随机存取存储器还与中央处理器连接;通用闪存存储启动控制器,用于从通用闪存存储设备中获取启动数据,并将启动数据发送到静态随机存取存储器存储;通用闪存存储启动控制器,还用于当静态随机存取存储器接收到启动数据时,向中央处理器发送启动信号;中央处理器,用于当接收到启动信号后,执行启动数据以完成***的启动。从而采用通用闪存存储构建的***功耗较低,读写速度较快,***启动速度较快。
示例性方法
参见图3所示,为本申请实施例提供的一种基于通用闪存存储的***启动方法的流程图,包括:
S301:从所述通用闪存存储设备中获取启动数据。
其中该方法应用于上述记载的示例性***,所述***包括互连的通用闪存存储设备和主机***;所述通用闪存存储设备包括第一通用闪存存储互连层;所述主机***包括第二通用闪存存储互连层、通用闪存存储启动控制器、静态随机存取存储器和中央处理器;所述通用闪存存储设备和所述主机***通过所述第一通用闪存存储互连层和所述第二通用闪存存储互连层互连;所述通用闪存存储启动控制器的一端与第二通用闪存存储互连层连接,另一端与所述静态随机存取存储器连接;所述静态随机存取存储器还与所述中央处理器连接;
S302:将所述启动数据发送到所述静态随机存取存储器存储,
S303:当所述静态随机存取存储器接收到所述启动数据时,向所述中央处理器发送启动信号,以使所述中央处理器接收到所述启动信号后,执行所述启动数据以完成所述***的启动。
本申请实施例提供了一种基于通用闪存存储的***启动方法,应用于基于通用闪存存储的***,该***包括:互连的通用闪存存储设备和主机***;通用闪存存储设备包括第一通用闪存存储互连层;主机***包括第二通用闪存存储互连层、通用闪存存储启动控制器、静态随机存取存储器和中央处理器;通用闪存存储设备和主机***通过第一通用闪存存储互连层和第二通用闪存存储互连层互连;通用闪存存储启动控制器的一端与第一通用闪存存储互连层连接,另一端与静态随机存取存储器连接;静态随机存取存储器还与中央处理器连接;通用闪存存储启动控制器,用于从通用闪存存储设备中获取启动数据,并将启动数据发送到静态随机存取存储器存储;通用闪存存储启动控制器,还用于当静态随机存取存储器接收到启动数据时,向中央处理器发送启动信号;中央处理器,用于当接收到启动信号后,执行启动数据以完成***的启动。从而采用通用闪存存储构建的***功耗较低,读写速度较快,***启动速度较快。
本说明书中的各个实施例均采用递进的方式描述,各个实施例之间相同相似的部分互相参见即可,每个实施例重点说明的都是与其它实施例的不同之处。尤其,对于方法实施例而言,由于其基本相似于方法实施例,所以描述得比较简单,相关之处参见***实施例的部分说明即可。
以上所述仅是本申请的优选实施方式,虽然本申请已以较佳实施例披露如上,然而并非用以限定本申请。任何熟悉本领域的技术人员,在不脱离本申请技术方案范围情况下,都可利用上述揭示的方法和技术内容对本申请技术方案做出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本申请技术方案的内容,依据本申请的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰,均仍属于本申请技术方案保护的范围内。
Claims (10)
1.一种基于通用闪存存储的***,其特征在于,包括:互连的通用闪存存储设备和主机***;所述通用闪存存储设备包括第一通用闪存存储互连层;所述主机***包括第二通用闪存存储互连层、通用闪存存储启动控制器、静态随机存取存储器和中央处理器;
所述通用闪存存储设备和所述主机***通过所述第一通用闪存存储互连层和所述第二通用闪存存储互连层互连;所述通用闪存存储启动控制器的一端与第二通用闪存存储互连层连接,另一端与所述静态随机存取存储器连接;所述静态随机存取存储器还与所述中央处理器连接;
所述通用闪存存储启动控制器,用于从所述通用闪存存储设备中获取启动数据,并将所述启动数据发送到所述静态随机存取存储器存储;
所述通用闪存存储启动控制器,还用于当所述静态随机存取存储器接收到所述启动数据时,向所述中央处理器发送启动信号;
所述中央处理器,用于当接收到所述启动信号后,执行所述启动数据以完成所述***的启动。
2.根据权利要求1所述的***,其特征在于,所述通用闪存存储设备还包括启动逻辑单元,所述从所述通用闪存存储设备获取启动数据,包括:
向所述启动逻辑单元发送第一指令,以校验所述启动逻辑单元是否可以访问;
若接收到可以访问指令,则向所述通用闪存存储设备发送读指令以获取所述启动数据。
3.根据权利要求2所述的***,其特征在于,所述校验所述启动逻辑单元是否可以访问,包括:
当所述第一指令与所述启动逻辑单元存储的预设指令一致时,则所述启动逻辑单元发送所述可以访问指令;
当所述第一指令与所述启动逻辑单元存储的预设指令不一致时,则所述启动逻辑单元发送拒绝访问指令。
4.根据权利要求1所述的***,其特征在于,所述通用闪存存储启动控制器,还用于控制所述第一通用闪存存储互连层和所述第二通用闪存存储互连层完成启动初始化。
5.根据权利要求2所述的***,其特征在于,所述读指令包括:
小型计算机***接口读指令。
6.一种基于通用闪存存储的***启动方法,其特征在于,所述***包括互连的通用闪存存储设备和主机***;所述通用闪存存储设备包括第一通用闪存存储互连层;所述主机***包括第二通用闪存存储互连层、通用闪存存储启动控制器、静态随机存取存储器和中央处理器;所述通用闪存存储设备和所述主机***通过所述第一通用闪存存储互连层和所述第二通用闪存存储互连层互连;所述通用闪存存储启动控制器的一端与第二通用闪存存储互连层连接,另一端与所述静态随机存取存储器连接;所述静态随机存取存储器还与所述中央处理器连接;所述方法包括:
从所述通用闪存存储设备中获取启动数据;
将所述启动数据发送到所述静态随机存取存储器存储;
当所述静态随机存取存储器接收到所述启动数据时,向所述中央处理器发送启动信号,以使所述中央处理器接收到所述启动信号后,执行所述启动数据以完成所述***的启动。
7.根据权利要求6所述的方法,其特征在于,所述通用闪存存储设备还包括启动逻辑单元,所述从所述通用闪存存储设备获取启动数据,包括:
向所述启动逻辑单元发送第一指令,以校验所述启动逻辑单元是否可以访问;
若接收到可以访问指令,则向所述通用闪存存储设备发送读指令以获取所述启动数据。
8.根据权利要求7所述的方法,其特征在于,所述校验所述启动逻辑单元是否可以访问,包括:
当所述第一指令与所述启动逻辑单元存储的预设指令一致时,则所述启动逻辑单元发送所述可以访问指令;
当所述第一指令与所述启动逻辑单元存储的预设指令不一致时,则所述启动逻辑单元发送拒绝访问指令。
9.根据权利要求6所述的方法,其特征在于,在所述从所述通用闪存存储设备中获取启动数据之前,所述方法还包括:
控制所述第一通用闪存存储互连层和所述第二通用闪存存储互连层完成启动初始化。
10.根据权利要求6所述的方法,其特征在于,所述读指令包括:
小型计算机***接口读指令。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111015675.XA CN113867830A (zh) | 2021-08-31 | 2021-08-31 | 一种基于通用闪存存储的***及其启动方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111015675.XA CN113867830A (zh) | 2021-08-31 | 2021-08-31 | 一种基于通用闪存存储的***及其启动方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113867830A true CN113867830A (zh) | 2021-12-31 |
Family
ID=78989080
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111015675.XA Pending CN113867830A (zh) | 2021-08-31 | 2021-08-31 | 一种基于通用闪存存储的***及其启动方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113867830A (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101266829A (zh) * | 2007-03-14 | 2008-09-17 | 三星电子株式会社 | 存储卡、包含存储卡的存储***及存储卡的操作方法 |
CN104808953A (zh) * | 2015-05-07 | 2015-07-29 | 广东欧珀移动通信有限公司 | 控制数据存储的方法、装置及移动终端 |
CN106557442A (zh) * | 2015-09-28 | 2017-04-05 | 北京兆易创新科技股份有限公司 | 一种芯片*** |
US20170102893A1 (en) * | 2015-10-13 | 2017-04-13 | Samsung Electronics Co., Ltd. | Method operating universal flash storage (ufs) device, method operating ufs host, and method operating system including both |
CN210793057U (zh) * | 2019-05-06 | 2020-06-19 | 湖北亿咖通科技有限公司 | 一种用于汽车座舱***的核心板及车载电子设备 |
CN111857838A (zh) * | 2019-04-24 | 2020-10-30 | 三星电子株式会社 | 用于管理ufs装置与ufs主机之间的通信的方法和*** |
CN113284528A (zh) * | 2020-02-20 | 2021-08-20 | 三星电子株式会社 | 存储设备和包括存储设备的存储*** |
-
2021
- 2021-08-31 CN CN202111015675.XA patent/CN113867830A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101266829A (zh) * | 2007-03-14 | 2008-09-17 | 三星电子株式会社 | 存储卡、包含存储卡的存储***及存储卡的操作方法 |
CN104808953A (zh) * | 2015-05-07 | 2015-07-29 | 广东欧珀移动通信有限公司 | 控制数据存储的方法、装置及移动终端 |
CN106557442A (zh) * | 2015-09-28 | 2017-04-05 | 北京兆易创新科技股份有限公司 | 一种芯片*** |
US20170102893A1 (en) * | 2015-10-13 | 2017-04-13 | Samsung Electronics Co., Ltd. | Method operating universal flash storage (ufs) device, method operating ufs host, and method operating system including both |
CN111857838A (zh) * | 2019-04-24 | 2020-10-30 | 三星电子株式会社 | 用于管理ufs装置与ufs主机之间的通信的方法和*** |
CN210793057U (zh) * | 2019-05-06 | 2020-06-19 | 湖北亿咖通科技有限公司 | 一种用于汽车座舱***的核心板及车载电子设备 |
CN113284528A (zh) * | 2020-02-20 | 2021-08-20 | 三星电子株式会社 | 存储设备和包括存储设备的存储*** |
Non-Patent Citations (2)
Title |
---|
HZERO.CHEN: "SCSI子***基础学习笔记 (之UFS子***) - 1.1 概述(硬件与协议部分)", Retrieved from the Internet <URL:《https://blog.csdn.net/jasonactions/article/details/116293944》> * |
蛋蛋: "蛋蛋读UFS之五:逻辑单元(LU)", pages 1 - 5, Retrieved from the Internet <URL:《http://www.ssdfans.com/?p=92728》> * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10387313B2 (en) | Method and system for ensuring reliability of cache data and metadata subsequent to a reboot | |
US8489815B2 (en) | Managing cache data and metadata | |
TWI420388B (zh) | 使用儲存於具有隨機存取界面之串列快閃記憶體陣列中的啓動碼對微處理器系統進行啓動的方法及其裝置 | |
KR20220140046A (ko) | 액세스 보호 기법을 안전화하기 위한 장치 및 방법 | |
JPH0756818A (ja) | コンピュータのシステム記憶装置を試験する方法および装置 | |
US20100241815A1 (en) | Hybrid Storage Device | |
US10606677B2 (en) | Method of retrieving debugging data in UEFI and computer system thereof | |
US20120060023A1 (en) | Methods for booting an operating system using non-volatile memory | |
US11775038B2 (en) | Systems and methods capable of bypassing non-volatile memory when storing firmware in execution memory | |
CN114817105B (zh) | 设备枚举的方法、装置、计算机设备以及存储介质 | |
US8984267B2 (en) | Pinning boot data for faster boot | |
CN112506745B (zh) | 内存温度读取方法、装置及计算机可读存储介质 | |
CN110058973A (zh) | 数据储存装置的测试***与数据储存装置的测试方法 | |
CN111459527B (zh) | 存储器***及其操作方法 | |
CN112667442B (zh) | 基于非易失内存器件启动***的控制方法、装置及设备 | |
US8499142B1 (en) | UEFI boot loader for loading non-UEFI compliant operating systems | |
US20200371882A1 (en) | Method, Apparatus, Device and Medium for Starting Virtual Machine | |
CN116775413A (zh) | 一种pcie拓扑扫描方法、装置、设备及可读存储介质 | |
CN113867830A (zh) | 一种基于通用闪存存储的***及其启动方法 | |
US10838737B1 (en) | Restoration of memory content to restore machine state | |
CN103677875A (zh) | 一种电子设备启动的方法、权限控制方法和电子设备 | |
CN111063387B (zh) | 一种固态硬盘性能测试方法、装置、设备及存储介质 | |
CN112162833B (zh) | 一种事务日志的处理方法、装置及*** | |
US8799616B2 (en) | Method and system for preferred CPU binding on virtual partitions | |
CN116820849A (zh) | 内存spd读写测试方法、装置、电子设备和存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |