CN113839670B - 一种高性能频率改正方法、频率改正***和改进的锁相环 - Google Patents
一种高性能频率改正方法、频率改正***和改进的锁相环 Download PDFInfo
- Publication number
- CN113839670B CN113839670B CN202111141544.6A CN202111141544A CN113839670B CN 113839670 B CN113839670 B CN 113839670B CN 202111141544 A CN202111141544 A CN 202111141544A CN 113839670 B CN113839670 B CN 113839670B
- Authority
- CN
- China
- Prior art keywords
- frequency
- signal
- module
- mixing
- external reference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012937 correction Methods 0.000 title claims abstract description 109
- 238000000034 method Methods 0.000 title claims abstract description 50
- 238000002156 mixing Methods 0.000 claims abstract description 124
- 239000013078 crystal Substances 0.000 claims abstract description 87
- 238000001914 filtration Methods 0.000 claims abstract description 79
- 238000012545 processing Methods 0.000 claims description 52
- 230000015572 biosynthetic process Effects 0.000 claims description 25
- 238000003786 synthesis reaction Methods 0.000 claims description 25
- 238000005259 measurement Methods 0.000 claims description 11
- 238000005516 engineering process Methods 0.000 description 18
- 238000010586 diagram Methods 0.000 description 9
- 230000001276 controlling effect Effects 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 5
- 238000004458 analytical method Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 229910052792 caesium Inorganic materials 0.000 description 2
- TVFDJXOCXUVLDH-UHFFFAOYSA-N caesium atom Chemical compound [Cs] TVFDJXOCXUVLDH-UHFFFAOYSA-N 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000875 corresponding effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 238000013139 quantization Methods 0.000 description 2
- 229910052701 rubidium Inorganic materials 0.000 description 2
- IGLNJRXAVVLDKE-UHFFFAOYSA-N rubidium atom Chemical compound [Rb] IGLNJRXAVVLDKE-UHFFFAOYSA-N 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000032683 aging Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000000746 purification Methods 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本申请涉及一种高性能频率改正方法、频率改正***和改进的锁相环。所述方法包括：获取外参考频率信号和频率改正量；外参考频率信号是原子钟的频率；根据外参考频率信号、恒温晶振输出信号以及频率改正量，采用双DDS+双混频滤波的方式得到第一混频信号和第二混频信号；将第一混频信号和第二混频信号输入到鉴频鉴相器中，并将鉴频鉴相器输出信号采用环路滤波器进行滤波，得到压控信号；采用压控信号控制恒温晶振的压控端，直到恒温晶振输出信号稳定在预设值。该方法中DDS时钟直接采用输入参考频率信号，不需要倍频，提高了输出信号的质量，采用双DDS+双混频滤波的方式提高了频率改正分辨率和相位调整分辨率。
Description
技术领域
本申请涉及精密时钟源技术领域，特别是涉及一种高性能频率改正方法、频率改正***和改进的锁相环。
背景技术
原子钟主要以铷原子钟，铯原子钟和氢原子钟三种为主，频率的稳定度能够达到E-12至E-16的量级。但是频率稳定度和频率准确度是两个不同的指标，频率稳定度和准确度合起来可称为精度，不同的原子钟之间频率准确度是各有差异的，从而衍生出频率改正技术。频率改正技术是已知或者测量出频率源的固有频率出现偏差(一定范围内)，采用一定的方式来改正频率源的输出频率的方法，不过原子钟的频率准确度本身较好，频率改正范围比较小，但需要做到较为精细的改正，一般来讲，频率改正范围±1E-18至±1E-7就足以满足其要求。
频率改正的方法目前主要以PLL和DDS(Direct Digital Synthesizer直接数字式频率合成器)两种方式为主，PLL输出信号质量较好，但是频率分辨力和频率准确度很难达到很高，相位调整实现不了，而DDS方法在频率分辨率和相位调整分辨率上可以做到很高，但是由于截断误差等影响，信号质量不是太好，频率稳定度很难做得很高。
目前比较先进的技术是采用DDS与锁相环相结合的方式，频率改正利用DDS技术，频率提纯采用PLL技术。常规的频率改正方法原理图如图1所示，DDS的时钟由10MHz倍频而来，DDS输出频率为改正之后的频率，其中Δf为频率改正量的绝对频率量，具体通过处理器计算改正后的DDS频率控制字发送给DDS，DDS就可以产生该频率信号，但是具体输出频率信号的谐波和杂散大小和时钟频率大小及DAC的位宽等指标相关，而输出频率的分辨率主要由频率控制字所决定。采用DDS与锁相环相结合的方式存在三方面的问题：(1)DDS所需要的时钟信号必须通过倍频来提高时钟频率，倍频的方式一般有锁相环法与谐波倍频法两种方式，两种倍频的方式，实现起来都比较复杂，且指标有一定的损失；(2)当输入频率和输出频率不存在频率差的时候，输出频率的短期稳定度损失较小，当输出频率和输入频率有频率改正后，因为倍频的因素，导致输出短期稳定度明显影响，而且随频率偏移的大小受影响程度大小不同；(3)DDS时钟频率过高时，量化位数很难做到很高，而且DAC输出性能指标会受到影响，输出信号杂散和谐波必然会增加，其输出信号对锁相环必然产生一定的影响，从而影响输出信号的质量。
发明内容
基于此，有必要针对上述技术问题，提供一种高性能频率改正方法、频率改正***和改进的锁相环。
一种高性能频率改正方法，所述方法包括：
获取外参考频率信号和频率改正量；所述外参考频率信号是原子钟的频率；
根据所述外参考频率信号、恒温晶振输出信号以及所述频率改正量，采用双DDS+双混频滤波的方式得到第一混频信号和第二混频信号；所述第一混频信号为预设频率的正弦波信号，所述第二混频信号为包含改正频率的正弦波信号；
将第一混频信号和第二混频信号输入到鉴频鉴相器中，并将鉴频鉴相器输出信号采用环路滤波器进行滤波，得到压控信号；
采用所述压控信号控制恒温晶振的压控端，直到恒温晶振输出信号稳定在预设值。
一种高性能频率改正***，所述***包括频分器、主控机、双路DDS模块、两条混频滤波支路、鉴频鉴相器、环路滤波器以及恒温晶振；所述双路DDS模块包括第一DDS模块和第二DDS模块；
所述频分器，用于接收外参考频率信号，并对其进行频分处理，得到三路频分信号，并将第一路频分信号作为所述主控机的主频信号，将第二路频分信号输入到第一条混频滤波支路的第一个输入端，将第三路频分信号作为双路DDS模块的DDS时钟；
所述主控机，用于将频率改正量转化为频率控制字，并将所述频率控制字下发至所述第二DDS模块；
所述第一DDS模块，用于对DDS时钟进行频率合成得到第一合成频率信号；所述第一DDS模块的输出端与第一条混频滤波支路的第二个输入端连接；
所述第二DDS模块，用于根据频率控制字和所述DDS时钟进行频率合成得到第二合成频率信号，所述第二DDS模块的输出端与第二条混频滤波支路的第二个输入端连接；
第一条混频滤波支路，用于对接收的第二路频分信号和第一合成频率信号进行混频和滤波处理，输出第一混频信号至所述鉴频鉴相器的第一个输入端；
第二条混频滤波支路，用于对第一输入端输入的第二路频分信号和第二输入端输入的恒温晶振输出信号进行混频和滤波处理，输出第二混频信号至所述鉴频鉴相器的第二个输入端；
所述鉴频鉴相器的输出端与所述环路滤波器的输入端连接，所述环路滤波器的输出端与所述恒温晶振的压控端连接，将所述恒温晶振的输出端作为***输出端，当***稳定时输出频率改正后的频率信号。
一种改进的锁相环，锁相环包括鉴频鉴相器、环路滤波器、恒温晶振以及反馈回路，所述反馈回路包括分频模块，所述改进的锁相环是在经典锁相环的基础上将反馈回路的分频模块替换为混频与滤波模块得到的；所述混频与滤波模块包括混频器和滤波模块；
所述改进的锁相环还包括外部参考频率处理模块，所述外部参考频率处理模块的输入端获取外部参考频率信号和频率改正量，所述外部参考频率处理模块用于根据所述外部参考频率信号和频率改正量，采用双路DDS+混频滤波方式对外部参考频率信号进行频率合成和混频滤波处理，得到第一同源外参考和第二同源外参考，所述第一同源外参考是频率值确定的频率信号；第二同源外参考是包含频率改正量信息的频率信号；
所述混频器的第一输入端与恒温晶振的输出端连接，所述混频器的第二输入端与所述外部参考频率处理模块的第二输出端连接，所述混频器的输出端与所述滤波模块的输入端连接，所述滤波模块的输出端与所述鉴频鉴相器的第二输入端连接；所述鉴频鉴相器的第一输入端所述外部参考频率处理模块的第一输出端连接，所述鉴频鉴相器的输出端与所述环路滤波器输入端连接，所述环路滤波器的输出端与所述恒温晶振的压控模块连接。
上述一种高性能频率改正方法、频率改正***和改进的锁相环，所述方法包括：获取外参考频率信号和频率改正量；外参考频率信号是原子钟的频率；根据外参考频率信号、恒温晶振输出信号以及频率改正量，采用双DDS+双混频滤波的方式得到第一混频信号和第二混频信号；将第一混频信号和第二混频信号输入到鉴频鉴相器中，并将鉴频鉴相器输出信号采用环路滤波器进行滤波，得到压控信号；采用压控信号控制恒温晶振的压控端，直到恒温晶振输出信号稳定在预设值。该方法中DDS时钟直接采用输入参考频率信号，不需要倍频，提高了输出信号的质量，采用双DDS+双混频滤波的方式提高了频率改正分辨率和相位调整分辨率。
附图说明
图1为现有的常规频率改正方法原理图；
图2为一个实施例高性能频率改正方法的流程示意图；
图3为另一个实施例中双路DDS+双路混频滤波步骤的流程示意图；
图4为另一个实施例中高性能频率改正***原理框图；
图5为另一个实施例中改进的锁相环结构；
图6为另一个实施例中高精度频率改正方法的***原理；
图7为另一个实施例中混频器结构框图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
在一个实施例中，如图2所示，提供了一种高性能频率改正方法，该方法包括以下步骤：
步骤100：获取外参考频率信号和频率改正量。
外参考频率信号是原子钟的频率；原子钟可以是铷原子钟，铯原子钟、氢原子钟或其他类型的原子钟。
按照目前频率改正的技术要求频率改正量为1E-18至1E-7，由于1E-7和1E-18都是相对量，例如：相对于10MHz而言，转换为频率改正量的绝对频率量即为：10-11Hz-1Hz。
步骤102：根据外参考频率信号、恒温晶振输出信号以及频率改正量，采用双DDS+双混频滤波的方式得到第一混频信号和第二混频信号。
双DDS+双混频滤波的方式是主控机根据接收到的频率改正量生成频率控制字，根据外参考频率信号、恒温晶振输出信号以及频率控制字，采用双路DDS模块结合双混频滤波支路的方式进行频率合成、混频以及滤波处理，第一混频信号和第二混频信号。第一混频信号为预设频率的正弦波信号，第二混频信号为包含改正频率的正弦波信号。
双路DDS模块包括两个DDS模块，第一个DDS模块输出信号的频率0.7MHz，第二个DDS模块输出信号的频率为0.7MHz-Δf，其中Δf为频率改正量的绝对频率量。该方法由于DDS输出频率较低，时钟频率可直接采用输入参考频率信号，相对于常规方法(DDS时钟需要倍频)而言输出信号质量明显具有优越性。
频率改正量的绝对频率量为：10-11Hz-1Hz，因此频率改正量的绝对频率量的最小频率分辨率应该达到10-11Hz，由此需要满足107/2N≤10-11,可以推算N≥log21018，由于N只能取整数，不难计算出最小的N值为60，一般来说N取值为2的幂次，所以可以取频率控制字为64位，频率分辨率有一定的余量，控制频率精度误差减小264-60＝16倍，便于精确控制频率。实现频率调整分辨率达到5.4E-20，相位调整分辨率优于飞秒的精度。
当外参考频率信号为10MHz时，第一混频信号的频率为10.7MHz，第二混频信号的频率为10.7MHz-Δf'，其中Δf'为频率改正量的绝对频率量与***实际频率改正量的差值。
步骤104：将第一混频信号和第二混频信号输入到鉴频鉴相器中，并将鉴频鉴相器输出信号采用环路滤波器进行滤波，得到压控信号。
环路滤波器为低通滤波器。压控信号为一个电压信号。
将第一混频信号和第二混频信号输入到鉴频鉴相器中得到频率为Δf'的信号，并将该信号进行低通滤波后得到控制恒温晶振的压控信号。
步骤106：采用压控信号控制恒温晶振的压控端，直到恒温晶振输出信号的频率稳定在预设值。
作为优选，预设值为10MHz+Δf。
当频率改正量的绝对频率量Δf与***实际频率改正量的差值Δf'＝0时，恒温晶振输出信号的频率稳定在预设值。
上述一种高性能频率改正方法中，所述方法包括：获取外参考频率信号和频率改正量；外参考频率信号是原子钟的频率；根据外参考频率信号、恒温晶振输出信号以及频率改正量，采用双DDS+双混频滤波的方式得到第一混频信号和第二混频信号；将第一混频信号和第二混频信号输入到鉴频鉴相器中，并将鉴频鉴相器输出信号采用环路滤波器进行滤波，得到压控信号；采用压控信号控制恒温晶振的压控端，直到恒温晶振输出信号稳定在预设值。该方法中DDS时钟直接采用输入参考频率信号，不需要倍频，提高了输出信号的质量，采用双DDS+双混频滤波的方式提高了频率改正分辨率和相位调整分辨率。
在其中一个实施例中，如图3所示流程图，步骤102具体包括如下步骤：
步骤200：将外参考频率信号进行频分，得到三路频分信号。
步骤201：将第一路频分信号作为主控机的主频，将第二路频分信号作为双路DDS模块的DDS时钟；双路DDS模块包括第一DDS模块和第二DDS模块。
步骤202：将第二路频分信号经过第一DDS模块处理后，得到第一数字合成频率。
步骤203：将第一数字合成频率与第三路频分信号通过第一混频器进行混频处理，并将混频处理后的信号进行窄带带通滤波处理，得到第一混频信号。
步骤204：将频率改正量通过主控机转化为频率控制字，并将频率控制字下发至第二DDS模块，并将第二路频分信号通过第二DDS模块进行处理得到第二数字合成频率。
步骤205：将第二数字合成频率与恒温晶振输出信号通过第二混频器进行混频处理，并将混频处理后的信号进行窄带带通滤波处理，得到第二混频信号。
在其中一个实施例中，步骤200前包括：检测外参考频率信号，得到外参考频率值。
在其中一个实施例中，步骤200包括：当外参考频率值为5MHz时，对外参考频率信号进行倍频处理，得到倍频后的外参考频率信号；将倍频后的外参考频率信号进行频分，得到三路频分信号。
常规频率改正设备只能固定针对10MHz或者5MHz，不能两者兼顾，本方法在设计上面兼顾了10MHz和5MHz输入的情况，可以自动检测并识别输入信号，并自动切换输出信号，使得输出和输入得到匹配。
在其中一个实施例中，步骤205包括：当外参考频率值为5MHz时，对恒温晶振的输出端进行二分频处理后再输出，得到二分频后的恒温晶振输出信号；将第二数字合成频率与二分频后的恒温晶振输出信号通过第二混频器进行混频处理，并将混频处理后的信号进行窄带带通滤波处理，得到第二混频信号。
应该理解的是，虽然图2-3的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图2-3中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
在一个实施例中，如图4所示，提供了一种高性能频率改正***，***包括频分器、主控机、双路DDS模块、两条混频滤波支路、鉴频鉴相器、环路滤波器以及恒温晶振；双路DDS模块包括第一DDS模块和第二DDS模块。图4中是外参考频率信号的频率为10MHz为例对信号流中各个信号进行频率计算和标记的。
频分器，用于接收外参考频率信号，并对其进行频分处理，得到三路频分信号，并将第一路频分信号作为主控机的主频信号，将第二路频分信号输入到第一条混频滤波支路的第一个输入端，将第三路频分信号作为双路DDS模块的DDS时钟。
主控机，用于将频率改正量转化为频率控制字，并将频率控制字下发至第二DDS模块。
第一DDS模块，用于对DDS时钟进行频率合成得到第一合成频率信号；第一DDS模块的输出端与第一条混频滤波支路的第二个输入端连接。
第二DDS模块，用于根据频率控制字和DDS时钟进行频率合成得到第二合成频率信号，第二DDS模块的输出端与第二条混频滤波支路的第二个输入端连接。
第一条混频滤波支路，用于对接收的第二路频分信号和第一合成频率信号进行混频和滤波处理，输出第一混频信号至鉴频鉴相器的第一个输入端。
第二条混频滤波支路，用于对第一输入端输入的第二路频分信号和第二输入端输入的恒温晶振输出信号进行混频和滤波处理，输出第二混频信号至鉴频鉴相器的第二个输入端。
鉴频鉴相器的输出端与环路滤波器的输入端连接，环路滤波器的输出端与恒温晶振的压控端连接，将恒温晶振的输出端作为***输出端，当***稳定时输出频率改正后的频率信号。
在其中一个实施例中，***还包括频率测量模块、判断模块、切换模块以及倍频模块；频率测量模块的输入端用于接收外参考频率信号，频率测量模的输出端与判断模块输入端连接，判断模块的输出端与切换模块的控制端连接，切换模块的输入端接收外参考频率信号，切换模块的第一输出端与倍频模块的输入端连接，判断模块的第二输出端与频分模块的输入端连接，倍频模块的输出端与频分模块的输入端连接。
在其中一个实施例中，***还包括频率测量模块、判断模块、切换模块以及二分频模块；频率测量模块的输入端用于接收外参考频率信号，频率测量模的输出端与判断模块输入端连接，判断模块的输出端与切换模块的控制端连接，切换模块的输入端与恒温晶振的输出端连接，切换模块的第一输出端与二分频模块的输入端连接，判断模块的第二输出端与第二条混频滤波支路的输入端连接，二分频模块的输出端与第二条混频滤波支路的输入端连接。
在其中一个实施例中，外参考频率信号的频率为10MHz或者5MHz；恒温晶振的输出频率为10MHz。
在一个实施例中，如图5所示，提供了一种改进的锁相环，锁相环包括鉴频鉴相器、环路滤波器、恒温晶振以及反馈回路，反馈回路包括分频模块，改进的锁相环是在经典锁相环的基础上将反馈回路的分频模块替换为混频与滤波模块得到的；混频与滤波模块包括混频器和滤波模块；
改进的锁相环还包括外部参考频率处理模块，外部参考频率处理模块的输入端获取外部参考频率信号和频率改正量，外部参考频率处理模块用于根据外部参考频率信号和频率改正量，采用双路DDS+混频滤波方式对外部参考频率信号进行频率合成和混频滤波处理，得到第一同源外参考和第二同源外参考，第一同源外参考是频率值确定的频率信号；第二同源外参考是包含频率改正量信息的频率信号；
混频器的第一输入端与恒温晶振的输出端连接，混频器的第二输入端与外部参考频率处理模块的第二输出端连接，混频器的输出端与滤波模块的输入端连接，滤波模块的输出端与鉴频鉴相器的第二输入端连接；鉴频鉴相器的第一输入端外部参考频率处理模块的第一输出端连接，鉴频鉴相器的输出端与环路滤波器输入端连接，环路滤波器的输出端与恒温晶振的压控模块连接。
在一个具体实施例中，频率微调和相位微调主要是针对原子钟等精密时间源的频率和相位修正，而且在修正的过程中间需要保持信号的连续稳定输出，其目标是对输入的频率和相位进行一定范围内的调整，本方法采用双混频与锁相环相结合的结构，高精度频率改正方法的***原理如图6所示，图6中以外参考频率信号为10MHz为例来计算和标记各个信号的频率值。
本方法巧妙的采用了双混频滤波输出的信号作为锁相环中鉴频鉴相器的两个输入信号，利用成熟的中频10.7MHz晶体滤波技术，将鉴频频率固定在10.7MHz。该方法的具体实现方式如下：
需要频率改正的外参考10MHz信号输入***后，进行频率分配放大，一分三，分别送给DDS模块、主控模块和混频器1，DDS模块由DDS1和DDS2两个分模块组成，可以采用FPGA+DAC的实现方式，DDS模块工作时钟为频分模块送过来的10MHz信号，DDS1输出频率为0.7MHz的正弦波信号，DDS2输出的频率为(0.7MHz-Δf)的正弦波信号，Δf即为频率改正量的绝对频率量，按照最大改正量1E-7来计算，10MHz参考频率下频率改正的绝对值的最大值为1Hz，也即-1Hz≤Δf≤1Hz，频率改正量由主控通过人机接口输入频率改正值后生成频率控制字，主控将频率控制字下发给DDS2模块。由于DDS输入时钟直接来自于外参考10MHz，因此DDS1和DDS2的输出信号的频率稳定度接近输入10MHz的频率稳定度，其损失程度主要来源于数字实现方式所造成的损失。混频器1的两个输入分别为外参考的10MHz和DDS所产生的0.7MHz信号。混频器1的输出则为10MHz与0.7MHz的和频与差频，分别为10.7MHz与9.3MHz，混频器1后面接有10.7MHz晶体滤波器器1模块，由于晶体滤波器特性为中心频率为10.7MHz，带宽为几千赫兹的带通滤波器，而9.3MHz不在通带范围内，这样，信号经过晶体滤波器后率除掉9.3MHz信号，剩下10.7MHz信号。混频器2的两个输入分别为DDS2所产生的(0.7MHz-Δf)的正弦波信号和恒温晶振输出的信号，现在假设恒温晶振输出频率为fo，根据恒温晶振的频率特性，10MHz的恒温晶振通过压控端控制频率频移可控范围仅为几赫兹的范围，这样混频后的信号为f1＝(fo+0.7MHz-Δf)与f2＝(fo-0.7MHz+Δf)两个频率信号，很显然，f1为10.7MHz附近，最大偏移仅为几赫兹范围，位于晶体滤波器2的通带以内，而f2的频率则在9.3MHz附近，在晶体滤波器2的阻带范围内，因此，经过晶体滤波器2后，信号仅仅留下f1＝(fo+0.7MHz-Δf)的信号。f1与晶体滤波器1所输出的10.7MHz信号一起输入鉴频鉴相器，鉴频鉴相器后面接有环路滤波器(低通滤波器)，滤波后的信号直接控制恒温晶振的压控端，由于鉴频鉴相器的输入频率一个为固定频率10.7MHz，一个为与恒温晶振输出频率信号相关的信号，对于某个确定的频率改正量而言，0.7MHz-Δf为已知固定频率信号，这样就构成了如图5所示的锁相环结构。
从图5中可以看出，由输入外参考10MHz信号衍生出两路同源的外参考信号1和外参考信号2，对应输出频率分别为10.7MHz和0.7MHz-Δf，产生方式为通过DDS结合混频与滤波技术，此处上文已经详细描述。从等效***框图来看，***就是一个改进的锁相环结构，差异主要在于反馈回路的分频模块被混频与滤波模块所代替，从整体功能来看，是构成一个完整的锁相环结构，根据锁相环的特点，锁相环锁定后满足鉴频鉴相器两个输入频率相等，相位接近的关系，也即如式(1)所示。因此，不难计算出恒温晶振输出频率fo为：fo＝10MHz+Δf，Δf为频率改正量的绝对频率量。
fo+0.7MHz-Δf＝10.7MHz (1)
本实施例巧妙地改造了传统的锁相环结构，利用了DDS技术便于调整频率分辨率，利用混频技术以及成熟的10.7MHz的中频滤波技术，构建了一个巧妙地精密频率改正技术，其具体实现和技术指标分析如下。
结构框图中间有些关键器件选择需要一定的要求，从***结构框图不难看出，改正后的频率是由恒温晶振所输出，恒温晶振的特性是短期稳定度比较好，长期稳定度受老化、温漂和时漂等影响而不是太好，而锁相环的结构的特点不难看出，恒温晶振输出的短稳特性随恒温晶振的特性，而长稳特性则跟随外参考的特性，其分界点在于环路带宽的大小，也即低通滤波器的带宽所决定。此方法需要一个短稳较好的恒温晶振作为压控源，恒温晶振的短稳(秒稳或者毫秒稳)优于输入参考信号即可，输入信号为原子钟，原子钟的短稳一般为1E-12左右的量级，本方案选择一个E-13量级秒稳的恒温晶振作为压控时钟源。
环路带宽由环路滤波器所决定，本实施例采用电荷泵锁相环结构，要求锁相环本身的噪底要低，环路滤波器采用无源的二阶阻容低通滤波器，环路走线要短，尽量避免干扰。
本方案中的混频器是非线性器件，因此会对信号的质量带来一定的影响，一般来说可以采用有源的乘法器或者无源的双平衡混频技术来实现，由于有源乘法器会带来额外的噪声干扰，本实施例采用无源的双平衡混频技术，混频器结构框图如图7所示，1、2端口与7、8端口分别对应两路信号输入，3、4端口一般为接地或者固定参考电平，5、6端口为输出信号。本方案中的晶体滤波器为中心频率为10.7MHz的晶体滤波器，要求通带插损小，阻带衰减大，目前，市面上比较好的晶体滤波器能做到插损不大于2dB，远端阻带衰减优于80dB，带宽能做到几千赫兹，其窄带特性也可以最大程度的滤除掉各类谐波和干扰及其混叠信号，最大程度的净化信号，这个性能满足本***的要求。
除此之外，DDS技术在本方案中也是比较关键的环节，首先DDS的始终来源必须来自于输入的参考时钟信号，也即10MHz参考信号，由10MHz的时钟产生0.7MHz左右的正弦波信号，其采样率远远大于奈奎斯特采样定理，时钟频率与输出频率之比大于14倍，很好的满足对于正弦波信号的重建，当然DDS模块的DAC是比较关键的一个器件，有效量化位数能够达到16位以上，性能要求稳定，漂移小，数据率满足优于10^7(SA/S)的要求，DDS模块中的DAC输出之后要接一个七阶椭圆滤波器，最大程度的滤除和时钟频率相关的阶梯波，避免了混频环节的信号混叠。另外DDS模块的时钟来源于外部10MHz的正弦波信号，该正弦波作为时钟需要转换为方波信号，此处可以采用高性能的正弦波转方波器件，比如LTC6957等芯片，使得时钟抖动越小越好。
从上面的分析来看，由于改进的锁相环中所有的参考频率信号均源自输入的参考10MHz信号，其长期频率稳定度均继承于输入的参考10MHz，短期稳定度由恒温晶振所保障，因此输出信号的短稳和长稳均能得到保证。这是本***能够稳定工作的前提，在此基础上，具体分析一下频率改正的具体方法。从***结构来看，有DDS1与DDS2两路DDS输出信号，有前面的理论分析可以看出，其中DDS1输出固定的0.7MHz，DDS2输出0.7MHz-Δf，Δf即为频率改正量的绝对频率量。这里需要考虑频率控制字的位宽需要多少，由DDS原理不难得出，DDS输出信号频率分辨率如下：df＝fS/2N(fS为时钟频率，此处为10MHz，N为频率控制字位宽)，按照目前频率改正的技术要求频率改正量为1E-18至1E-7，由于1E-7和1E-18都是相对量，相对于10MHz而言，转换为绝对频率量即为：10-11Hz-1Hz，因此最小的频率分辨率应该达到10-11Hz，由此需要满足107/2N≤10-11,可以推算N≥log21018，由于N只能取整数，不难计算出最小的N值为60，一般来说N取值为2的幂次，所以可以取频率控制字为64位，频率分辨率有一定的余量，控制频率精度误差减小264-60＝16倍，便于精确控制频率。而按照常规方法DDS采用倍频后的100MHz时钟的情况下，则要到达同样的频率分辨率，则频率控制字位宽最小需要64位，则采用64位的频率控制字位宽没有任何余量，刚好满足***的要求。因此，本方法比普通的方法在频率控制上更加精细。
由上面的分析可以看出***的DDS频率控制字可定为64位，DDS输出频率fo(DDS)与频率控制字fc大小、时钟频率fs及频率控制字位宽N的关系为：fo(DDS)＝fc·fs/2N，DDS1的输出位固定的0.7MHz，因此不难算出DDS1的频率控制字为fC1＝0.7×106×264/(10×106)，其小数部分的值为0.12，由于频率控制字只能取整数，因此输出频率的误差可以计算得出为：Δf1＝0.12×10*106/264＝6.5×10-14(Hz)，该频率误差比最小频率分辨率要求1×10-11(Hz)至少低2个数量级以上，该误差的影响几乎可以忽略不计。DDS2的输出频率则在0.7MHz附近可调，而频率改正的环节就在这个环节实现，下面来分析一下输入频率改正量怎么对应到DDS2输出的频率控制字。一般来说，频率改正用相对量来表示，按照调整的范围±1E-18至±1E-7，现在按照10MHz参考信号的情况下，假设频率改正量为fE，则频率改正量的绝对频率量为Δf＝107·fE，对应DDS2的频率控制字为式(2)所示。将Δf＝107·fE代入式(2)得到式(3)，由式(3)则可以直接根据频率改正量得到DDS2的频率控制字。频率控制误差最大值为：5.4×10-13Hz，相对频率误差为5.4×10-20，优于最小频率改正分辨率1E-18一个数量级以上。对***误差的影响程度较小，可忽略其误差的影响。
fC2＝(0.7×106-Δf)×264/(10×106) (2)
fC2＝(0.7×106-107×fE)×264/(10×106) (3)
频率调整通过控制频率控制字，频率控制字由DDS模块的64位寄存器所组成，相位控制字可以调整相位，但是直接调整相位控制字会引起相位的突变，造成锁相环的失所，所以本方案采用调整频率来实现调整相位的方法，实现精准连续的调相技术，利用DDS2中64位频率控制字，根据总相位调整量和调整完成时间计算好锁调频率的量，调整分为超前和滞后，通过调高和调低频率来实现，因为频率对时间的积分就是相位，所以确定积分时间和总调整相位后，就可以确定频率调整量，调整完成后恢复到原有的频率，相位差不再发生变化。
一般要求来说，需要相位调整量能够达到1μs，分辨率1ps。此处通过频率调整来实现，改变DDS的频率控制字，维持一段时间后回归原来的频率就可以计算出相位调整。此调整可以采用两种方式，第一种方式就是固定调整频率值，通过调整时间长短来实现调相的方式，第二种就是固定调整时长，计算需要调整频率大小，亦可以实现调相。这两种方式各有优缺点，第一种方式如果相位调整量太大的话，调节时间比较长，而第二种方式如果相位调整量比较大的话频率调整量比较大，影响频率稳定度指标。频率的积分即得到相位，因此相位调整量可以根据频率调整量及调整时间得来，即
(ΔT为调整时长，
为相位调整量)，再根据相位值换算成时间值，换算关系为：
为移相时间值，fs为10MHz，不难得出，
一般来说可以根据相位调整量的大小可以分10秒、100秒和1000秒四档来调节完成，1000秒档的相位调整范围为：10ns-1us，100秒档的相位调整范围为：100ps-10ns，10秒档的相位调整范围为：1ps-100ps，由此可以计算最大的频率调整量值，以1us调整量为例，因为其为最大调整相位，其频率调整值为***最大的频率调整量，
带入得到Δfmax＝0.01(Hz)，恒温晶振的频率调整范围有几赫兹，因此相位调整在整个调整范围内均可实现。相位调整分辨率按照时间最短的档位10秒调整时间以及频率调整分辨率所决定，
调相分辨率优于千分之一飞秒。
恒温晶振一般输出为固定的10MHz，但是原子钟输入常见的频率为10MHz或者5MHz，如果输入时5MHz，则输入5MHz参考信号先通过倍频器(普通乘法器或者混频器的两个输入为同一5MHz即可实现倍频)，倍频后变为10MHz信号，其余处理方法为同一方法，只不过恒温晶振输出信号要经过分频输出5MHz频率改正信号，为了提高分频输出信号的质量，可以采用再生分频技术。由于频率改正采用的是相对频率改正方法，5MHz的频率改正量同样适用于10MHz的频率改正方法，因此频率改正方法和相位改正方法均可以适用。在实际设计的时候增加输入信号频率测量模块，频率测量模块采用等精度测量技术，用以判断频率是否正常，并且判断频率为5MHz还是10MHz，进而对输入频率采用直接输入还是经过倍频模块在输入，可以采用二选一的继电器加以选择，输出信号亦可以采用继电器控制是直接恒温晶振输出还是分频模块输出。
采用本方法进行频率改正的优点：
(1)相位调整量达到1μs，调相分辨率优于千分之一飞秒，调相分辨率相比常规方法提高3个数量级；
(2)频率调整量：1E-7；分辨率：5.4E-20，比常规方法实现指标高一个数量级。
(3)***本底测试结果如下：秒稳指标优于3E-13，10秒稳达到3.2E-14，100秒稳达到3.5E-15，1000秒稳达到3.8E-16，稳定度按照时间近似呈现线性下降趋势，在有频率改正的情况下，其稳定度测量结果和无频率改正时近似相等，其附加稳定度损失完全满足原子钟频率改正的要求，而常规方法由于倍频等因素的影响，输入的频率稳定度指标在有频率改正的情况下会出现稳定度有明显下降，有些指标甚至达到一个数量级以上的下降，本方案中当外参考频率信号的频率为10MHz时，无倍频等环节，几乎不受频率改正的影响，输出频率稳定度指标均比较高。
(4)***输出信号的相位噪声主要由恒温晶振的相位噪声所决定，相噪指标在1Hz处能够达到-110dBc/Hz，100KHz处能够达到-165dBc/Hz，远远优于DDS输出信号能够达到的相位噪声，同时可以改善原子钟输出信号的相位噪声。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。
Claims (9)
1.一种高性能频率改正方法，其特征在于，所述方法包括：
获取外参考频率信号和频率改正量；所述外参考频率信号是原子钟的频率；
根据所述外参考频率信号、恒温晶振输出信号以及所述频率改正量，采用双DDS+双混频滤波的方式得到第一混频信号和第二混频信号；所述第一混频信号为预设频率的正弦波信号，所述第二混频信号为包含改正频率的正弦波信号；
将第一混频信号和第二混频信号输入到鉴频鉴相器中，并将鉴频鉴相器输出信号采用环路滤波器进行滤波，得到压控信号；
采用所述压控信号控制恒温晶振的压控端，直到恒温晶振输出信号稳定在预设值；
其中：根据所述外参考频率信号、恒温晶振输出信号以及所述频率改正量，采用双DDS+双混频滤波的方式得到第一混频信号和第二混频信号，包括：
将所述外参考频率信号进行频分，得到三路频分信号；
将第一路频分信号作为主控机的主频，将第二路频分信号作为双路DDS模块的DDS时钟；所述双路DDS模块包括第一DDS模块和第二DDS模块；
将第二路频分信号经过第一DDS模块处理后，得到第一数字合成频率；
将所述第一数字合成频率与第三路频分信号通过第一混频器进行混频处理，并将混频处理后的信号进行窄带带通滤波处理，得到第一混频信号；
将频率改正量通过主控机转化为频率控制字，并将所述频率控制字下发至第二DDS模块，并将第二路频分信号通过第二DDS模块进行处理得到第二数字合成频率；
将所述第二数字合成频率与恒温晶振输出信号通过第二混频器进行混频处理，并将混频处理后的信号进行窄带带通滤波处理，得到第二混频信号。
2.根据权利要求1所述的方法，其特征在于，将所述外参考频率信号进行频分，得到三路频分信号，步骤前包括：
检测所述外参考频率信号，得到外参考频率值。
3.根据权利要求2所述的方法，将所述外参考频率信号进行频分，得到三路频分信号，包括：
当所述外参考频率值为5MHz时，对所述外参考频率信号进行倍频处理，得到倍频后的外参考频率信号；将倍频后的外参考频率信号进行频分，得到三路频分信号。
4.根据权利要求2所述的方法，其特征在于，将所述第二数字合成频率与恒温晶振输出信号通过第二混频器进行混频处理，并将混频处理后的信号进行窄带带通滤波处理，得到第二混频信号，包括：
当所述外参考频率值为5MHz时，对恒温晶振的输出端进行二分频处理后再输出，得到二分频后的恒温晶振输出信号；将所述第二数字合成频率与二分频后的恒温晶振输出信号通过第二混频器进行混频处理，并将混频处理后的信号进行窄带带通滤波处理，得到第二混频信号。
5.一种高性能频率改正***，其特征在于，所述***包括频分器、主控机、双路DDS模块、两条混频滤波支路、鉴频鉴相器、环路滤波器以及恒温晶振；所述双路DDS模块包括第一DDS模块和第二DDS模块；
所述频分器，用于接收外参考频率信号，并对其进行频分处理，得到三路频分信号，并将第一路频分信号作为所述主控机的主频信号，将第二路频分信号输入到第一条混频滤波支路的第一个输入端，将第三路频分信号作为双路DDS模块的DDS时钟；
所述主控机，用于将频率改正量转化为频率控制字，并将所述频率控制字下发至所述第二DDS模块；
所述第一DDS模块，用于对DDS时钟进行频率合成得到第一合成频率信号；所述第一DDS模块的输出端与第一条混频滤波支路的第二个输入端连接；
所述第二DDS模块，用于根据频率控制字和所述DDS时钟进行频率合成得到第二合成频率信号，所述第二DDS模块的输出端与第二条混频滤波支路的第二个输入端连接；
第一条混频滤波支路，用于对接收的第二路频分信号和第一合成频率信号进行混频和滤波处理，输出第一混频信号至所述鉴频鉴相器的第一个输入端；
第二条混频滤波支路，用于对第一输入端输入的第二路频分信号和第二输入端输入的恒温晶振输出信号进行混频和滤波处理，输出第二混频信号至所述鉴频鉴相器的第二个输入端；
所述鉴频鉴相器的输出端与所述环路滤波器的输入端连接，所述环路滤波器的输出端与所述恒温晶振的压控端连接，将所述恒温晶振的输出端作为***输出端，当***稳定时输出频率改正后的频率信号。
6.根据权利要求5所述的***，其特征在于，所述***还包括频率测量模块、判断模块、切换模块以及倍频模块；
所述频率测量模块的输入端用于接收外参考频率信号，所述频率测量模的输出端与所述判断模块输入端连接，所述判断模块的输出端与所述切换模块的控制端连接，所述切换模块的输入端接收所述外参考频率信号，所述切换模块的第一输出端与所述倍频模块的输入端连接，所述判断模块的第二输出端与频分模块的输入端连接，所述倍频模块的输出端与所述频分模块的输入端连接。
7.根据权利要求5所述的***，其特征在于，所述***还包括频率测量模块、判断模块、切换模块以及二分频模块；
所述频率测量模块的输入端用于接收外参考频率信号，所述频率测量模的输出端与所述判断模块输入端连接，所述判断模块的输出端与所述切换模块的控制端连接，所述切换模块的输入端与所述恒温晶振的输出端连接，所述切换模块的第一输出端与所述二分频模块的输入端连接，所述判断模块的第二输出端与第二条所述混频滤波支路的输入端连接，所述二分频模块的输出端与所述第二条所述混频滤波支路的输入端连接。
8.根据权利要求5-6中任一项所述的***，其特征在于，所述外参考频率信号的频率为10MHz或者5MHz；所述恒温晶振的输出频率为10MHz。
9.一种改进的锁相环，锁相环包括鉴频鉴相器、环路滤波器、恒温晶振以及反馈回路，所述反馈回路包括分频模块，其特征在于，所述改进的锁相环是在经典锁相环的基础上将反馈回路的分频模块替换为混频与滤波模块得到的；所述混频与滤波模块包括混频器和滤波模块；
所述改进的锁相环还包括外部参考频率处理模块，所述外部参考频率处理模块的输入端获取外部参考频率信号和频率改正量，所述外部参考频率处理模块用于根据所述外部参考频率信号和频率改正量，采用双路DDS+混频滤波方式对外部参考频率信号进行频率合成和混频滤波处理，得到第一同源外参考和第二同源外参考，所述第一同源外参考是频率值确定的频率信号；第二同源外参考是包含频率改正量信息的频率信号；
所述混频器的第一输入端与恒温晶振的输出端连接，所述混频器的第二输入端与所述外部参考频率处理模块的第二输出端连接，所述混频器的输出端与所述滤波模块的输入端连接，所述滤波模块的输出端与所述鉴频鉴相器的第二输入端连接；所述鉴频鉴相器的第一输入端所述外部参考频率处理模块的第一输出端连接，所述鉴频鉴相器的输出端与所述环路滤波器输入端连接，所述环路滤波器的输出端与所述恒温晶振的压控模块连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111141544.6A CN113839670B (zh) | 2021-09-28 | 2021-09-28 | 一种高性能频率改正方法、频率改正***和改进的锁相环 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111141544.6A CN113839670B (zh) | 2021-09-28 | 2021-09-28 | 一种高性能频率改正方法、频率改正***和改进的锁相环 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113839670A CN113839670A (zh) | 2021-12-24 |
| CN113839670B true CN113839670B (zh) | 2022-05-13 |
Family
ID=78970917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111141544.6A Active CN113839670B (zh) | 2021-09-28 | 2021-09-28 | 一种高性能频率改正方法、频率改正***和改进的锁相环 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113839670B (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7545224B2 (en) * | 2007-04-12 | 2009-06-09 | Teradyne, Inc. | Cost effective low noise single loop synthesizer |
| CA2931341C (en) * | 2013-11-25 | 2017-01-17 | Nanowave Technologies Inc. | Digitally compensated phase locked oscillator |
| CN103957006B (zh) * | 2014-04-15 | 2017-05-03 | 西安天伟电子***工程有限公司 | 一种s波段低相位噪声频率综合发生器 |
| CN105978562B (zh) * | 2016-05-12 | 2019-02-05 | 中国电子科技集团公司第四十一研究所 | 超低相噪和超高频率分辨率的高频窄带合成源电路及方法 |
| CN108736889B (zh) * | 2018-04-24 | 2022-04-01 | 西南电子技术研究所（中国电子科技集团公司第十研究所） | 低杂散\低相噪频率综合器 |
-
2021
- 2021-09-28 CN CN202111141544.6A patent/CN113839670B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN113839670A (zh) | 2021-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7250823B2 (en) | Direct digital synthesis (DDS) phase locked loop (PLL) frequency synthesizer and associated methods | |
| US7432751B2 (en) | High performance signal generation | |
| CN106385255B (zh) | 一种低噪声高分辨率可调谐的多环频率合成装置及方法 | |
| CN108736889A (zh) | 低杂散\低相噪频率综合器 | |
| US4198604A (en) | Heterodyne phase lock system | |
| CN105187060B (zh) | 一种低相位噪声的锁相环电路及其实现方法 | |
| CN104135280B (zh) | 一种谐波发生加混频的频率源电路 | |
| US20090309665A1 (en) | Low phase noise PLL synthesizer | |
| US20090274255A1 (en) | Method and apparatus for stabilizing clock | |
| CN105978562B (zh) | 超低相噪和超高频率分辨率的高频窄带合成源电路及方法 | |
| CN105429641A (zh) | 一种防错锁高性能宽带微波频率合成器 | |
| US8682273B2 (en) | RF digital spur reduction | |
| JP2022522305A (ja) | ２つの周波数間の比率を特定するための回路および方法 | |
| CN113794473B (zh) | 一种通用化的频率合成器及合成方法 | |
| CN113839670B (zh) | 一种高性能频率改正方法、频率改正***和改进的锁相环 | |
| EP0708522A1 (en) | Phase modulator capable of individually defining modulation degree and modulation frequency | |
| CN105356878B (zh) | 一种改进的三环宽带频率综合器的实现方法和装置 | |
| CN112234985B (zh) | 频率相位微调*** | |
| RU195894U1 (ru) | Синтезатор сетки частот | |
| CN103501174A (zh) | 一种低噪声参考信号发生器和信号生成方法 | |
| CN106899293A (zh) | 频率合成器 | |
| CN102420606B (zh) | 一种低相噪小步进频综实现方法 | |
| CN108092663B (zh) | 频率发生装置和频率发生方法 | |
| RU185004U1 (ru) | Гибридный синтезатор частот с повышенной чистотой спектра | |
| CN217546022U (zh) | 数字锁相环的电压预置装置、频率合成器及电子通信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |