CN113821396A - 处理器运行状态监视诊断方法及装置 - Google Patents

Abstract

本发明提供一种处理器运行状态监视诊断方法，主处理器与协处理器异构，包含：通过主处理器读取协处理器生成的两个自检序列以及依据两个自检序列进行双自检多项式的机内自检计算得到的第一计算结果；对协处理器生成的两个自检序列进行检错及纠错数据校验，在校验通过后通过主处理器进行双自检多项式的机内自检计算，得到第二计算结果；对比第一计算结果以及第二计算结果，若第一计算结果与第二计算结果不一致超过预设次数时，则判定主处理器运行存在异常。本发明采用两种异构的处理器，协处理器相较于主处理器，成本较低，对于协处理器的其他功能要求不多，不影响列车的正常运行较易实现对于主处理器的监视与诊断。

Description

处理器运行状态监视诊断方法及装置

技术领域

本发明涉及轨道交通技术领域，具体地说，涉及一种处理器运行状态监视诊断方法及装置。

背景技术

列车网络控制平台是列车的“大脑”，其作用是保障列车数据通信、数据采集、安全控制、车载信息服务等功能，是保证列车安全运行的重要***。随着轨道交通列车控制与服务业务的多样化发展，列车通信网络对控制***的可信性和可靠性等安全性要求不断提升。

主控部分的处理器是控制***的核心部分，保障其可靠性、安全性的意义十分重大。主控处理器作为列车控制***的核心部分，保证其可靠、安全地运行，也就保障了列车控制网络关键数据传输的安全性和可靠性。

因此，本发明提供了一种处理器运行状态监视诊断方法及装置。

发明内容

为解决上述问题，本发明提供了一种处理器运行状态监视诊断方法，主处理器与协处理器异构，所述方法包含以下步骤：

步骤一：通过所述主处理器读取所述协处理器生成的两个自检序列以及依据两个自检序列进行双自检多项式的机内自检计算得到的第一计算结果；

步骤二：对所述协处理器生成的两个自检序列进行检错及纠错数据校验，在校验通过后通过所述主处理器进行双自检多项式的机内自检计算，得到第二计算结果；

步骤三：对比所述第一计算结果以及所述第二计算结果，若所述第一计算结果与所述第二计算结果不一致超过预设次数时，则判定所述主处理器运行存在异常。

根据本发明的一个实施例，所述双自检多项式的机内自检计算包含以下步骤：

基于第一自检算法，对两个自检序列中的第一自检序列进行自检计算，得到第一数据组；

基于第二自检算法，结合所述第一数据组对两个自检序列中的第二自检序列进行计算得到机内自检计算结果，其中，所述机内自检计算结果包含所述第一计算结果以及所述第二计算结果。

根据本发明的一个实施例，所述第一自检算法包含以下公式：

其中，X_n,n＝0-9表示所述第一数据组，Mod表示取整计算，D_n1表示第一自检序列中的自检序列数组。

根据本发明的一个实施例，所述第二自检算法包含以下公式：

其中，Y_n,n＝0-9表示所述机内自检计算结果，D_n2表示第二自检序列中的自检序列数组。

根据本发明的一个实施例，两个自检序列均包含自检周期号、自检周期号的反码、自检序列数组、校验值。

根据本发明的一个实施例，所述检错及纠错数据校验包含以下步骤：

对读取到的所述协处理器生成的两个自检序列中的自检周期号、自检周期号的反码以及自检序列数组通过校验值利用循环冗余校验方式中的生成多项式进行校验。

根据本发明的一个实施例，所述方法包含以下步骤：

通过与所述主处理器以及所述协处理器连接的双端口存储器存储运行状态监视诊断过程中的数据；

在所述双端口存储器中划分四个存储区域，分别为协处理器生成的两个自检序列存储区、协处理器以及主处理器计算得到的机内自检计算结果存储区、收发数据区以及预留区。

根据本发明的一个实施例，在所述步骤一之前，还包含以下步骤：

初始化所述主处理器以及所述协处理器的同步状态以及运行状态存储器，并对所述主处理器以及所述协处理器进行状态同步。

根据本发明的一个实施例，若所述主处理器以及所述协处理器状态同步不成功，则给出运行异常标识后结束。

根据本发明的另一个方面，还提供了一种处理器运行状态监视诊断装置，主处理器与协处理器异构，所述装置包含：

调取模块，其用于通过所述主处理器读取所述协处理器生成的两个自检序列以及依据两个自检序列进行双自检多项式的机内自检计算得到的第一计算结果；

计算模块，其用于对所述协处理器生成的两个自检序列进行检错及纠错数据校验，在校验通过后通过所述主处理器进行双自检多项式的机内自检计算，得到第二计算结果；

比较模块，其用于对比所述第一计算结果以及所述第二计算结果，若所述第一计算结果与所述第二计算结果不一致超过预设次数时，则判定所述主处理器运行存在异常。

本发明提供的处理器运行状态监视诊断方法及装置采用两种异构的处理器，协处理器相较于主处理器，成本较低，对于协处理器的其他功能要求不多，不影响列车的正常运行较易实现对于主处理器的监视与诊断；本发明进行机内自检并采用循环冗余校验方式，简单、高效，运用在列车网络控制***协处理器对主处理器的监视、诊断中，能提高主处理器的可靠性、安全性。

本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。

附图说明

附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例共同用于解释本发明，并不构成对本发明的限制。在附图中：

图1显示了根据本发明的一个实施例的处理器运行状态监视诊断方法流程图；

图2显示了根据本发明的一个实施例的双自检多项式的机内自检计算流程图；

图3显示了根据本发明的一个实施例的处理器运行状态监视诊断***架构图；

图4显示了根据本发明的一个实施例的双端口存储器存储区域划分示意图；

图5显示了根据本发明的另一个实施例的处理器运行状态监视诊断方法流程图；以及

图6显示了根据本发明的一个实施例的处理器运行状态监视诊断装置结构框图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，以下结合附图对本发明实施例作进一步地详细说明。

在本发明中，主处理器与协处理器异构，如图3所示，主处理器与协处理器连接在双端口存储器(DPRAM)的两端，主处理器与双端口存储器、协处理器与双端口存储器之间通过列车的本地总线进行数据交互。

为实时诊断列车主控单元处理器的运行状态，在硬件架构上设计两种异构的CPU，利用机内自检方式，产生一组自检多项式，两种异构的处理器(不同的软件)分别进行计算，并比对最终的运算结果来实现诊断与检测功能。

图1显示了根据本发明的一个实施例的处理器运行状态监视诊断方法流程图。

如图1，在步骤S101中，通过主处理器读取协处理器生成的两个自检序列以及依据两个自检序列进行双自检多项式的机内自检计算得到的第一计算结果。

具体来说，主处理器从双端口存储器中读取协处理器的两个自检序列以及协处理器依据两个自检序列进行双自检多项式的机内自检计算得到的第一计算结果。

如图1，在步骤S102中，对协处理器生成的两个自检序列进行检错及纠错数据校验，在校验通过后通过主处理器进行双自检多项式的机内自检计算，得到第二计算结果。

具体来说，首先需要对主处理器读取到的协处理生成的两个自检序列进行检错及纠错校验，避免在数据传输过程中出现的数据传输错误，影响后续的主处理器监视诊断结果。在一个实施例中，通过循环冗余校验方式进行检错及纠错校验。

进一步地，两个自检序列均包含自检周期号、自检周期号的反码、自检序列数组、校验值。

在一个实施例中，检错及纠错数据校验包含以下步骤：对读取到的协处理器生成的两个自检序列中的自检周期号、自检周期号的反码以及自检序列数组通过校验值利用循环冗余校验方式中的生成多项式进行校验。

图2显示了根据本发明的一个实施例的双自检多项式的机内自检计算流程图。

本申请中，为了对主处理器的运行状态进行监视诊断，需要依据两个自检序列进行两次相同的机内自检计算，分别在主处理器以及协处理器中完成，协处理器计算得到第一计算结果，主处理器计算得到第二计算结果。

如图2，具体来说，双自检多项式的机内自检计算包含以下步骤：

在步骤S201中，基于第一自检算法，对两个自检序列中的第一自检序列进行自检计算，得到第一数据组。

具体来说，第一自检算法包含以下公式：

其中，X_n,n＝0-9表示第一数据组，Mod表示取整计算，D_n1表示第一自检序列中的自检序列数组。

在步骤S202中，基于第二自检算法，结合第一数据组对两个自检序列中的第二自检序列进行计算得到机内自检计算结果，其中，机内自检计算结果包含第一计算结果以及第二计算结果。

具体来说，第二自检算法包含以下公式：

其中，Y_n,n＝0-9表示机内自检计算结果，D_n2表示第二自检序列中的自检序列数组。

具体来说，下表1、表2分别显示了第一自检序列以及第二自检序列中数据的含义：

表1第一自检序列中数据的含义

表2第二自检序列中数据的含义

表1与表2中，$为自检序列地址偏移，自检序列由自检周期号、自检周期号的反码、自检序列数组(DATA0-DATA9)、校验值(FCS校验值)以及预留字节组成。

在进行检错及纠错数据校验时，校验范围为自检周期号、自检周期号的反码、自检序列数组(DATA0-DATA9)，采用生成多项式X¹⁶+X¹²+X⁵+1，进行校验。

如图1，在步骤S103中，对比第一计算结果以及第二计算结果，若第一计算结果与第二计算结果不一致超过预设次数时，则判定主处理器运行存在异常。

具体来说，主处理器与协处理器异构，通过相同的两个自检序列进行相同的双自检多项式的机内自检计算分别计算得到第二计算结果以及第一计算结果，在理论上，第一计算结果应该与第二计算结果相同，因此，本申请中主处理器与协处理器进行多次计算，将计算得到的多个第一计算结果与多个第二计算结果进行对比，如果在多次对比中二者完全相同，则表明主处理器并未运行异常，消除异常标识；若不一致超过预设次数，则表明主处理器运行异常，需要进行标识。

在一个实施例中，在步骤S101之前，初始化主处理器以及协处理器的同步状态以及运行状态存储器，并对主处理器以及协处理器进行状态同步。若主处理器以及协处理器状态同步不成功，则给出运行异常标识后结束。

具体来说，在进行主处理器运行状态监视诊断之前，需要保证主处理器与协处理器处于同步状态，如果二者的状态不同步，进行运行异常标识。

本申请在列车上利用协处理器监视、诊断主处理器运行状态，采取的安全防护措施符合EN50159-2010对封闭网络的安全性要求。在硬件架构上采用了与主处理器异构的协处理器，利用机内自检方法，产生一组自检多项式，两种异构的处理器分别进行计算，并比对最终的运算结果来实现监视、诊断功能。提高了主处理器的可靠性、安全性，从而提升了整个***的可靠性、安全性。

图4显示了根据本发明的一个实施例的双端口存储器存储区域划分示意图。

如图4，PU600板内总体数据定义如图4所示。双端口存储器存储区共分为4个部分，预留区、收发数据区(RS485协议/端口传输)、自检序列数区、BIT自检结果区。其中，预留区512Byte，自检序列数区256Byte，BIT(机内)自检结果区256Byte。

具体来说，通过与主处理器以及协处理器连接的双端口存储器存储运行状态监视诊断过程中的数据。在双端口存储器中划分四个存储区域，分别为协处理器生成的两个自检序列存储区、协处理器以及主处理器计算得到的机内自检计算结果存储区、收发数据区以及预留区。

进一步地，协处理器生成的两个自检序列存储区即自检序列数区中第一自检序列以及第二自检序列各占128Byte，协处理器以及主处理器计算得到的机内自检计算结果存储区即BIT(机内)自检结果区中协处理器和主处理器的计算结果大小各占128Byte。

在一个实施例中，主处理器从双端口存储器读取来自协处理器的两个自检序列进行双自检多项式的机内自检计算，将运算结果写入DPRAM并与DPRAM中协处理器的运算结果进行比较，根据对比结果给出主处理器的运行状态，若对比结果一致则表明主处理器运行正常并继续下一个周期的处理，若对比结果不一致则表明主处理器运行异常并给出异常状态。

本申请中，通过双端口存储器存储数据，保证了数据传输的效率和准确度，并且对双端口存储器的存储空间进行了功能性的划分，在进行数据调取和收发存储时效率更高，保证了主处理器监视诊断过程的效率。

图5显示了根据本发明的另一个实施例的处理器运行状态监视诊断方法流程图。

如图5，上电后，首先对DPRAM中主处理器与协处理器的寄存器初始化，初始化主处理器与协处理器的同步状态和运行状态，之后进行主处理器与协处理器的状态同步，如果同步不成功，则给出异常标识后结束。

如果同步成功，延迟预设时间(35ms)后从双端口存储器中读取协处理器生成的两个自检序列，并读取协处理器的机内自检计算结果即第一计算结果，在主处理器中，对读取到的两个自检序列进行CRC(循环冗余校验)自检，并进行相同的机内自检计算，得到第二计算结果写入双端口存储器。

之后，将第一计算结果以及第二计算结果进行多次计算以及比较(预设为3次比较)，如果比较结果不一致(超过3次不一致)，则设置主处理器运行异常标识；如果比较结果一致，则清除主处理器运行异常标识，延时预设时间(15ms)后进入下一个监视诊断循环周期。

图6显示了根据本发明的一个实施例的处理器运行状态监视诊断装置结构框图。

如图6，监视诊断装置600包含调取模块601、计算模块602以及比较模块603。

具体来说，调取模块601用于通过主处理器读取协处理器生成的两个自检序列以及依据两个自检序列进行双自检多项式的机内自检计算得到的第一计算结果。

具体来说，计算模块602用于对协处理器生成的两个自检序列进行检错及纠错数据校验，在校验通过后通过主处理器进行双自检多项式的机内自检计算，得到第二计算结果。

具体来说，比较模块603用于对比第一计算结果以及第二计算结果，若第一计算结果与第二计算结果不一致超过预设次数时，则判定主处理器运行存在异常。

综上，本发明提供的处理器运行状态监视诊断方法及装置采用两种异构的处理器，协处理器相较于主处理器，成本较低，对于协处理器的其他功能要求不多，不影响列车的正常运行较易实现对于主处理器的监视与诊断；本发明进行机内自检并采用循环冗余校验方式，简单、高效，运用在列车网络控制***协处理器对主处理器的监视、诊断中，能提高主处理器的可靠性、安全性。

应该理解的是，本发明所公开的实施例不限于这里所公开的特定结构、处理步骤或材料，而应当延伸到相关领域的普通技术人员所理解的这些特征的等同替代。还应当理解的是，在此使用的术语仅用于描述特定实施例的目的，而并不意味着限制。

说明书中提到的“一个实施例”或“实施例”意指结合实施例描述的特定特征、结构或特性包括在本发明的至少一个实施例中。因此，说明书通篇各个地方出现的短语“一个实施例”或“实施例”并不一定均指同一个实施例。

虽然本发明所公开的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (10)

1.一种处理器运行状态监视诊断方法，其特征在于，主处理器与协处理器异构，所述方法包含以下步骤：

步骤一：通过所述主处理器读取所述协处理器生成的两个自检序列以及依据两个自检序列进行双自检多项式的机内自检计算得到的第一计算结果；

步骤二：对所述协处理器生成的两个自检序列进行检错及纠错数据校验，在校验通过后通过所述主处理器进行双自检多项式的机内自检计算，得到第二计算结果；

步骤三：对比所述第一计算结果以及所述第二计算结果，若所述第一计算结果与所述第二计算结果不一致超过预设次数时，则判定所述主处理器运行存在异常。

2.如权利要求1所述的方法，其特征在于，所述双自检多项式的机内自检计算包含以下步骤：

基于第一自检算法，对两个自检序列中的第一自检序列进行自检计算，得到第一数据组；

基于第二自检算法，结合所述第一数据组对两个自检序列中的第二自检序列进行计算得到机内自检计算结果，其中，所述机内自检计算结果包含所述第一计算结果以及所述第二计算结果。

3.如权利要求2所述的方法，其特征在于，所述第一自检算法包含以下公式：

其中，X_n,n＝0-9表示所述第一数据组，Mod表示取整计算，D_n1表示第一自检序列中的自检序列数组。

4.如权利要求3所述的方法，其特征在于，所述第二自检算法包含以下公式：

其中，Y_n,n＝0-9表示所述机内自检计算结果，D_n2表示第二自检序列中的自检序列数组。

5.如权利要求1所述的方法，其特征在于，两个自检序列均包含自检周期号、自检周期号的反码、自检序列数组、校验值。

6.如权利要求5所述的方法，其特征在于，所述检错及纠错数据校验包含以下步骤：

对读取到的所述协处理器生成的两个自检序列中的自检周期号、自检周期号的反码以及自检序列数组通过校验值利用循环冗余校验方式中的生成多项式进行校验。

7.如权利要求1所述的方法，其特征在于，所述方法包含以下步骤：

通过与所述主处理器以及所述协处理器连接的双端口存储器存储运行状态监视诊断过程中的数据；

在所述双端口存储器中划分四个存储区域，分别为协处理器生成的两个自检序列存储区、协处理器以及主处理器计算得到的机内自检计算结果存储区、收发数据区以及预留区。

8.如权利要求1所述的方法，其特征在于，在所述步骤一之前，还包含以下步骤：

初始化所述主处理器以及所述协处理器的同步状态以及运行状态存储器，并对所述主处理器以及所述协处理器进行状态同步。

9.如权利要求8所述的方法，其特征在于，若所述主处理器以及所述协处理器状态同步不成功，则给出运行异常标识后结束。

10.一种处理器运行状态监视诊断装置，其特征在于，主处理器与协处理器异构，所述装置包含：

调取模块，其用于通过所述主处理器读取所述协处理器生成的两个自检序列以及依据两个自检序列进行双自检多项式的机内自检计算得到的第一计算结果；

计算模块，其用于对所述协处理器生成的两个自检序列进行检错及纠错数据校验，在校验通过后通过所述主处理器进行双自检多项式的机内自检计算，得到第二计算结果；

比较模块，其用于对比所述第一计算结果以及所述第二计算结果，若所述第一计算结果与所述第二计算结果不一致超过预设次数时，则判定所述主处理器运行存在异常。

Images