CN113811103A - 一种印制线路板及其制作方法 - Google Patents
一种印制线路板及其制作方法 Download PDFInfo
- Publication number
- CN113811103A CN113811103A CN202010531979.0A CN202010531979A CN113811103A CN 113811103 A CN113811103 A CN 113811103A CN 202010531979 A CN202010531979 A CN 202010531979A CN 113811103 A CN113811103 A CN 113811103A
- Authority
- CN
- China
- Prior art keywords
- copper layer
- dry film
- copper
- holes
- microetching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0502—Patterning and lithography
- H05K2203/052—Magnetographic patterning
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
本发明公开了一种印制线路板及其制作方法,其中,印制线路板的制作方法包括:先获取到第一板件,第一板件上形成有第一铜层;对第一铜层的第一预设位置进行第一干膜覆盖,并对第一铜层进行第一次微蚀以形成第二铜层;再对第二铜层的第二预设位置进行第二干膜覆盖,并对第二铜层进行第二次微蚀以形成第三铜层,其中,第一干膜的覆盖范围大于第二干膜的覆盖范围;通过上述方式,本发明的印制线路板的制作方法通过对印制线路板的铜层进行两次不同预设位置的微蚀处理,从而减少了印制线路板的铜层上存在的极差问题,提高了铜层的均匀性,增强了印制线路板的可靠性。
Description
技术领域
本发明应用于加工印制线路板的技术领域,特别是一种印制线路板及其制作方法。
背景技术
PCB(Printed Circuit Board),又称印刷线路板或印制电路板,是应用广泛的重要电子部件,是电子元器件的支撑体,同样也是电子元器件电气连接的载体。PCB广泛地应用于各种电子产品中。目前,随着电子产品功能的集成化,PCB的结构朝着更高密度的方向进行发展,其通孔结构也朝着更高厚径比的方向进行发展。
目前,高厚径比的PCB成为一种行业需求,然而当印制线路板的厚径比达到一定范围时,现有的电镀工艺能力难以满足面铜均匀性的要求,致使密集孔面铜与大面铜的厚度存在一定的差异。尤其是高厚径比球栅阵列封装(BGA、Ball Grid Array,以下简称BGA)设计的PCB在电镀后的面铜均匀性受到了限制。
当厚径比达到20:1或更高时,BGA面铜区域就与其他位置的面铜存在很大的极差。而严重的面铜极差将会导致包裹铜的缺失及影响外蚀线路的制作,带来印制线路板的可靠性问题。所以缩小高厚径比的面铜极差是目前亟需解决的问题。
发明内容
本发明提供一种印制线路板及其制作方法,以解决高厚径比的印制线路板中存在较高的面铜极差的问题。
为解决上述技术问题,本发明提供了一种印制线路板的制作方法,包括:获取第一板件,所述第一板件上形成有第一铜层;对所述第一铜层的第一预设位置进行第一干膜覆盖,并对所述第一铜层进行第一次微蚀以形成第二铜层;对所述第二铜层的第二预设位置进行第二干膜覆盖,并对所述第二铜层进行第二次微蚀以形成第三铜层,其中,所述第一干膜的覆盖范围大于所述第二干膜的覆盖范围。
其中,获取第一板件,第一板件上形成有第一铜层的步骤包括:获取所述第一板件;其中,所述第一板件上设置有多个孔;对所述多个孔进行电镀孔铜,以与所述第一板件上的面铜层形成所述第一铜层。
其中,多个孔包括多个通孔和/或多个盲孔;多个孔之间密集设置。
其中,多个孔属于球栅阵列封装区域。
其中,对第一铜层的第一预设位置进行第一干膜覆盖,并对第一铜层进行第一次微蚀以形成第二铜层的步骤包括:对第一铜层进行第一次曝光显影,以通过第一干膜将第一铜层上多个孔的孔口进行整体覆盖;对第一铜层进行第一次微蚀以形成第二铜层。
其中,对第一铜层进行第一次微蚀以形成第二铜层的步骤包括:对第一铜层进行第一次微蚀以形成第二铜层;将第一干膜进行退膜,并对第二铜层进行铲平。
其中,对第二铜层的第二预设位置进行第二干膜覆盖,并对第二铜层进行第二次微蚀以形成第三铜层的步骤包括:对第二铜层进行第二次曝光显影,以通过第二干膜将第二铜层上多个孔的孔口分别进行单独覆盖;对第二铜层进行第二次微蚀以形成第三铜层。
其中,对第二铜层进行第二次微蚀以形成第三铜层的步骤包括:对第二铜层进行第二次微蚀以形成第三铜层;将第二干膜进行退膜,并对第三铜层进行铲平。
其中,对第二铜层的第二预设位置进行第二干膜覆盖,并对第二铜层进行第二次微蚀以形成第三铜层的步骤之后包括:对第三铜层进行第三次曝光显影,在第一板件上贴覆第三干膜,以对第一板件进行图形蚀刻。
为解决上述技术问题,本发明还提供了一种印制线路板,该印制线路板由上述任一印制线路板的制作方法制备而成。
本发明的有益效果是:区别于现有技术的情况,本发明的印制线路板的制作方法包括获取第一板件,第一板件上形成有第一铜层;对第一铜层的第一预设位置进行第一干膜覆盖,并对第一铜层进行第一次微蚀以形成第二铜层;对第二铜层的第二预设位置进行第二干膜覆盖,并对第二铜层进行第二次微蚀以形成第三铜层,其中,所述第一干膜的覆盖范围大于所述第二干膜的覆盖范围。本发明通过对第一铜层进行两次不同位置的覆盖,从而完成两次不同范围的微蚀,从而减小第一铜层的极差,提高第一铜层的均匀性,消除铜层极差带来的外层线路蚀刻问题,提高印制线路板的品质。
附图说明
图1是本发明提供的印制线路板的制作方法一实施例的流程示意图;
图2是本发明提供的印制线路板的制作方法另一实施例的流程示意图;
图3是图2实施例中S22步骤中经第一干膜覆盖后的第一板件的结构示意图;
图4是图2实施例中S23步骤中经第二干膜覆盖后的第一板件的结构示意图;
图5是本发明提供的印制线路板一实施例的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
当印制线路板为具有高厚径比BGA(球栅阵列封装)设计的多层线路板时,该印制线路板在制备过程中,其BGA设计可以体现为板件上设置有多个通孔,且多个通孔之间密集设置的结构。而当对多个密集设置的通孔进行电镀孔铜时,由于通孔之间的距离过小,导致电镀电流不均,多个通孔孔口之间的铜层的电镀效果无法保证,最终使得多个通孔孔口之间的铜层(也就是具有BGA设计的铜层)偏薄。该处偏薄铜层与板件其他位置的面铜层之间产生了极差。而严重的面铜极差将会导致包裹铜的缺失及影响外蚀线路的制作,带来印制线路板的可靠性问题。因此,针对上述板件的面铜中存在的极差问题,本发明提供了如下印制线路板的制作方法来进行改良。
请参阅图1,图1是本发明提供的印制线路板的制作方法一实施例的流程示意图,在本实施例中,印制线路板为具有高厚径比BGA设计的多层线路板。本实施例的印制线路板的制作方法的步骤如下:
S11:获取第一板件,第一板件上形成有第一铜层。
在本步骤中,获取第一板件。其中,第一板件上具有BGA设计,也就是第一板件上具有多个密集设置的通孔。此时的第一板件是将板件进行电镀面铜与电镀孔铜后所获得的板件。第一板件上形成有第一铜层,其中,第一铜层包括:第一板件上的面铜与多个通孔孔口之间的孔铜。而第一板件表面的面铜与多个通孔孔口之间的孔铜存在着一定的面铜极差。
S12:对第一铜层的第一预设位置进行第一干膜覆盖,并对第一铜层进行第一次微蚀以形成第二铜层。
对第一铜层的第一预设位置进行第一干膜覆盖保护。其中,第一预设位置为具有BGA设计的整***置,也就是多个密集设置的通孔的孔口与各孔口之间的位置。对具有BGA设计的位置进行整体覆盖保护,以将多个密集设置的通孔的孔口整体覆盖保护起来。其中,覆盖保护是通过干膜或其他耐腐蚀材料对第一预设位置进行覆盖保护,以避免第一预设位置在后续微蚀流程中被蚀刻,保留其蚀刻前的特征状态。
对已进行部分覆盖保护的第一铜层进行第一次微蚀,形成第二铜层。在此过程中,由于已对具有BGA设计的位置进行整体覆盖保护,使得该部分的铜厚在微蚀过程中不被蚀刻药水覆盖,其铜厚不变。而第一铜层中未被覆盖保护的位置,也就是非BGA设计的其他位置在蚀刻过程中被蚀刻药水蚀刻,其铜厚得到减薄。第一铜层上的面铜极差得到一定程度上的减小,形成第二铜层。第二铜层的面铜极差小于第一铜层的面铜极差。
S13:对第二铜层的第二预设位置进行第二干膜覆盖,并对第二铜层进行第二次微蚀以形成第三铜层,其中,第一干膜的覆盖范围大于第二干膜的覆盖范围。
对第二铜层的第二预设位置进行第二干膜覆盖保护。其中,第二预设位置为各个具有BGA设计的多个密集设置的通孔的孔口。将第二通孔上多个密集设置的通孔的孔口分别进行覆盖保护。而各孔口之间的面铜上不进行覆盖保护。也就是,第一干膜的覆盖范围大于第二干膜的覆盖范围。其中,覆盖保护是指通过干膜或其他耐腐蚀材料对第二预设位置进行覆盖以避免第二预设位置在后续微蚀流程中被蚀刻,保留其蚀刻前的特征状态。
对在多个通孔的孔口处进行覆盖保护的第二铜层进行第二次微蚀,以形成第三铜层。在此过程中,由于对多个通孔的孔口进行了覆盖保护,使得孔内金属层得到了保护。第二铜层上除多个通孔的孔口位置外的面铜未进行覆盖保护,其在第二次微蚀过程中,经蚀刻药水蚀刻,铜厚再次得到减薄,以满足印制线路板外层图形的铜厚条件,且第二铜层上的面铜极差再次得到一定程度上的减小,形成第三铜层。第三铜层的面铜均匀性良好。
通过上述方式,本实施例的印制线路板的制备方法先通过第一干膜在第一板件上具有BGA设计的位置进行整体的覆盖保护,以进行第一次微蚀,然后再通过第二干膜对具有BGA设计的多个通孔的孔口处分别进行覆盖保护,以进行第二次微蚀。最终在板件上形成表面均匀的第三铜层。本发明通过两次蚀刻步骤减少了高厚径比BGA设计的多层线路板的面铜之间容易存在极差的问题,实现了高厚径比BGA线路板的可加工能力,提高了印制线路板的可靠性。满足了行业对印制线路板生产的需求。
请参阅图2,图2是本发明提供的印制线路板的制作方法另一实施例的流程示意图,在本实施例中,印制线路板为具有高厚径比BGA设计的多层线路板。本实施例的印制线路板的制作方法的步骤如下:
S21:获取第一板件,第一板件上形成有第一铜层。
在本步骤中,获取第一板件。其中,第一板件上具有多个密集设置的通孔,也就是BGA设计。此时的第一板件是将板件进行电镀面铜与电镀孔铜后所获得的板件。第一板件包括基板、内铜层、面铜层与多个通孔孔口之间的孔铜。其中,第一铜层包括:第一板件上的面铜层与多个通孔孔口之间的孔铜。由于电镀孔铜时电镀电流不均,使得第一板件表面的面铜与多个通孔孔口之间的孔铜存在一定的面铜极差。其中,由于多个通孔贯穿整个第一板件,第一板件的两侧表面都可形成第一铜层。
另外,本实施例的印制线路板的制作方法也适用于多个盲孔密集设置或多个盲孔与多个通孔混合密集设置的情况,本实施例对此不做限定。
S22:对第一铜层进行第一次曝光显影,以通过第一干膜将第一铜层上多个孔的孔口进行整体覆盖,对第一铜层进行第一次微蚀以形成第二铜层。
对第一铜层进行第一次曝光显影的预处理,以将第一干膜贴附在第一预设位置上,也就是将第一干膜贴附在第一铜层的多个密集设置的通孔的孔口和各孔口之间的位置以对BGA设计进行整体覆盖保护。其中,当采用其他耐腐蚀材料对BGA设计进行整体覆盖保护时,曝光显影的预处理操作可对应替换为使用耐腐蚀材料所需采取的预处理操作。在此不做限定。
请参阅图3,图3是图2实施例中S22步骤中经第一干膜覆盖后的第一板件的结构示意图。
本步骤中的第一板件10包括:多个铜层11与多个基层12。其中,多个铜层11与多个基层12依次交替贴合设置,以形成第一板件10。第一板件10上设置有多个通孔131,多个通孔131之间密集设置,共同组成BGA设计13。BGA设计13上贴附有第一干膜14,其中,第一干膜14整体覆盖BGA设计13中的所有通孔131的孔口。其中,本实施例的第一板件10两侧表面上的多个通孔131形成的BGA设计13上都整体贴附有第一干膜14。
通过上述第一干膜14的贴附,对整个BGA设计13中的多个通孔131的孔铜以及多个通孔131的孔口之间的铜层(图中未标注)进行保护。其中,在实际生产过程中,设置在第一板件10两外侧的铜层11存在面铜极差的问题。在本示意图中,为了方便理解第一干膜14的贴附情况对其进行平滑处理,但此处的平滑处理并不意味着设置在第一板件10两外侧的铜层11不存在极差问题,本示意图在此处并不对面铜极差现象进行限定。
对经过部分覆盖保护的第一铜层进行第一次微蚀处理,并形成第二铜层。在此过程中,由于已对具有BGA设计的位置进行整体覆盖保护,使得该部分的铜厚在微蚀过程中不被蚀刻药水覆盖,其铜厚不变。而第一铜层中未被覆盖保护的位置,也就是非BGA设计的其他位置在蚀刻过程中被蚀刻药水蚀刻,其铜厚得到减薄。第一铜层上的面铜极差得到一定程度上的减小,形成第二铜层。第二铜层的面铜极差小于第一铜层的面铜极差。
在第一次微蚀完成,并形成第二铜层后,将第一干膜进行退膜,并对第二铜层进行铲平,以消除部分面铜极差,提高面铜的均匀性,本步骤通过物化结合的方式对面铜极差进行减小。
S23:对第二铜层进行第二次曝光显影,以通过第二干膜将第二铜层上多个孔的孔口分别进行单独覆盖,对第二铜层进行第二次微蚀以形成第三铜层。
对第二铜层进行第二次曝光显影的预处理,以将第二干膜贴附在第二预设位置上,也就是将多个第二干膜分别贴附在第二铜层的多个密集设置的通孔的孔口处以对多个通孔分别进行覆盖保护。其中,当采用其他耐腐蚀材料对多个通孔分别进行覆盖保护时,曝光显影的预处理操作可对应替换为使用耐腐蚀材料所需采取的预处理操作。在此不做限定。
请参阅图4,图4是图2实施例中S23步骤中经第二干膜覆盖后的第一板件的结构示意图。
本步骤中的第一板件20包括:多个铜层21与多个基层22。其中,多个铜层21与多个基层22依次交替贴合设置,以形成第一板件20。第一板件20上设置有多个通孔231,多个通孔231之间密集设置,共同组成BGA设计23。BGA设计23上贴附有多个第二干膜24,具体地,各第二干膜24分别对应覆盖单个通孔231的孔口。第二干膜24不对各通孔231孔口之间的铜层进行覆盖。其中,本实施例的第一板件20两侧表面上的多个通孔231的孔口都分别贴附有第二干膜24。各多个通孔231孔口之间的面铜上不进行第二干膜24覆盖保护。
通过上述第二干膜24的贴附,对BGA设计23中的多个通孔231的孔铜分别进行保护。其中,在实际生产过程中,设置在第一板件20两外侧的铜层21存在面铜极差的问题。在本示意图中,为了方便理解第二干膜24的贴附情况对其进行平滑处理,但此处的平滑处理并不意味着设置在第一板件20两外侧的铜层21不存在极差问题,本示意图在此处并不对面铜极差现象进行限定。
对已在多个通孔的孔口处进行覆盖保护的第二铜层进行第二次微蚀,以形成第三铜层。在此过程中,由于对多个通孔的孔口进行了覆盖保护,使得孔内金属层得到了保护。第二铜层上除多个通孔的孔口位置外的面铜未进行覆盖保护,其在第二次微蚀过程中,经蚀刻药水蚀刻,铜厚再次得到减薄,以满足外层图形的标准。
在第二次微蚀完成,并形成第三铜层后,将第二干膜进行退膜,并对第三铜层进行铲平,第二铜层上的面铜极差再次得到一定程度上的减小,形成第三铜层。第三铜层的面铜均匀性良好。
本实施例的第一干膜的覆盖范围为整个BGA设计区域,第二干膜的覆盖范围为BGA区域中各个通孔的孔口处,第一干膜的覆盖范围大于第二干膜的覆盖范围。
S24:对第三铜层进行第三次曝光显影,在第一板件上贴覆第三干膜,以对第一板件进行图形蚀刻。
对铲平后的第三铜层进行第三次曝光显影,以在第一板件的第三铜层上贴附第三干膜。在第三铜层上贴附了第三干膜后,对第三铜层进行图形蚀刻,以蚀刻出印制线路板的外层图形,实现印制线路板的功能。此时,由于上述两次微蚀步骤中对面铜极差的消减,使得第三铜层的均匀性得到有效提升,此次的图形蚀刻不再受到面铜极差的影响,外蚀线路的制备得以正常进行,印制线路板的可靠性得到提升。
通过上述方式,本实施例的印制线路板的制备方法先在第一板件上具有BGA设计的位置,通过贴附第一干膜的步骤来对BGA设计进行整体的覆盖保护,以进行第一次微蚀,然后在对具有BGA设计的多个通孔的孔口处,通过贴附多个第二干膜的步骤分别对多个通孔的孔口进行覆盖保护,以进行第二次微蚀。并在板件上形成具有均匀面铜层的第三铜层,最终通过图形蚀刻实现印制线路板外层图形的制备,实现印制线路板的功能。本发明通过三次蚀刻步骤减少了高厚径比BGA设计的多层线路板的面铜之间容易存在极差的问题,同时也解决了BGA设计区域面铜偏薄的问题。从而实现了高厚径比BGA线路板的可加工能力,提高了印制线路板的可靠性。满足了行业对印制线路板生产的需求。
请参阅图5,图5是本发明提供的印制线路板一实施例的结构示意图。在本实施例中,印制线路板为具有高厚径比BGA设计的多层线路板。
本实施例的印制线路板30包括:多个铜层31与多个基层32。其中,多个铜层31与多个基层32依次交替贴合设置,以形成印制线路板30。印制线路板30上设置有多个通孔331,多个通孔331之间密集设置,共同组成BGA设计33。其中,印制线路板30两外侧表面上的铜层31表面均匀,且BGA设计33的表面铜层偏薄的问题也得到了有效解决。
本实施例的印制线路板的面铜层的极差被有效地减小,从而使得面铜层在外层图形的过程中不受极差影响,外层线路得以正常制备。本实施例实现了高厚径比BGA线路板的可加工能力,提高了印制线路板的可靠性。满足了行业对印制线路板生产的需求。
以上所述仅为本发明的实施方式,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围内。
Claims (10)
1.一种印制线路板的制作方法,其特征在于,所述印制线路板的制作方法包括:
获取第一板件,所述第一板件上形成有第一铜层;
对所述第一铜层的第一预设位置进行第一干膜覆盖,并对所述第一铜层进行第一次微蚀以形成第二铜层;
对所述第二铜层的第二预设位置进行第二干膜覆盖,并对所述第二铜层进行第二次微蚀以形成第三铜层,其中,所述第一干膜的覆盖范围大于所述第二干膜的覆盖范围。
2.根据权利要求1所述的印制线路板的制作方法,其特征在于,所述获取第一板件,所述第一板件上形成有第一铜层的步骤包括:
获取所述第一板件;其中,所述第一板件上设置有多个孔;
对所述多个孔进行电镀孔铜,以与所述第一板件上的面铜层形成所述第一铜层。
3.根据权利要求2所述的印制线路板的制作方法,其特征在于,所述多个孔包括多个通孔和/或多个盲孔;
多个所述孔之间密集设置。
4.根据权利要求2或3所述的印制线路板的制作方法,其特征在于,所述多个孔属于球栅阵列封装区域。
5.根据权利要求1所述的印制线路板的制作方法,其特征在于,所述对所述第一铜层的第一预设位置进行第一干膜覆盖,并对所述第一铜层进行第一次微蚀以形成第二铜层的步骤包括:
对所述第一铜层进行第一次曝光显影,以通过第一干膜将所述第一铜层上所述多个孔的孔口进行整体覆盖;
对所述第一铜层进行所述第一次微蚀以形成所述第二铜层。
6.根据权利要求5所述的印制线路板的制作方法,其特征在于,所述对所述第一铜层进行第一次微蚀以形成所述第二铜层的步骤包括:
对所述第一铜层进行所述第一次微蚀以形成所述第二铜层;
将所述第一干膜进行退膜,并对所述第二铜层进行铲平。
7.根据权利要求1所述的印制线路板的制作方法,其特征在于,所述对所述第二铜层的第二预设位置进行第二干膜覆盖,并对第二铜层进行第二次微蚀以形成第三铜层的步骤包括:
对所述第二铜层进行第二次曝光显影,以通过第二干膜将所述第二铜层上多个所述孔的孔口分别进行单独覆盖;
对所述第二铜层进行所述第二次微蚀以形成所述第三铜层。
8.根据权利要求7所述的印制线路板的制作方法,其特征在于,所述对所述第二铜层进行第二次微蚀以形成所述第三铜层的步骤包括:
对所述第二铜层进行所述第二次微蚀以形成所述第三铜层;
将所述第二干膜进行退膜,并对所述第三铜层进行铲平。
9.根据权利要求1所述的印制线路板的制作方法,其特征在于,所述对所述第二铜层的第二预设位置进行第二干膜覆盖,并对第二铜层进行第二次微蚀以形成第三铜层的步骤之后包括:
对所述第三铜层进行第三次曝光显影;
在所述第一板件上贴覆第三干膜,以对所述第一板件进行图形蚀刻。
10.一种印制线路板,其特征在于,所述印制线路板由上述权利要求1-9任一项所述的印制线路板的制作方法制备而成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010531979.0A CN113811103B (zh) | 2020-06-11 | 2020-06-11 | 一种印制线路板及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010531979.0A CN113811103B (zh) | 2020-06-11 | 2020-06-11 | 一种印制线路板及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113811103A true CN113811103A (zh) | 2021-12-17 |
CN113811103B CN113811103B (zh) | 2023-06-02 |
Family
ID=78943769
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010531979.0A Active CN113811103B (zh) | 2020-06-11 | 2020-06-11 | 一种印制线路板及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113811103B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040101783A1 (en) * | 2002-11-25 | 2004-05-27 | International Business Machines Corporation | Electrodeposited photoresist and dry film photoresist photolithography process for printed circuit board patterning |
CN102316677A (zh) * | 2010-06-30 | 2012-01-11 | 比亚迪股份有限公司 | 一种用于双面及多层柔性印刷线路板的电镀方法 |
CN102711385A (zh) * | 2012-06-26 | 2012-10-03 | 北京凯迪思电路板有限公司 | 一种加成法制作线路板的方法 |
CN103582304A (zh) * | 2012-07-30 | 2014-02-12 | 富葵精密组件(深圳)有限公司 | 透明印刷电路板及其制作方法 |
CN107567196A (zh) * | 2017-08-16 | 2018-01-09 | 深圳市迅捷兴科技股份有限公司 | 顶层镍钯金底层硬金板制作方法 |
-
2020
- 2020-06-11 CN CN202010531979.0A patent/CN113811103B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040101783A1 (en) * | 2002-11-25 | 2004-05-27 | International Business Machines Corporation | Electrodeposited photoresist and dry film photoresist photolithography process for printed circuit board patterning |
CN102316677A (zh) * | 2010-06-30 | 2012-01-11 | 比亚迪股份有限公司 | 一种用于双面及多层柔性印刷线路板的电镀方法 |
CN102711385A (zh) * | 2012-06-26 | 2012-10-03 | 北京凯迪思电路板有限公司 | 一种加成法制作线路板的方法 |
CN103582304A (zh) * | 2012-07-30 | 2014-02-12 | 富葵精密组件(深圳)有限公司 | 透明印刷电路板及其制作方法 |
CN107567196A (zh) * | 2017-08-16 | 2018-01-09 | 深圳市迅捷兴科技股份有限公司 | 顶层镍钯金底层硬金板制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN113811103B (zh) | 2023-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3382096B2 (ja) | バイアを有する多層回路基板の製造方法、チップ・キャリアおよびチップ・キャリアの製造方法 | |
US20060180346A1 (en) | High aspect ratio plated through holes in a printed circuit board | |
KR100874172B1 (ko) | 연성인쇄회로기판의 제조방법 및 이를 이용하여 형성된연성 인쇄회로기판의 금속 배선패턴 | |
EP3557957B1 (en) | Wiring substrate, multilayer wiring substrate, and method for manufacturing wiring substrate | |
KR20070081770A (ko) | 유전층에 도전성 엘리먼트를 내장하는 방법 | |
CN114222434B (zh) | 一种阶梯线路的制作方法及线路板 | |
KR20050020699A (ko) | 양면 배선 회로 기판 및 그 제조 방법 | |
JP2013106034A (ja) | プリント回路基板の製造方法 | |
CN108353510B (zh) | 多层印刷配线基板及其制造方法 | |
KR100752017B1 (ko) | 인쇄회로기판의 제조방법 | |
CN113811103B (zh) | 一种印制线路板及其制作方法 | |
JPH04100294A (ja) | プリント配線板の製造方法 | |
JPH0799391A (ja) | 電子部品搭載用多層基板の製造方法 | |
KR101987378B1 (ko) | 인쇄회로기판의 제조 방법 | |
KR20010065115A (ko) | 인쇄회로기판 제조방법 | |
TWI792566B (zh) | 電路板的製作方法 | |
KR20150107141A (ko) | 인쇄회로기판 및 그의 제조 방법 | |
US20020187334A1 (en) | Two-metal tab tape, double-sided csp tape, bga tape and method for manufacturing the same | |
JP3815431B2 (ja) | 半導体装置用テープキャリアおよびその製造方法 | |
KR100652132B1 (ko) | 인쇄 회로 기판 및 이의 제작 방법 | |
JP2002020897A (ja) | 電子部品用多層配線基板の製造方法 | |
JPH0548246A (ja) | フレキシブルプリント配線板の製造方法 | |
CN116916521A (zh) | 印刷电路板及其制作方法 | |
GB2026918A (en) | Component-carrying printed circuit board | |
JPH06112628A (ja) | 配線パターンを有する回路基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |