CN113806273A - 快速周边组件互连数据传输控制*** - Google Patents

快速周边组件互连数据传输控制*** Download PDF

Info

Publication number
CN113806273A
CN113806273A CN202010550739.5A CN202010550739A CN113806273A CN 113806273 A CN113806273 A CN 113806273A CN 202010550739 A CN202010550739 A CN 202010550739A CN 113806273 A CN113806273 A CN 113806273A
Authority
CN
China
Prior art keywords
pci express
data
thread node
node data
transparent bridge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010550739.5A
Other languages
English (en)
Other versions
CN113806273B (zh
Inventor
张天超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inventec Pudong Technology Corp
Inventec Corp
Original Assignee
Inventec Pudong Technology Corp
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inventec Pudong Technology Corp, Inventec Corp filed Critical Inventec Pudong Technology Corp
Priority to CN202010550739.5A priority Critical patent/CN113806273B/zh
Publication of CN113806273A publication Critical patent/CN113806273A/zh
Application granted granted Critical
Publication of CN113806273B publication Critical patent/CN113806273B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Programmable Controllers (AREA)

Abstract

一种快速周边组件互连数据传输控制***，快速周边组件互连数据设备分为第一分区以及第二分区，第一分区包含有第一非透明桥接设备、上行端口设备以及下行端口设备，第二分区包含有第二非透明桥接设备，中央处理器的线程节点数据传送至第一非透明桥接设备，第一非透明桥接设备通过内部线路传送线程节点数据至第二非透明桥接设备，第二非透明桥接设备传送通过实体快速周边组件互连线路传送线程节点数据至下行端口设备，下行端口设备通过内部线路传送线程节点数据至上行端口设备，上行端口设备通过快速周边组件互连插槽传送线程节点数据至存储器的储存地址并加以储存，由此可以达成提供标准快速周边组件互连设备传输数据过程设定的技术功效。

Description

快速周边组件互连数据传输控制***
技术领域
本发明涉及一种数据传输控制***，尤其是指一种对快速周边组件互连设备进行数据传输控制的***。
背景技术
当前快速周边组件互连插槽检测通常是采用标准快速周边组件互连网卡加以实现，采用标准快速周边组件互连网卡进行标准快速周边组件互连插槽的检测往往会受限于无法进行自主测试，进一步受限于标准快速周边组件互连网卡的驱动方式而无法随意定义存储器地址以及传输数据过程的设定，只能检测到基本的电源特征和标准快速周边组件互连插槽的连接状态。
综上所述，可知现有技术中长期以来一直存在现有对标准快速周边组件互连设备传输数据过程无法进行设定的问题，因此有必要提出改进的技术手段，来解决此问题。
发明内容
有鉴于现有技术存在现有对标准快速周边组件互连设备传输数据过程无法进行设定的问题，本发明揭露一种快速周边组件互连数据传输控制***，其中：
本发明所揭露第一实施方式的快速周边组件互连数据传输控制***，其包含：主机板以及快速周边组件互连数据设备，快速周边组件互连数据设备还包含：第一分区以及第二分区，第一分区还包含：第一非透明桥接(Non-Transparent Bridge)设备、上行端口(upstream port)设备以及下行端口(downstream port)设备，第二分区还包含：第二非透明桥接设备。
主机板具有中央处理器、存储器以及快速周边组件互连插槽，中央处理器分别与存储器以及快速周边组件互连插槽以实体线路形成电性连接，中央处理器具有线程节点数据，存储器具有储存地址，线程节点数据传输至储存地址时加以储存。
快速周边组件互连数据设备插设于快速周边组件互连插槽，第一非透明桥接设备自第二中央处理器接收线程节点数据；上行端口设备通过内部线路接收线程节点数据，通过快速周边组件互连插槽传送线程节点数据至存储器的储存地址并加以储存；下行端口设备通过实体快速周边组件互连线路接收线程节点数据，通过内部线路传送线程节点数据至上行端口设备。
第二非透明桥接设备通过内部线路自第一非透明桥接设备接收线程节点数据，通过实体快速周边组件互连线路传送线程节点数据至下行端口设备。
本发明所揭露第二实施方式的快速周边组件互连数据传输控制***，其包含：主机板以及快速周边组件互连数据设备，快速周边组件互连数据设备还包含：第一分区以及第二分区，第一分区还包含：第一非透明桥接设备、上行端口设备以及下行端口设备，第二分区还包含：第二非透明桥接设备。
主机板具有第一中央处理器、第二中央处理器、存储器以及快速周边组件互连插槽，第一中央处理器分别与第二中央处理器、存储器以及快速周边组件互连插槽以实体线路形成电性连接，第二中央处理器具有线程节点数据，存储器具有储存地址，线程节点数据传输至储存地址时加以储存。
快速周边组件互连数据设备插设于快速周边组件互连插槽，第一非透明桥接设备通过第一中央处理器自第二中央处理器接收线程节点数据；上行端口设备通过内部线路接收线程节点数据，通过快速周边组件互连插槽传送线程节点数据至存储器的储存地址并加以储存；及下行端口设备通过实体快速周边组件互连线路接收线程节点数据，通过内部线路传送线程节点数据至上行端口设备。
第二非透明桥接设备通过内部线路自第一非透明桥接设备接收线程节点数据，通过实体快速周边组件互连线路传送线程节点数据至下行端口设备。
本发明所揭露第三实施方式的快速周边组件互连数据传输控制***，其包含：主机板、第一快速周边组件互连数据设备以及第二快速周边组件互连数据设备，第一快速周边组件互连数据设备还包含：第一分区以及第二分区，第一分区还包含：第一非透明桥接设备、第一上行端口设备以及第一下行端口设备，第二分区还包含：第二非透明桥接设备；第二快速周边组件互连数据设备还包含：第三分区以及第四分区，第三分区还包含：第三非透明桥接设备、第三上行端口设备以及第三下行端口设备，第四分区还包含：第四非透明桥接设备。
主机板具有中央处理器、存储器、快速周边组件互连开关、第一快速周边组件互连插槽以及第二快速周边组件互连插槽，中央处理器分别与存储器以及快速周边组件互连开关以实体线路形成电性连接，中央处理器具有线程节点数据，存储器具有储存地址，线程节点数据传输至储存地址时加以储存。
第一快速周边组件互连数据设备插设于第一快速周边组件互连插槽，第一非透明桥接设备与快速周边组件互连开关以实体线路形成电性连接，第一非透明桥接设备自中央处理器通过快速周边组件互连开关接收线程节点数据；第一上行端口设备通过内部线路接收线程节点数据，通过快速周边组件互连插槽以及快速周边组件互连开关传送线程节点数据；及第一下行端口设备通过实体快速周边组件互连线路接收线程节点数据，通过内部线路传送线程节点数据至第一上行端口设备。
第二非透明桥接设备，通过内部线路自第一非透明桥接设备接收线程节点数据，通过实体快速周边组件互连线路传送线程节点数据至第一下行端口设备。
第二快速周边组件互连数据设备插设于第二快速周边组件互连插槽，第三非透明桥接设备与快速周边组件互连开关以实体线路形成电性连接，第三非透明桥接设备自第一上行端口设备通过快速周边组件互连插槽以及快速周边组件互连开关接收线程节点数据；第三上行端口设备通过内部线路接收线程节点数据，通过快速周边组件互连插槽以及快速周边组件互连开关传送线程节点数据至存储器的储存地址并加以储存；及第三下行端口设备通过实体快速周边组件互连线路接收线程节点数据，通过内部线路传送线程节点数据至第三上行端口设备。
第四非透明桥接设备，通过内部线路自第三非透明桥接设备接收线程节点数据，通过实体快速周边组件互连线路传送线程节点数据至第三下行端口设备。
本发明所揭露的***如上，与现有技术之间的差异在于快速周边组件互连数据设备分为第一分区以及第二分区，第一分区包含有第一非透明桥接设备、上行端口设备以及下行端口设备，第二分区包含有第二非透明桥接设备，中央处理器的线程节点数据传送至第一非透明桥接设备，第一非透明桥接设备通过内部线路传送线程节点数据至第二非透明桥接设备，第二非透明桥接设备传送通过实体快速周边组件互连线路传送线程节点数据至下行端口设备，下行端口设备通过内部线路传送线程节点数据至上行端口设备，上行端口设备通过快速周边组件互连插槽传送线程节点数据至存储器的储存地址并加以储存。
通过上述的技术手段，本发明可以达成提供标准快速周边组件互连设备传输数据过程设定的技术功效。
附图说明
图1绘示为本发明第一实施方式快速周边组件互连数据传输控制***的***方框图。
图2绘示为本发明第二实施方式快速周边组件互连数据传输控制***的***方框图。
图3绘示为本发明第三实施方式快速周边组件互连数据传输控制***的***方框图。
符号说明
11:中央处理器
111:第一中央处理器
112:第二中央处理器
12:存储器
20:快速周边组件互连数据设备
201:第一快速周边组件互连数据设备
202:第二快速周边组件互连数据设备
21:第一分区
211:第一非透明桥接设备
212:上行端口设备
213:下行端口设备
22:第二分区
221:第二非透明桥接设备
23:第一分区
231:第一非透明桥接设备
232:第一上行端口设备
233:第一下行端口设备
24:第二分区
241:第二非透明桥接设备
25:第三分区
251:第三非透明桥接设备
252:第三上行端口设备
253:第三下行端口设备
26:第四分区
261:第四非透明桥接设备
具体实施方式
以下将配合附图及实施例来详细说明本发明的实施方式，由此对本发明如何应用技术手段来解决技术问题并达成技术功效的实现过程能充分理解并据以实施。
以下首先要说明本发明所揭露第一实施方式的快速周边组件互连数据传输控制***，并请参考图1所示，图1绘示为本发明第一实施方式快速周边组件互连数据传输控制***的***方框图。
本发明所揭露第一实施方式的快速周边组件互连数据传输控制***，其包含：主机板以及快速周边组件互连数据设备20，快速周边组件互连数据设备20还包含：第一分区21以及第二分区22，第一分区21还包含：第一非透明桥接(Non-Transparent Bridge)设备211、上行端口(upstream port)设备212以及下行端口(downstream port)设备213，第二分区22还包含：第二非透明桥接设备221。
主机板具有中央处理器11、存储器12以及快速周边组件互连插槽，中央处理器11分别与存储器12以及快速周边组件互连插槽以实体线路形成电性连接，中央处理器11具有线程节点数据(例如是：中央处理器11中SRC部分的线程节点数据，在此仅为举例说明之，并不以此局限本发明的应用范畴)，存储器12具有储存地址(例如是：存储器12中DST地址的储存地址，在此仅为举例说明之，并不以此局限本发明的应用范畴)，线程节点数据传输至储存地址时加以储存。
快速周边组件互连数据设备20插设于快速周边组件互连插槽，线程节点数据的数据传输过程如下所述，第一非透明桥接设备211自第二中央处理器11接收线程节点数据，第二非透明桥接设备221通过内部线路自第一非透明桥接设备211接收线程节点数据，第二非透明桥接设备221通过实体快速周边组件互连线路传送线程节点数据至下行端口设备213，下行端口设备213通过实体快速周边组件互连线路自第二非透明桥接设备221接收线程节点数据，下行端口设备213通过内部线路传送线程节点数据至上行端口设备212，上行端口设备212通过内部线路自下行端口设备213接收线程节点数据，上行端口设备212通过快速周边组件互连插槽传送线程节点数据至存储器12的储存地址并加以储存。
上述线程节点数据的数据传输过程是PCIe数据(快速周边组件互连数据)传输的PIO模式下的数据传输过程，以中央处理器11作为数据传送的发起端主动向PCIe设备发起数据传输，以下将要说明PCIe数据传输的DMA模式的数据传输过程，以PCIe设备作为数据传送的发起端主动向存储器发起数据传输。
快速周边组件互连数据传输控制***还包含快速周边组件互连设备，快速周边组件互连设备分别与存储器12以及快速周边组件互连插槽以实体线路形成电性连接，快速周边组件互连设备具有数据数据，第一非透明桥接设备211自快速周边组件互连设备接收数据数据，第二非透明桥接设备221通过内部线路自第一非透明桥接设备211接收数据数据，下行端口设备213通过实体快速周边组件互连线路自第二非透明桥221接设备接收数据数据，上行端口设备212通过内部线路自下行端口设备213接收数据数据，上行端口设备213通过快速周边组件互连插槽传送数据数据至存储器12的储存地址并加以储存。
快速周边组件互连数据传输控制***还包含检测设备，检测设备与主机板形成电性连接，分别自中央处理器11取得线程节点数据或是数据数据以及自存储器12取得储存于储存地址的线程节点数据或是数据数据并进行比对，以对经过数据传输后的线程节点数据或是数据数据进行数据的验证。
以下首先要说明本发明所揭露第二实施方式的快速周边组件互连数据传输控制***，并请参考图2所示，图2绘示为本发明第二实施方式快速周边组件互连数据传输控制***的***方框图。
本发明所揭露第二实施方式的快速周边组件互连数据传输控制***，其包含：主机板以及快速周边组件互连数据设备20，快速周边组件互连数据设备20还包含：第一分区21以及第二分区22，第一分区21还包含：第一非透明桥接设备211、上行端口设备212以及下行端口设备213，第二分区22还包含：第二非透明桥接设备221。
主机板具有第一中央处理器111、第二中央处理器112、存储器12以及快速周边组件互连插槽，第一中央处理器111分别与第二中央处理器112、存储器12以及快速周边组件互连插槽以实体线路形成电性连接，第二中央处理器112具有线程节点数据(例如是：第二中央处理器112中SRC部分的线程节点数据，在此仅为举例说明之，并不以此局限本发明的应用范畴)，存储器12具有储存地址(例如是：存储器12中DST地址的储存地址，在此仅为举例说明，并不以此局限本发明的应用范围)，线程节点数据传输至储存地址时加以储存。
快速周边组件互连数据设备20插设于快速周边组件互连插槽，线程节点数据的数据传输过程如下所述，第一非透明桥接设备211通过第一中央处理器11自第二中央处理器11接收线程节点数据，第一非透明桥接设备211自第二中央处理器11接收线程节点数据，第二非透明桥接设备221通过内部线路自第一非透明桥接设备211接收线程节点数据，第二非透明桥接设备221通过实体快速周边组件互连线路传送线程节点数据至下行端口设备213，下行端口设备213通过实体快速周边组件互连线路自第二非透明桥接设备221接收线程节点数据，下行端口设备213通过内部线路传送线程节点数据至上行端口设备212，上行端口设备212通过内部线路自下行端口设备213接收线程节点数据，上行端口设备212通过快速周边组件互连插槽传送线程节点数据至存储器12的储存地址并加以储存。
上述线程节点数据的数据传输过程是PCIe数据传输的PIO模式下的数据传输过程，以中央处理器11作为数据传送的发起端主动向PCIe设备发起数据传输，以下将要说明PCIe数据传输的DMA模式的数据传输过程，以PCIe设备作为数据传送的发起端主动向存储器发起数据传输。
快速周边组件互连数据传输控制***还包含第一快速周边组件互连设备以及第二快速周边组件互连设备，第一快速周边组件互连设备分别与第二快速周边组件互连设备、存储器12以及快速周边组件互连插槽以实体线路形成电性连接，第二快速周边组件互连设备具有数据资料，第一非透明桥接设备211通过第一快速周边组件互连设备自第二快速周边组件互连设备接收数据资料，第二非透明桥接设备221通过内部线路自第一非透明桥接设备211接收数据资料，下行端口设备213通过实体快速周边组件互连线路自第二非透明桥221接设备接收数据资料，上行端口设备212通过内部线路自下行端口设备213接收数据资料，上行端口设备213通过快速周边组件互连插槽传送数据资料至存储器12的储存地址并加以储存。
快速周边组件互连数据传输控制***还包含检测设备，检测设备与主机板形成电性连接，分别自中央处理器11取得线程节点数据或是数据数据以及自存储器12取得储存于储存地址的线程节点数据或是数据数据并进行比对，以对经过数据传输后的线程节点数据或是数据数据进行数据的验证。
以下首先要说明本发明所揭露第三实施方式的快速周边组件互连数据传输控制***，并请参考图3所示，图3绘示为本发明第三实施方式快速周边组件互连数据传输控制***的***方框图。
本发明所揭露第三实施方式的快速周边组件互连数据传输控制***，其包含：主机板、第一快速周边组件互连数据设备201以及第二快速周边组件互连数据设备202，第一快速周边组件互连数据设备201还包含：第一分区23以及第二分区24，第一分区23还包含：第一非透明桥接设备231、第一上行端口设备232以及第一下行端口设备233，第二分区24还包含：第二非透明桥接设备241；第二快速周边组件互连数据设备202还包含：第三分区25以及第四分区26，第三分区25还包含：第三非透明桥接设备251、第三上行端口设备252以及第三下行端口设备253，第四分区26还包含：第四非透明桥接设备261。
主机板具有中央处理器11、存储器12、快速周边组件互连开关14、第一快速周边组件互连插槽以及第二快速周边组件互连插槽，中央处理器11分别与存储器12以及快速周边组件互连开关14以实体线路形成电性连接，中央处理器11具有线程节点数据(例如是：中央处理器11中SRC部分的线程节点数据，在此仅为举例说明，并不以此局限本发明的应用范围)，存储器12具有储存地址(例如是：存储器12中DST地址的储存地址，在此仅为举例说明，并不以此局限本发明的应用范围)，线程节点数据传输至储存地址时加以储存。
第一快速周边组件互连数据设备20插设于第一快速周边组件互连插槽，线程节点数据的数据传输过程如下所述，第一非透明桥接设备231与快速周边组件互连开关14以实体线路形成电性连接，第一非透明桥接设备231自中央处理器11通过快速周边组件互连开关14接收线程节点数据，第二非透明桥接设备241通过内部线路自第一非透明桥接设备231接收线程节点数据，第二非透明桥接设备241通过实体快速周边组件互连线路传送线程节点数据至第一下行端口设备233，第一下行端口设备233通过实体快速周边组件互连线路自第二非透明桥接设备241接收线程节点数据，第一下行端口设备233通过内部线路传送线程节点数据至第一上行端口设备232，第一上行端口设备232通过内部线路自第一下行端口设备233接收线程节点数据，第一上行端口设备232通过快速周边组件互连插槽以及快速周边组件互连开关14传送线程节点数据至第三非透明桥接设备251。
第四非透明桥接设备261通过内部线路自第三非透明桥接设备251接收线程节点数据，第四非透明桥接设备261通过实体快速周边组件互连线路传送线程节点数据至第三下行端口设备253，第三下行端口设备253通过实体快速周边组件互连线路自第四非透明桥接设备261接收线程节点数据，第三下行端口设备253通过内部线路传送线程节点数据至第三上行端口设备252，第三上行端口设备252通过内部线路自第三下行端口设备253接收线程节点数据，第三上行端口设备252通过快速周边组件互连插槽以及快速周边组件互连开关14传送线程节点数据至存储器12的储存地址并加以储存。
上述线程节点数据的数据传输过程是PCIe数据传输的PIO模式下的数据传输过程，以中央处理器11作为数据传送的发起端主动向PCIe设备发起数据传输，以下将要说明PCIe数据传输的DMA模式的数据传输过程，以PCIe设备作为数据传送的发起端主动向存储器发起数据传输。
快速周边组件互连数据传输控制***还包含快速周边组件互连设备，快速周边组件互连设备分别与存储器12以及快速周边组件互连开关14以实体线路形成电性连接，快速周边组件互连设备具有数据数据，第一非透明桥接设备231自快速周边组件互连设备通过快速周边组件互连开关14接收数据数据，第二非透明桥接设备241通过内部线路自第一非透明桥接设备231接收数据数据，第一下行端口设备233通过实体快速周边组件互连线路自第二非透明桥接设备241接收数据数据，第一上行端口设备232通过内部线路自第一下行端口设备233接收数据数据，第一上行端口设备232通过快速周边组件互连插槽以及快速周边组件互连开关14传送数据数据至第三非透明桥接设备251，第四非透明桥接设备261通过内部线路自第三非透明桥接设备251接收数据数据，第三下行端口设备253通过实体快速周边组件互连线路自第四非透明桥接设备261接收数据数据，第三上行端口设备252通过内部线路自第三下行端口设备253接收数据数据，第三上行端口设备252通过快速周边组件互连插槽以及快速周边组件互连开关14传送数据数据至存储器12的储存地址并加以储存。
快速周边组件互连数据传输控制***还包含检测设备，检测设备与主机板形成电性连接，分别自中央处理器11取得线程节点数据或是数据数据以及自存储器12取得储存于储存地址的线程节点数据或是数据数据并进行比对，以对经过数据传输后的线程节点数据或是数据数据进行数据的验证。
综上所述，可知本发明与现有技术之间的差异在于快速周边组件互连数据设备分为第一分区以及第二分区，第一分区包含有第一非透明桥接设备、上行端口设备以及下行端口设备，第二分区包含有第二非透明桥接设备，中央处理器的线程节点数据传送至第一非透明桥接设备，第一非透明桥接设备通过内部线路传送线程节点数据至第二非透明桥接设备，第二非透明桥接设备传送通过实体快速周边组件互连线路传送线程节点数据至下行端口设备，下行端口设备通过内部线路传送线程节点数据至上行端口设备，上行端口设备通过快速周边组件互连插槽传送线程节点数据至存储器的储存地址并加以储存。
由此技术手段可以来解决现有技术所存在现有对标准快速周边组件互连设备传输数据过程无法进行设定的问题，进而达成提供标准快速周边组件互连设备传输数据过程设定的技术功效。
虽然本发明所揭露的实施方式如上，所述的内容并非用以直接限定本发明的专利保护范围。本领域技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式上及细节上作些许的更动。本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (9)

1.一种快速周边组件互连数据传输控制***，其特征在于，其包含：
主机板，所述主机板具有中央处理器、存储器以及快速周边组件互连插槽，所述中央处理器分别与所述存储器以及所述快速周边组件互连插槽以实体线路形成电性连接，所述中央处理器具有线程节点数据，所述存储器具有储存地址，所述线程节点数据传输至所述储存地址时加以储存；及
快速周边组件互连数据设备，所述快速周边组件互连数据设备插设于所述快速周边组件互连插槽，所述快速周边组件互连数据设备还包含：
第一分区，所述第一分区还包含：
第一非透明桥接设备，自所述第二中央处理器接收所述线程节点数据；
上行端口设备，通过内部线路接收所述线程节点数据，通过所述快速周边组件互连插槽传送所述线程节点数据至所述存储器的所述储存地址并加以储存；及
下行端口设备，通过实体快速周边组件互连线路接收所述线程节点数据，通过内部线路传送所述线程节点数据至所述上行端口设备；及
第二分区，所述第二分区还包含：
第二非透明桥接设备，通过内部线路自所述第一非透明桥接设备接收所述线程节点数据，通过实体快速周边组件互连线路传送所述线程节点数据至所述下行端口设备。
2.如权利要求1所述的快速周边组件互连数据传输控制***，其特征在于，所述快速周边组件互连数据传输控制***还包含快速周边组件互连设备，所述快速周边组件互连设备分别与所述存储器以及所述快速周边组件互连插槽以实体线路形成电性连接，所述快速周边组件互连设备具有数据资料，所述第一非透明桥接设备自所述快速周边组件互连设备接收所述数据资料，所述第二非透明桥接设备通过内部线路自所述第一非透明桥接设备接收所述数据资料，所述下行端口设备通过实体快速周边组件互连线路自所述第二非透明桥接设备接收所述数据资料，所述上行端口设备通过内部线路自所述下行端口设备接收所述数据资料，所述上行端口设备通过所述快速周边组件互连插槽传送所述数据资料至所述存储器的所述储存地址并加以储存。
3.如权利要求1所述的快速周边组件互连数据传输控制***，其特征在于，所述快速周边组件互连数据传输控制***还包含检测设备，所述检测设备与所述主机板形成电性连接，分别自所述中央处理器取得所述线程节点数据以及自所述存储器取得储存于所述储存地址的所述线程节点数据并进行比对，以对经过数据传输后的所述线程节点数据进行数据的验证。
4.一种快速周边组件互连数据传输控制***，其特征在于，其包含：
主机板，所述主机板具有第一中央处理器、第二中央处理器、存储器以及快速周边组件互连插槽，所述第一中央处理器分别与所述第二中央处理器、所述存储器以及所述快速周边组件互连插槽以实体线路形成电性连接，所述第二中央处理器具有线程节点数据，所述存储器具有储存地址，所述线程节点数据传输至所述储存地址时加以储存；及
快速周边组件互连数据设备，所述快速周边组件互连数据设备插设于所述快速周边组件互连插槽，所述快速周边组件互连数据设备还包含：
第一分区，所述第一分区还包含：
第一非透明桥接设备，所述第一非透明桥接设备通过所述第一中央处理器自所述第二中央处理器接收所述线程节点数据；
上行端口设备，通过内部线路接收所述线程节点数据，通过所述快速周边组件互连插槽传送所述线程节点数据至所述存储器的所述储存地址并加以储存；及
下行端口设备，通过实体快速周边组件互连线路接收所述线程节点数据，通过内部线路传送所述线程节点数据至所述上行端口设备；及
第二分区，所述第二分区还包含：
第二非透明桥接设备，通过内部线路自所述第一非透明桥接设备接收所述线程节点数据，通过实体快速周边组件互连线路传送所述线程节点数据至所述下行端口设备。
5.如权利要求1所述的快速周边组件互连数据传输控制***，其特征在于，所述快速周边组件互连数据传输控制***还包含第一快速周边组件互连设备以及第二快速周边组件互连设备，所述第一快速周边组件互连设备分别与所述第二快速周边组件互连设备、所述存储器以及所述快速周边组件互连插槽以实体线路形成电性连接，所述第二快速周边组件互连设备具有数据资料，所述第一非透明桥接设备通过所述第一快速周边组件互连设备自所述第二快速周边组件互连设备接收所述数据数据，所述第二非透明桥接设备通过内部线路自所述第一非透明桥接设备接收所述数据资料，所述下行端口设备通过实体快速周边组件互连线路自所述第二非透明桥接设备接收所述数据资料，所述上行端口设备通过内部线路自所述下行端口设备接收所述数据资料，所述上行端口设备通过所述快速周边组件互连插槽传送所述数据资料至所述存储器的所述储存地址并加以储存。
6.如权利要求1所述的快速周边组件互连数据传输控制***，其特征在于，所述快速周边组件互连数据传输控制***还包含检测设备，所述检测设备与所述主机板形成电性连接，分别自所述第二中央处理器取得所述线程节点数据以及自所述存储器取得储存于所述储存地址的所述线程节点数据并进行比对，以对经过数据传输后的所述线程节点数据进行数据的验证。
7.一种快速周边组件互连数据传输控制***，其特征在于，其包含：
主机板，所述主机板具有中央处理器、存储器、快速周边组件互连开关、第一快速周边组件互连插槽以及第二快速周边组件互连插槽，所述中央处理器分别与所述存储器以及所述快速周边组件互连开关以实体线路形成电性连接，所述中央处理器具有一线程节点数据，所述存储器具有一储存地址，所述线程节点数据传输至所述储存地址时加以储存；
第一快速周边组件互连数据设备，所述第一快速周边组件互连数据设备插设于所述第一快速周边组件互连插槽，所述第一快速周边组件互连数据设备还包含：
第一分区，所述第一分区还包含：
第一非透明桥接设备，所述第一非透明桥接设备与所述快速周边组件互连开关以实体线路形成电性连接，所述第一非透明桥接设备自所述中央处理器通过所述快速周边组件互连开关接收所述线程节点数据；
第一上行端口设备，通过内部线路接收所述线程节点数据，通过所述快速周边组件互连插槽以及所述快速周边组件互连开关传送所述线程节点数据；及
第一下行端口设备，通过实体快速周边组件互连线路接收所述线程节点数据，通过内部线路传送所述线程节点数据至所述第一上行端口设备；及
第二分区，所述第二分区还包含：
第二非透明桥接设备，通过内部线路自所述第一非透明桥接设备接收所述线程节点数据，通过实体快速周边组件互连线路传送所述线程节点数据至所述第一下行端口设备；及
第二快速周边组件互连数据设备，所述第二快速周边组件互连数据设备插设于所述第二快速周边组件互连插槽，所述第二快速周边组件互连数据设备还包含：
第三分区，所述第三分区还包含：
第三非透明桥接设备，所述第三非透明桥接设备与所述快速周边组件互连开关以实体线路形成电性连接，所述第三非透明桥接设备自所述第一上行端口设备通过所述快速周边组件互连插槽以及所述快速周边组件互连开关接收所述线程节点数据；
第三上行端口设备，通过内部线路接收所述线程节点数据，通过所述快速周边组件互连插槽以及所述快速周边组件互连开关传送所述线程节点数据至所述存储器的所述储存地址并加以储存；及
第三下行端口设备，通过实体快速周边组件互连线路接收所述线程节点数据，通过内部线路传送所述线程节点数据至所述第三上行端口设备；及
第四分区，所述第四分区还包含：
第四非透明桥接设备，通过内部线路自所述第三非透明桥接设备接收所述线程节点数据，通过实体快速周边组件互连线路传送所述线程节点数据至所述第三下行端口设备。
8.如权利要求7所述的快速周边组件互连数据传输控制***，其特征在于，所述快速周边组件互连数据传输控制***还包含快速周边组件互连设备，所述快速周边组件互连设备分别与所述存储器以及所述快速周边组件互连开关以实体线路形成电性连接，所述快速周边组件互连设备具有数据资料，所述第一非透明桥接设备自所述快速周边组件互连设备通过所述快速周边组件互连开关接收所述数据资料，所述第二非透明桥接设备通过内部线路自所述第一非透明桥接设备接收所述数据资料，所述第一下行端口设备通过实体快速周边组件互连线路自所述第二非透明桥接设备接收所述数据资料，所述第一上行端口设备通过内部线路自所述第一下行端口设备接收所述数据资料，所述第一上行端口设备通过所述快速周边组件互连插槽以及所述快速周边组件互连开关传送所述数据资料至所述第三非透明桥接设备，所述第四非透明桥接设备通过内部线路自所述第三非透明桥接设备接收所述数据资料，所述第三下行端口设备通过实体快速周边组件互连线路自所述第四非透明桥接设备接收所述数据资料，所述第三上行端口设备通过内部线路自所述第三下行端口设备接收所述数据资料，所述第三上行端口设备通过所述快速周边组件互连插槽以及所述快速周边组件互连开关传送所述数据资料至所述存储器的所述储存地址并加以储存。
9.如权利要求7所述的快速周边组件互连数据传输控制***，其特征在于，所述快速周边组件互连数据传输控制***还包含检测设备，所述检测设备与所述主机板形成电性连接，分别自所述中央处理器取得所述线程节点数据以及自所述存储器取得储存于所述储存地址的所述线程节点数据并进行比对，以对经过数据传输后的所述线程节点数据进行数据的验证。
CN202010550739.5A 2020-06-16 2020-06-16 快速周边组件互连数据传输控制*** Active CN113806273B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010550739.5A CN113806273B (zh) 2020-06-16 2020-06-16 快速周边组件互连数据传输控制***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010550739.5A CN113806273B (zh) 2020-06-16 2020-06-16 快速周边组件互连数据传输控制***

Publications (2)

Publication Number Publication Date
CN113806273A true CN113806273A (zh) 2021-12-17
CN113806273B CN113806273B (zh) 2024-04-09

Family

ID=78943353

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010550739.5A Active CN113806273B (zh) 2020-06-16 2020-06-16 快速周边组件互连数据传输控制***

Country Status (1)

Country Link
CN (1) CN113806273B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115202938A (zh) * 2022-09-13 2022-10-18 苏州浪潮智能科技有限公司 一种非透明桥管理方法、装置、控制器及介质

Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101017471A (zh) * 2007-02-16 2007-08-15 威盛电子股份有限公司 只读存储器转接装置
CN101059791A (zh) * 2006-04-21 2007-10-24 英业达股份有限公司 虚拟通用串行总线设备***及其数据传输方法
CN101114214A (zh) * 2006-07-26 2008-01-30 微星科技股份有限公司 图形卡转接模块及具有该图形卡转接模块的主机板装置
JP2008041027A (ja) * 2006-08-10 2008-02-21 Sony Computer Entertainment Inc プロセッサノードシステムおよびプロセッサノードクラスタシステム
US20080126617A1 (en) * 2006-08-28 2008-05-29 Sean Thomas Brownlow Message Signaled Interrupt Management for a Computer Input/Output Fabric Incorporating Dynamic Binding
CN101452437A (zh) * 2007-12-03 2009-06-10 英业达股份有限公司 多处理器***及切换cpu方法
CN101499045A (zh) * 2008-02-01 2009-08-05 英业达股份有限公司 实现pci适配卡进行热插拔的方法
CN101876962A (zh) * 2009-12-15 2010-11-03 北京龙芯中科技术服务中心有限公司 一种实现主从板热插拔控制的方法及装置
CN103095834A (zh) * 2013-01-16 2013-05-08 中国科学院计算技术研究所 一种跨虚拟化数据中心的虚拟机在线迁移方法
CN103678081A (zh) * 2012-09-18 2014-03-26 英业达科技有限公司 用于快捷外设互联标准插槽的检测***及其方法
CN104298535A (zh) * 2014-05-02 2015-01-21 威盛电子股份有限公司 延伸只读存储器管理***、方法及其管理主机
US20150178239A1 (en) * 2013-12-20 2015-06-25 International Business Machines Corporation Command rate configuration in data processing system
US20150261709A1 (en) * 2014-03-14 2015-09-17 Emilio Billi Peripheral component interconnect express (pcie) distributed non- transparent bridging designed for scalability,networking and io sharing enabling the creation of complex architectures.
CN105353984A (zh) * 2015-11-05 2016-02-24 北京飞杰信息技术有限公司 基于软磁盘阵列的高可用集群控制器、控制方法及***
CN106502941A (zh) * 2016-11-25 2017-03-15 北京兆芯电子科技有限公司 输入输出扩展器、计算机***以及其配置方法
CN106775504A (zh) * 2017-03-16 2017-05-31 北京飞杰信息技术有限公司 双控磁盘阵列***及其数据存取方法
CN108153624A (zh) * 2016-12-02 2018-06-12 英业达科技有限公司 适用于ngff插槽的测试电路板
CN109710554A (zh) * 2018-11-29 2019-05-03 北京计算机技术及应用研究所 Fc-ae-1553总线与can总线非透明桥接***

Patent Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101059791A (zh) * 2006-04-21 2007-10-24 英业达股份有限公司 虚拟通用串行总线设备***及其数据传输方法
CN101114214A (zh) * 2006-07-26 2008-01-30 微星科技股份有限公司 图形卡转接模块及具有该图形卡转接模块的主机板装置
JP2008041027A (ja) * 2006-08-10 2008-02-21 Sony Computer Entertainment Inc プロセッサノードシステムおよびプロセッサノードクラスタシステム
US20080126617A1 (en) * 2006-08-28 2008-05-29 Sean Thomas Brownlow Message Signaled Interrupt Management for a Computer Input/Output Fabric Incorporating Dynamic Binding
CN101017471A (zh) * 2007-02-16 2007-08-15 威盛电子股份有限公司 只读存储器转接装置
CN101452437A (zh) * 2007-12-03 2009-06-10 英业达股份有限公司 多处理器***及切换cpu方法
CN101499045A (zh) * 2008-02-01 2009-08-05 英业达股份有限公司 实现pci适配卡进行热插拔的方法
CN101876962A (zh) * 2009-12-15 2010-11-03 北京龙芯中科技术服务中心有限公司 一种实现主从板热插拔控制的方法及装置
CN103678081A (zh) * 2012-09-18 2014-03-26 英业达科技有限公司 用于快捷外设互联标准插槽的检测***及其方法
CN103095834A (zh) * 2013-01-16 2013-05-08 中国科学院计算技术研究所 一种跨虚拟化数据中心的虚拟机在线迁移方法
US20150178239A1 (en) * 2013-12-20 2015-06-25 International Business Machines Corporation Command rate configuration in data processing system
US20150261709A1 (en) * 2014-03-14 2015-09-17 Emilio Billi Peripheral component interconnect express (pcie) distributed non- transparent bridging designed for scalability,networking and io sharing enabling the creation of complex architectures.
CN104298535A (zh) * 2014-05-02 2015-01-21 威盛电子股份有限公司 延伸只读存储器管理***、方法及其管理主机
US20150317089A1 (en) * 2014-05-02 2015-11-05 Via Technologies, Inc. System and method for managing expansion read-only memory and management host thereof
CN105353984A (zh) * 2015-11-05 2016-02-24 北京飞杰信息技术有限公司 基于软磁盘阵列的高可用集群控制器、控制方法及***
CN106502941A (zh) * 2016-11-25 2017-03-15 北京兆芯电子科技有限公司 输入输出扩展器、计算机***以及其配置方法
CN108153624A (zh) * 2016-12-02 2018-06-12 英业达科技有限公司 适用于ngff插槽的测试电路板
CN106775504A (zh) * 2017-03-16 2017-05-31 北京飞杰信息技术有限公司 双控磁盘阵列***及其数据存取方法
CN109710554A (zh) * 2018-11-29 2019-05-03 北京计算机技术及应用研究所 Fc-ae-1553总线与can总线非透明桥接***

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115202938A (zh) * 2022-09-13 2022-10-18 苏州浪潮智能科技有限公司 一种非透明桥管理方法、装置、控制器及介质
CN115202938B (zh) * 2022-09-13 2023-01-24 苏州浪潮智能科技有限公司 一种非透明桥管理方法、装置、控制器及介质

Also Published As

Publication number Publication date
CN113806273B (zh) 2024-04-09

Similar Documents

Publication Publication Date Title
KR102440152B1 (ko) 멀티 모드에서 동작하는 장치 및 그것을 포함하는 시스템
TWI619316B (zh) 適用於連接不同類型連接埠的通用序列匯流排之集線裝置及其方法
US10162723B2 (en) Electronic card and detecting method thereof
US11762801B2 (en) Detection of DISPLAYPORT alternate mode communication and connector plug orientation without use of a power distribution controller
EP2854369A1 (en) Method and apparatus for detecting interface connection between devices
WO2018001168A1 (zh) 一种主用板卡和备用板卡管理的方法和装置
CN108920397B (zh) 设备识别方法、装置、存储介质及电子设备
US10223318B2 (en) Hot plugging peripheral connected interface express (PCIe) cards
CN112306766A (zh) 用于错误检测的方法、电子设备、存储***和计算机程序产品
CN107293330B (zh) 对随机存取存储器ram进行仿真验证的方法和仿真验证***
WO2015153915A1 (en) Detecting the orientation of a multimedia link connected to a device
CN113806273A (zh) 快速周边组件互连数据传输控制***
US11226765B2 (en) Serial AT attachment and non-volatile memory express device determination
CN105117761A (zh) 一种标签信息处理方法
US11334506B2 (en) Interface connection device, system and method thereof
CN110837450B (zh) Usb type-c扩展坞的测试方法和装置、电子设备、存储介质
CN109753461B (zh) 一种dma设备及数据传输的方法
US20150032405A1 (en) Method and Apparatus for Detecting Interface Connection Between Devices
TWI709851B (zh) Ｕｓｂ連接埠測試系統及動態測試ｕｓｂ連接埠之方法
TWI759772B (zh) 快速周邊組件互連資料傳輸控制系統
WO2016078322A1 (zh) 一种io通道分配方法及装置
CN107704403B (zh) 一种优化主背板信号传输的装置及方法
CN107977334B (zh) 电子卡及其检测方法
CN114691574B (zh) 热插拔控制方法、装置、重定时器、扩展卡及电子设备
US11429552B2 (en) Data link changes based on requests

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant