CN113795917A - 半导体功率模块 - Google Patents
半导体功率模块 Download PDFInfo
- Publication number
- CN113795917A CN113795917A CN202080034252.XA CN202080034252A CN113795917A CN 113795917 A CN113795917 A CN 113795917A CN 202080034252 A CN202080034252 A CN 202080034252A CN 113795917 A CN113795917 A CN 113795917A
- Authority
- CN
- China
- Prior art keywords
- power
- contact
- emitter
- power transistor
- conductor track
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
- H01L23/49894—Materials of the insulating layers or coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Inverter Devices (AREA)
- Power Conversion In General (AREA)
Abstract
本发明涉及一种半导体功率模块(1),具有第一功率晶体管(5LA)和第二功率晶体管(5LB),第一功率晶体管(5LA)和第二功率晶体管(5LB)并联地布置在第一集电极导体迹线(11L)和第一发射极导体迹线(9L)之间,其中功率晶体管(5LA、5LB)的第一连接表面分别与第一集电极导体迹线(11L)导电连接,并且功率晶体管(5LA、5LB)的第二连接表面分别与第一发射极导体迹线(9L)导电连接,使得当功率晶体管(5LA、5LB)分别通过所施加的控制电压被导通时,在第一集电极导体迹线(11L)和第一发射极导体迹线(9L)之间流动的电流分配在两个功率晶体管(5LA、5LB)上,其中第一外部功率接触(P)在第一接触区域(KB1)处直接与第一集电极导体迹线(11)接触,其中第二外部功率接触(TL)通过第一连接元件(13)在第二接触区域(KB2)处与第一发射极导体迹线(9L)接触,并且其中第二接触区域(KB2)在机械上不对称地定位在与第一发射极导体迹线(9L)连接的功率晶体管(5LA、5LB)之间,使得在两个功率晶体管(5LA、5LB)处得到具有相同有效控制电压的电对称性。
Description
技术领域
本发明涉及一种半导体功率模块,具有第一功率晶体管和第二功率晶体管,第一功率晶体管和第二功率晶体管并联地布置在第一集电极导体迹线和第一发射极导体迹线之间。在此,功率晶体管的第一连接表面分别与第一集电极导体迹线导电连接,并且功率晶体管的第二连接表面分别与第一发射极导体迹线导电连接,使得当功率晶体管分别通过所施加的控制电压被导通时,在第一集电极导体迹线和第一发射极导体迹线之间流动的电流分配在两个功率晶体管上。
背景技术
用于混合动力电动汽车或电动汽车的包括相关半导体功率模块的功率电子器件对结构空间的要求越来越高,因此半导体功率模块连同电引线被设计得更小。同时,由于功率需求提高,因此电流密度增大。然而,更小的电引线和更高的电流会导致更高的电损耗(欧姆以及频率特性)。因此,经过结构空间优化的半导体功率模块通常在机械上沿纵向构造,然而这会导致电气特性极其不对称。因此,在功率晶体管并联连接的情况下可能出现以下情况,即第一功率晶体管承担导通过程并且第二功率晶体管承担关断过程。这特别是在短路关闭的情况下会导致短路性能极大地受到限制。
图2示例性地示出了从现有技术已知的实施为所谓B2桥1A’的半导体功率模块,包括四个实施为IGBT(IGBT:绝缘栅双极晶体管)的功率晶体管5LA、5LB、5HA、5HB和两个续流二极管3L、3H。从图2还可以看出,第一功率晶体管5LA、第二功率晶体管5LB和第一续流二极管3L布置在第一集电极导体迹线11L和第一发射极导体迹线9L之间并且形成半导体功率模块1’的低侧。此外,第三功率晶体管5HA、第四功率晶体管5HB和第二续流二极管3H布置在第二集电极导体迹线11H和第二发射极导体迹线9H之间并且形成半导体功率模块1’的高侧。两个集电极导体迹线11L、11H彼此相间隔地布置在同一平面中并且与冷却装置(未示出)耦连。因此,两个集电极导体迹线11L、11H分别用作冷却半导体功率模块1的散热器。四个功率晶体管5LA、5LB、5HA、5HB和两个续流二极管3L、3H分别布置在两个集电极导体迹线11L、11H上,其中功率晶体管5LA、5LB、5HA、5HB和续流二极管3L、3H的第一连接表面分别与对应的集电极导体迹线11L、11B导电连接。功率晶体管5LA、5LB、5HA、5HB和续流二极管3L、3H的第二连接表面分别与对应的发射极导体迹线9L、9H导电连接。此外,功率晶体管5LA、5LB、5HA、5HB和续流二极管3L、3H通过相应的集电极导体迹线11L、11H散热。
从图2还可以看出,施加有交流电压电势的第一外部功率接触P在第一接触区域KB1处与第一集电极导体迹线11L的表面连接并且由此散热。施加有第一直流电压电势的第二外部功率接触TL在第二接触区域KB2处与第一发射极导体迹线9L连接并且经由第一发射极导体迹线、通过功率晶体管5LA、5LB和续流二极管3L并经由第一集电极导体迹线11L散热。施加有第二直流电压电势的第三外部功率接触TH在第三接触区域KB3处与第二集电导体迹线11H的表面连接并且由此散热。第二发射极导体9H通过连接元件在第四接触区域KB4处与第一集电极导体迹线11L电连接。此外,所示的半导体功率模块1还具有进一步外部的接触KH、EH、G1H、G2H、KL、EL、G1L、G2L。在此,外部接触KL通过键合线连接到半导体功率模块1’的低侧的功率晶体管5LA、5LB的第一集电极导体迹线11L或集电极端子。外部接触EL通过键合线连接到半导体功率模块1’的低侧的功率晶体管5LA、5LB的第一发射极导体迹线9L或发射极端子。外部接触G1L通过键合线连接到半导体功率模块1’的低侧的第一功率晶体管5LA的栅极端子。外部接触G2L通过键合线连接到半导体功率模块1’的低侧的第二功率晶体管5LB的栅极端子。类似地,外部接触KH通过键合线连接到半导体功率模块1’的高侧的功率晶体管5HA、5HB的第二集电极导体迹线11H或集电极端子。外部接触EH通过键合线连接到半导体功率模块1’的高侧的功率晶体管5HA、5HB的第二发射极导体迹线9H或发射极端子。外部接触G1H通过键合线连接到半导体功率模块1’的高侧的第三功率晶体管5HA的栅极端子。外部接触G2H通过键合线连接到半导体功率模块1’的高侧的第四功率晶体管5HB的栅极端子。
发明内容
具有独立权利要求1的特征的半导体功率模块的优点在于,通过特殊的导线布线使并联布置在第一集电极导体迹线和第一发射极导体迹线之间的两个功率晶体管的有效电感和欧姆电阻彼此适配。这促使两个并联功率晶体管上的控制电压对称,并且均匀地导通和关断,使得在正常运行期间和短路情况下所输入的能量通过两个并联功率晶体管均匀地分配。由此,在正常运行中,可以为两个功率晶体管确定理想的芯片面积。在短路情况下,通过电流的均等分布可使得最大限度地利用两个功率晶体管的热损坏极限。此外,由于两个功率管具有相同的有效控制电压的电对称性,可以增大两个并联功率晶体管之间的距离,从而可实现更好的冷却连接。
本发明的实施方式提供了一种半导体功率模块,具有第一功率晶体管和第二功率晶体管,第一功率晶体管和第二功率晶体管并联地布置在第一集电极导体迹线和第一发射极导体迹线之间,其中功率晶体管的第一连接表面分别与第一集电极导体迹线导电连接,并且功率晶体管的第二连接表面分别与第一发射极导体迹线导电连接,使得当功率晶体管分别通过所施加的控制电压被导通时,在第一集电极导体迹线和第一发射极导体迹线之间流动的电流分配在两个功率晶体管上。在此,第一外部功率接触在第一接触区域与第一集电极导体迹线直接接触。第二外部功率接触通过第一连接元件在第二接触区域处与第一发射极导体迹线接触,其中第二接触区域在机械上不对称地定位在与第一发射极导体迹线连接的功率晶体管之间,使得在两个功率晶体管处得到具有相同有效控制电压的电对称性。
通过从属权利要求中列出的措施和改进方案可有利地改进独立权利要求1中所说明的半导体功率模块。
特别有利的是,第三功率晶体管和第四功率晶体管可以并联地布置在第二集电极导体路路径和第二发射极导体迹线之间,其中功率晶体管的第一连接表面可以分别与第二集电极导体迹线导电连接,并且功率晶体管的第二连接表面可以分别与第二发射极导体迹线导电连接,使得当功率晶体管分别通过所施加的控制电压被导通时,在第二集电极导体迹线和第二发射极导体迹线之间流动的电流可分配在两个功率晶体管上。在此,第三外部功率接触可以在第三接触区域处与第一集电极导体迹线直接接触,并且第二发射极导体迹线可通过第二连接元件在第四接触区域处与第一发射极导体迹线接触。另外,第一功率晶体管和并联连接的第二功率晶体管可以形成在第二外部功率接触和第一外部功率接触之间的低侧路径,第三功率晶体管和并联连接的第四功率晶体管可以形成在第三外部功率接触和第一外部功率接触之间的高侧路径。此外,第一续流二极管可以与第一功率晶体管和第二功率晶体管并联地布置在第一集电极导体迹线和第一发射极导体迹线之间。第二续流二极管可以与第三功率晶体管和第四功率晶体管并联地布置在第二集电极导体迹线和第二发射极导体迹线之间。由此,半导体功率模块可以用作B2电桥,其中在第一外部功率接触处施加有交流电压电势,在第二外部功率接触处施加有第一直流电压电势,并且在第三外部功率接触处施加有第二直流电压电势。功率晶体管例如可以实施为IGBT(绝缘栅双极晶体管)、MOSFET(金属氧化物半导体场效应晶体管)等。
在半导体功率模块的另一有利的设计方案中,第四接触区域可以相对于在第三功率晶体管和并联连接的第四功率晶体管之间的距离在机械和电气上对称地定位在两个功率晶体管之间。这促使在两个并联功率晶体管上的控制电压对称,并且促使均匀地导通和关断,从而在正常运行期间和在短路情况下所输入的能量平均分配在两个并联的功率晶体管上。
在半导体功率模块的另一有利的设计方案中,第二接触区域可以相对于在第一功率晶体管和第二功率晶体管之间的距离在机械上朝第二功率晶体管的方向移动,第二功率晶体管在空间上比第一功率晶体管更远离第二功率接触。由此提高了第一功率晶体管的有效电感和有效欧姆电阻,并且降低了第二功率晶体管的有效电感和有效欧姆电阻,从而使两个功率晶体管的有效电感和有效欧姆电阻相互适配。
在半导体功率模块的另一有利的设计方案中,可以在外部发射极接触和与第一功率晶体管的控制端子连接的第一外部栅极接触之间施加有第一控制电压。此外,可以在外部发射极接触和与第二功率晶体管的控制端子连接的第二外部栅极接触之间施加有第二控制电压。此外,外部发射极接触可以在发射极触点处与第一发射极导体迹线连接。在此,发射极触点和第一发射极导体迹线可以相对于在第一功率晶体管和第二功率晶体管之间的距离在机械上朝第一功率晶体管的方向移动。
在半导体功率模块的另一有利的设计方案中,第一连接元件可以被实施为U形,使得除了第二接触区域之外,在第二连接元件和第二发射极导体迹线之间形成气隙。这使得可以特别简单且低成本地实现第二接触区域的定位。此外,第一连接元件的U形实施方式可以使得简单实现地用于冷却第二外部功率接触的散热路径。
在半导体功率模块的另一有利的设计方案中,在第二外部功率接触的区域中可布置有具有电绝缘中间层的散热组件,散热组件通过第一焊接层与第一连接元件以材料配合的方式连接并且通过第二焊接层与第一集电极导体迹线以材料配合的方式连接,其中电绝缘的中间层可以在第一连接元件和第一集电极导体迹线之间形成电绝缘的散热路径,电绝缘中间层使第二外部功率接触散热。通过电绝缘的散热路径可以将半导体模块的第二外部功率接触与用作散热器的第一集电极导体迹线热耦合并进行散热,第二外部功率接触不直接接触在用作散热器的集电极导体迹线的表面上。由此,半导体功率模块的这些外部功率接触也可以被冷却并且功率损耗可通过半导体功率模块的冷却路径被消散。通过散热组件将第二外部功率接触与半导体功率模块的冷却***热耦连,从而可以实现外部功率接触的限定散热。此外,半导体功率模块的热性能有利地与外部施加的功率损耗解耦。此外,功率晶体管不会由于与外部汇流排的连接而承受附加的热量输入,从而可以更优化地被使用。
本发明的实施例在附图中示出并且在以下说明中得以更详细地解释。此外,在附图中示出了现有技术中已知的且在说明书引言中所述的半导体功率模块。在附图中,相同的附图标记表示执行相同或相似功能的部件或元件。
附图说明
图1示出了根据本发明的半导体功率模块的实施例的示意图。
图2示出了现有技术中已知的半导体功率模块的示意图。
图3示出了图1中根据本发明的半导体功率模块的示意性电路图。
图4示出了图2中已知的半导体功率模块的开关特性的特征曲线图。
图5示出了图1和图3中根据本发明的半导体功率模块的开关特性的特征曲线图。
具体实施方式
从图1和图3可以看出,根据本发明的半导体功率模块1的图示实施例包括第一功率晶体管5LA和第二功率晶体管5LB,其并联地布置在第一集电极导体迹线11L和第一发射极导体迹线9L之间,其中功率晶体管5LA、5LB的第一连接表面分别与第一集电极导体迹线11L导电连接,并且功率晶体管5LA、5LB的第二连接表面分别与第一发射极导体迹线9L导电连接,使得当功率晶体管5LA、5LB分别通过所施加的控制电压被导通时,在第一集电极导体迹线11L和第一发射极导体迹线9L之间流动的电流分配在两个功率晶体管5LA、5LB上。第一外部功率接触P在第一接触区域KB1处直接与第一集电极导体迹线11接触。第二外部功率接触TL通过第一连接元件13在第二接触区域KB2处与第一发射极导体迹线9L接触,其中第二接触区域KB2在机械上不对称地定位在与第一发射极导体迹线9L连接的功率晶体管5LA、5LB之间,使得在两个功率晶体管5LA、5LB处得到具有相同有效控制电压的电对称性。
从图1和图3还可以看出,所示的半导体功率模块1包括第三功率晶体管5HA和第四功率晶体管5HB,其并联地布置在第二集电极导体迹线11H和第二发射极导体迹线9H之间,其中功率晶体管5HA、5HB的第一连接表面分别与第二集电极导体迹线11H导电连接,并且功率晶体管5HA、5HB的第二连接表面分别与第二发射极导体迹线9H导电连接,使得当功率晶体管5HA、5HB分别通过所施加的控制电压被导通时,在第二集电极导体迹线11H和第二发射极导体迹线9H之间流动的电流分配在两个功率晶体管5HA、5HB上。此外,第三外部功率接触TH在第三接触区域KB3处直接与第二集电极导体迹线11H接触。第二发射极导体迹线9H通过第二连接元件12在第四接触区域KB4处与第一集电极导体迹线11L接触。从图1还可以看出,第四接触区域KB4相对于在第三功率晶体管5HA和并联连接的第四功率晶体管5HB之间的距离在机械和电气上对称地定位在两个功率晶体管5HA、5HB之间。
从图1和图3还可以看出,在所示实施例中,半导体功率模块1被实施为B2电桥1A。因此,在第一外部功率接触P处施加有交流电压电势。在第二外部功率接触TL处施加有第一直流电压电势,并且在第三外部功率接触TH处施加有第二直流电压电势。类似于图2所示的现有技术中已知的半导体功率模块1’,功率晶体管5LA、5LB、5HA、5HB分别被实施为IGBT(IGBT:绝缘栅双极晶体管)。在半导体功率模块1的图示实施例中,第一功率晶体管5LA和并联连接的第二功率晶体管5LB在第二外部功率接触TL和第一外部功率接触P之间形成低侧路径。第三功率晶体管5HA和并联连接的第四功率晶体管5HB在第三外部功率接触TH和第一外部功率接触P之间形成高侧路径。此外,第一续流二极管3L在低侧路径中与第一功率晶体管5LA和第二功率晶体管5LB并联地布置在第一集电极导体迹线11L和第一发射极导体迹线9L之间。第二续流二极管3H在高侧路径中与第三功率晶体管5HA和第四功率晶体管5HB并联地布置在第二集电极导体迹线11H和第二发射极导体迹线9H之间。两个集电极导体迹线11L、11H彼此间隔开地布置在同一平面中并且与冷却装置(未示出)耦连。因此,两个集电极导体迹线11L、11H分别用作冷却半导体功率模块1的散热器。此外,功率晶体管5LA、5LB、5HA、5HB和续流二极管3L、3H通过相应的集电极导体迹线11L、11H散热。
第一外部功率接触P在第一接触区域KB1处直接与第一集电极导体迹线11L的表面连接并且由此散热。在所示的实施例中,第二外部功率接触TL通过第一连接元件14在第二接触区域KB2处与第一发射极导体迹线9L。在所示的实施例中,第一连接元件13被实施为U形,使得除了第二接触区域KB2之外,在第二连接元件13和第二发射极导体迹线9B之间形成气隙15。此外,在所示的实施例中,在第二外部功率接触TL的区域中布置有具有电绝缘中间层(未示出)的散热组件20,散热组件通过第一焊接层以材料配合的方式与第一连接元件13连接并且通过第二焊接层以材料配合的方式与第一集电极导体迹线11L连接。电绝缘中间层在第一连接元件13和第一集电极导体路径11L之间形成电绝缘的散热路径,其使第二外部功率接触TL散热。未示出的电绝缘中间层例如被实施为AMB陶瓷衬底并且具有在20至200W/mK范围内的良好至非常好的导热性能。AMB陶瓷衬底在两面均具有铜结构作为可焊接表面,从而可在第一连接元件13和电绝缘中间层之间并且在电绝缘中间层和集电极导体迹线11L之间建立用于散热的材料配合的相应焊接层。当然,电绝缘中间层可替代地实施为DBC衬底或IMS衬底或纯硅片。第三外部功率接触TH在第三接触区域KB3处直接与第二集电极导体迹线11H的表面连接并且由此散热。此外,所示的半导体功率模块1还具有进一步外部的接触KH、EH、G1H、G2H、KL、EL、G1L、G2L。在此,外部接触KL通过键合线连接到半导体功率模块1的低侧的功率晶体管5LA、5LB的第一集电极导体迹线11L或集电极端子。外部接触EL通过键合线连接到半导体功率模块1的低侧的功率晶体管5LA、5LB的第一发射极导体迹线9L或发射极端子。外部接触G1L通过键合线连接到半导体功率模块1的低侧的第一功率晶体管5LA的栅极端子。外部接触G2L通过键合线连接到半导体功率模块1的低侧的第二功率晶体管5LB的栅极端子。外部接触KH类似地通过键合线连接到半导体功率模块1的高侧的功率晶体管5HA、5HB的第二集电极导体迹线11H或集电极端子。外部接触EH通过键合线连接到半导体功率模块1的高侧的功率晶体管5HA、5HB的第二发射极导体迹线9H或发射极端子。外部接触G1H通过键合线连接到半导体功率模块1的高侧的第三功率晶体管5HA的栅极端子。外部接触G2H通过键合线连接到半导体功率模块1的高侧的第四功率晶体管5HB的栅极端子。
从图1中还可以看出,第二接触区域KB2相对于在第一功率晶体管5LA和第二功率晶体管5LB之间的距离在机械上朝第二功率晶体管5LB的方向移动,第二功率晶体管5LB在空间上比第一功率晶体管5LA更远离第二功率接触TL。此外,第一控制电压施加在外部发射极接触EL和与第一功率晶体管5LA的控制端子连接的第一外部栅极接触G1L之间。第二控制电压施加在外部发射极接触EL和与第二功率晶体管5LB的控制端子连接的第二外部栅极接触G2L之间。外部发射极接触EL在发射极触点EK处与第一发射极导体迹线9LB连接。在此,发射极触点EK和第一发射极导体迹线9LB相对于在第一功率晶体管5LA和第二功率晶体管5LB之间的距离在机械上朝第一功率晶体管5LA的方向移动。
在图3中,R表示对应的线路电阻,L表示对应的线路电感。在此,可通过第二接触区域KB2和/或发射极触点EK的定位来设置以x表示的因子,以调整在功率晶体管5LA、5LB的发射极处或续流二极管3L的阳极处的线路欧姆电阻和线路电感。
通过比较图4和图5中的两个特征曲线图可以看出,通过根据本发明的半导体功率模块1的实施方式,可以将两个功率晶体管5LA、5LB上的电流分配设置为使得在电压曲线UCE-5L相同的情况下图5所示的流过第一功率晶体管5LA的电流I-5LA和流过第二功率晶体管5LB的电流I-5LB之间的电流差DI与图4所示的电流差DI'相比明显更小。
Claims (12)
1.一种半导体功率模块(1),具有第一功率晶体管(5LA)和第二功率晶体管(5LB),所述第一功率晶体管(5LA)和所述第二功率晶体管(5LB)并联地布置在第一集电极导体迹线(11L)和第一发射极导体迹线(9L)之间,其中所述功率晶体管(5LA、5LB)的第一连接表面分别与所述第一集电极导体迹线(11L)导电连接,并且所述功率晶体管(5LA、5LB)的第二连接表面分别与所述第一发射极导体迹线(9L)导电连接,使得当所述功率晶体管(5LA、5LB)分别通过所施加的控制电压被导通时,在所述第一集电极导体迹线(11L)和所述第一发射极导体迹线(9L)之间流动的电流分配在两个所述功率晶体管(5LA、5LB)上,其中第一外部功率接触(P)在第一接触区域(KB1)处直接与所述第一集电极导体迹线(11)接触,其中第二外部功率接触(TL)通过第一连接元件(13)在第二接触区域(KB2)处与所述第一发射极导体迹线(9L)接触,并且其中所述第二接触区域(KB2)在机械上不对称地定位在与所述第一发射极导体迹线(9L)连接的功率晶体管(5LA、5LB)之间,使得在两个所述功率晶体管(5LA、5LB)处得到具有相同有效控制电压的电对称性。
2.根据权利要求1所述的半导体功率模块(1),其特征在于,第三功率晶体管(5HA)和第四功率晶体管(5HB)并联地布置在第二集电极导体迹线(11H)和第二发射极导体迹线(9H)之间,其中所述功率晶体管(5HA、5HB)的第一连接表面分别与所述第二集电极导体迹线(11H)导电连接,并且所述功率晶体管(5HA、5HB)的第二连接表面分别与所述第二发射极导体迹线(9H)导电连接,使得当所述功率晶体管(5HA、5HB)分别通过所施加的控制电压被导通时,在所述第二集电极导体迹线(11H)和所述第二发射极导体迹线(9H)之间流动的电流分配在两个所述功率晶体管(5HA、5HB)上,其中第三外部功率接触(TH)在第三接触区域(KB3)处直接与所述第二集电极导体迹线(11H)接触,并且其中所述第二发射极导体迹线(9H)通过第二连接元件(12)在第四接触区域(KB4)处与所述第一集电极导体迹线(11L)接触。
3.根据权利要求2所述的半导体功率模块(1),其特征在于,所述第一功率晶体管(5LA)和并联连接的所述第二功率晶体管(5LB)形成在所述第二外部功率接触(TL)和所述第一外部功率接触(P)之间的低侧路径,并且所述第三功率晶体管(5HA)和并联连接的所述第四功率晶体管(5HB)形成在所述第三外部功率接触(TH)和所述第一外部功率接触(P)之间的高侧路径。
4.根据权利要求2或3所述的半导体功率模块(1),其特征在于,第一续流二极管(3L)与所述第一功率晶体管(5LA)和所述第二功率晶体管(5LB)并联地布置在所述第一集电极导体迹线(11L)和所述第一发射极导体迹线(9L)之间,并且第二续流二极管(3H)与所述第三功率晶体管(5HA)和所述第四功率晶体管(5HB)并联地布置在所述第二集电极导体迹线(11H)和所述第二发射极导体迹线(9H)之间。
5.根据权利要求2至4中任一项所述的半导体功率模块(1),其特征在于,所述第四接触区域(KB4)相对于在所述第三功率晶体管(5HA)和并联连接的所述第四功率晶体管(5HB)之间的距离在机械和电气上对称地定位在两个所述功率晶体管(5HA、5HB)之间。
6.根据权利要求1至5中任一项所述的半导体功率模块(1),其特征在于,所述第二接触区域(KB2)相对于在所述第一功率晶体管(5LA)和所述第二功率晶体管(5LB)之间的距离在机械上朝所述第二功率晶体管(5LB)的方向移动,所述第二功率晶体管(5LB)在空间上比所述第一功率晶体管(5LA)更远离所述第二功率接触(TL)。
7.根据权利要求6所述的半导体功率模块(1),其特征在于,在外部发射极接触(EL)和与所述第一功率晶体管(5LA)的控制端子连接的第一外部栅极接触(G1L)之间施加有第一控制电压。
8.根据权利要求6或7所述的半导体功率模块(1),其特征在于,在所述外部发射极接触(EL)和与所述第二功率晶体管(5LB)的控制端子连接的第二外部栅极接触(G2L)之间施加有第二控制电压。
9.根据权利要求7或8所述的半导体功率模块(1),其特征在于,所述外部发射极接触(EL)在发射极触点(EK)处与所述第一发射极导体迹线(9LB)连接。
10.根据权利要求9所述的半导体功率模块(1),其特征在于,所述发射极触点(EK)和所述第一发射极导体迹线(9LB)相对于在所述第一功率晶体管(5LA)和所述第二功率晶体管(5LB)之间的距离在机械上朝所述第一功率晶体管(5LA)的方向移动。
11.根据权利要求1至10中任一项所述的半导体功率模块(1),其特征在于,所述第一连接元件(13)被实施为U形,使得除了所述第二接触区域(KB2)之外,在所述第二连接元件(13)和所述第二发射极导体迹线(9B)之间形成气隙(15)。
12.根据权利要求1至11中任一项所述的半导体功率模块(1),其特征在于,在所述第二外部功率接触(TL)的区域中布置有具有电绝缘中间层的散热组件(20),所述散热组件(20)通过第一焊接层与所述第一连接元件(13)以材料配合的方式连接并且通过第二焊接层与所述第一集电极导体迹线(11L)以材料配合的方式连接,其中所述电绝缘中间层在所述第一连接元件(13)和所述第一集电极导体迹线(11L)之间形成电绝缘的散热路径,所述电绝缘中间层使所述第二外部功率接触(TL)散热。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102019206820.0 | 2019-05-10 | ||
DE102019206820.0A DE102019206820A1 (de) | 2019-05-10 | 2019-05-10 | Halbleiterleistungsmodul |
PCT/EP2020/060011 WO2020229063A1 (de) | 2019-05-10 | 2020-04-08 | Halbleiterleistungsmodul |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113795917A true CN113795917A (zh) | 2021-12-14 |
Family
ID=70228060
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202080034252.XA Pending CN113795917A (zh) | 2019-05-10 | 2020-04-08 | 半导体功率模块 |
Country Status (5)
Country | Link |
---|---|
US (1) | US11973064B2 (zh) |
EP (1) | EP3966860A1 (zh) |
CN (1) | CN113795917A (zh) |
DE (1) | DE102019206820A1 (zh) |
WO (1) | WO2020229063A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102021204694A1 (de) | 2021-05-10 | 2022-11-10 | Robert Bosch Gesellschaft mit beschränkter Haftung | Halbleiterleistungsmodul |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004007186B4 (de) * | 2004-02-13 | 2008-10-30 | Qimonda Ag | Verfahren zum Entfernen einer Schicht auf einem Grabenboden eines in einem Substrat ausgebildeten Grabens |
DE102004027186B3 (de) | 2004-06-03 | 2005-10-20 | Eupec Gmbh & Co Kg | Steuerkreis für ein elektrisches Modul |
US9444286B2 (en) * | 2011-06-09 | 2016-09-13 | Toshiba Mitsubishi-Electric Industrial Systems Corporation | Uninterruptible power supply system |
JP2014056920A (ja) * | 2012-09-12 | 2014-03-27 | Calsonic Kansei Corp | 半導体装置 |
WO2014068937A1 (ja) * | 2012-11-05 | 2014-05-08 | 日本精工株式会社 | 半導体モジュール |
DE102014111931B4 (de) | 2014-08-20 | 2021-07-08 | Infineon Technologies Ag | Niederinduktive Schaltungsanordnung mit Laststromsammelleiterbahn |
US9983239B2 (en) * | 2016-05-13 | 2018-05-29 | Power Integrations, Inc. | Integrated linear current sense circuitry for semiconductor transistor devices |
JP6753475B2 (ja) * | 2017-02-06 | 2020-09-09 | 富士電機株式会社 | 半導体モジュール、電気自動車、及びパワーコントロールユニット |
-
2019
- 2019-05-10 DE DE102019206820.0A patent/DE102019206820A1/de active Pending
-
2020
- 2020-04-08 EP EP20717861.7A patent/EP3966860A1/de active Pending
- 2020-04-08 WO PCT/EP2020/060011 patent/WO2020229063A1/de unknown
- 2020-04-08 US US17/421,307 patent/US11973064B2/en active Active
- 2020-04-08 CN CN202080034252.XA patent/CN113795917A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
DE102019206820A1 (de) | 2020-11-12 |
US20220077119A1 (en) | 2022-03-10 |
WO2020229063A1 (de) | 2020-11-19 |
US11973064B2 (en) | 2024-04-30 |
EP3966860A1 (de) | 2022-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8461623B2 (en) | Power semiconductor module | |
JP5841500B2 (ja) | スタック型ハーフブリッジ電力モジュール | |
US10756057B2 (en) | Half-bridge power semiconductor module and method of manufacturing same | |
US6373705B1 (en) | Electronic semiconductor module | |
JP6513303B2 (ja) | 電力用半導体モジュールおよび電力変換装置 | |
JP6245365B2 (ja) | ハーフブリッジパワー半導体モジュール及びその製造方法 | |
CN103782380B (zh) | 半导体模块 | |
KR101998424B1 (ko) | 반도체 모듈 | |
US10002858B2 (en) | Power transistor module | |
US11605613B2 (en) | Semiconductor device | |
WO2013018811A1 (ja) | パワー半導体モジュール | |
US9159715B2 (en) | Miniaturized semiconductor device | |
JP2017516312A (ja) | 高電流、低スイッチングロスのSiCパワーモジュール | |
JP2015135895A (ja) | 半導体モジュール | |
CN110620138A (zh) | 晶体管器件 | |
JP2012175070A (ja) | 半導体パッケージ | |
CN111788682A (zh) | 半导体装置 | |
CN113795917A (zh) | 半导体功率模块 | |
JP6356904B2 (ja) | パワーモジュール,電力変換装置,および車両用駆動装置 | |
CN111613608A (zh) | 用于多芯片功率半导体器件的封装 | |
US11935875B2 (en) | Power module layout for symmetric switching and temperature sensing | |
CN116072624A (zh) | 半导体装置 | |
CN112750800A (zh) | 半导体功率模块 | |
CN115668508A (zh) | 半导体装置 | |
CN110491848B (zh) | 半导体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |